CN214154935U - 电子组件 - Google Patents

Abstract

本实用新型涉及一种电子组件。根据一个实施方案的电子组件包括：电路板，所述电路板包括第一边缘表面和具有导电性的迹线；电子元件，所述电子元件包括与所述第一边缘表面在空间上间隔开的侧向边缘，并且安装在所述电路板上并且电连接到所述迹线；保护层，所述保护层包括第二边缘表面并且设置在所述电子元件上以基本上覆盖所述电子元件；磁场屏蔽膜，所述磁场屏蔽膜包括第三边缘表面并且设置在所述保护层上；和第一金属层。

Description

电子组件

技术领域

本公开涉及电子组件、包括该电子组件的电子设备以及用于制造电子组件的方法。

背景技术

电子产品中通常产生电磁波。电磁波是指其中组合电场和磁场的波的传播。

构成电磁波的电场可通过使用导体而容易地阻挡。例如，可通过将建筑物的屋顶、墙面、地板等接地或者通过使用屏蔽材料诸如接地铝来阻挡电场。

然而，就构成电磁波的磁场而言，应使用具有高渗透性的特殊材料来阻挡。此类磁场对人体有害，并且可对工业装置和家用装置造成噪音或故障。

因此，认识到电磁波的危害，世界各国为防止电磁波所引起的装置的故障以及通过设定电磁干扰(EMI)和电磁敏感性(EMS)的标准而保护使用者免受有害环境的影响作出了巨大的努力。

[现有文献]

[专利文献]

(专利文献1)韩国专利注册公布10-1939653(公布于2019年1 月11日)。

实用新型内容

技术问题

本公开将实现的目的是为了提供电子组件以及包括该电子组件的电子设备，该电子组件具有屏蔽电磁场的能力。

本公开的另一个目的是为了提供用于制造上述电子组件的方法。

将通过本公开实现的目的不限于上文提及的那些，并且基于下文提供的描述，上文未提及的其他目的可被本领域的技术人员清楚地理解。

技术解决方案

根据第一实施方案的电子组件，其特征是：所述电子组件包括：电路板，所述电路板包括第一边缘表面和具有导电性的迹线；电子元件，所述电子元件包括与所述第一边缘表面在空间上间隔开的侧向边缘，并且安装在所述电路板上并且电连接到所述迹线；保护层，所述保护层包括第二边缘表面并且设置在所述电子元件上以覆盖所述电子元件；磁场屏蔽膜，所述磁场屏蔽膜包括第三边缘表面并且设置在所述保护层上；和第一金属层，其中所述第一边缘表面被配置为连接所述电路板的主顶表面和所述电路板的主底表面，所述第二边缘表面被配置为连接所述保护层的主顶表面和所述保护层的主底表面，并且所述第三边缘表面被配置为连接所述磁场屏蔽膜的主顶表面和所述磁场屏蔽膜的主底表面，并且所述第一边缘表面、所述第二边缘表面和所述第三边缘表面彼此对准以形成平面的耦合边缘表面，其中所述第一金属层设置在所述磁场屏蔽膜上，并且被配置为覆盖所述磁场屏蔽膜的所述主顶表面以及所述耦合边缘表面。

其中所述保护层的所述主底表面不是平面的，并且所述保护层的所述主顶表面是平面的。

根据第二实施方案的电子组件包括：板；多个半导体集成电路，所述多个半导体集成电路彼此在空间上间隔开并且安装在所述板上；和用于屏蔽所述集成电路的纳米晶软磁性膜；以及第一金属边缘表面，所述第一金属边缘表面连接所述纳米晶软磁性膜的主顶表面和所述电子组件的主底表面，并且是基本上平面的，并且所述第一金属边缘表面包括第一规则图案，所述第一规则图案包括彼此基本上平行的第一特征结构。

根据第三实施方案的电子组件包括：板；安装在所述板上的至少一个半导体集成电路；用于屏蔽所述至少一个集成电路的纳米晶软磁性膜；以及第一金属边缘表面和第二金属边缘表面，所述第一金属边缘表面和所述第二金属边缘表面分别连接所述纳米晶软磁性膜的主顶表面和所述电子组件的主底表面，并且是基本上平面的，并且所述第一金属边缘表面和所述第二金属边缘表面中的每一个包括第一图案和第二图案中的任一个，并且所述第一图案具有含有第一峰的第一傅立叶转换，并且所述第二图案具有含有第二峰的第二傅立叶转换。

根据第四实施方案的电子组件包括：板，所述板包括具有导电性的多条迹线；多个半导体集成电路，所述多个半导体集成电路彼此在空间上间隔开并且安装在所述板的第一主表面上，并且与所述多条迹线电连接；第一金属膜，所述第一金属膜设置在所述多个集成电路上；以及磁场屏蔽层，所述磁场屏蔽层设置在所述第一金属膜和所述多个集成电路之间，并且所述磁场屏蔽层和所述第一金属膜分别覆盖所述多个集成电路，并且所述第一金属膜在所述电子组件的边缘之上朝所述板的所述第一主表面延伸以至少部分地覆盖所述多个集成电路，并且物理地接触所述板的所述第一主表面的侧向边缘。

根据第五实施方案的用于制造电子组件的方法包括：提供板以及至少两个在空间上隔开的半导体集成电路，所述板包括具有导电性的多条迹线，所述至少两个在空间上隔开的半导体集成电路安装在所述板的第一主表面上并且与所述多条迹线电连接；在所述至少两个在空间上隔开的集成电路上设置保护层；通过在所述保护层的主顶表面上设置磁场屏蔽膜来形成多层制品；通过在所述至少两个在空间上隔开的集成电路之间的预先确定的切割点处沿所述多层制品的厚度方向切割所述多层制品来制备至少两个切割的多层制品，所述切割的多层制品中的每一个包括切割的多层边缘表面，所述切割的多层边缘表面包括所述板、所述保护层和所述磁场屏蔽膜在所述预先确定的切割点处的暴露边缘；以及关于所述切割的多层制品中的至少一个，通过至少在所述至少一个切割的多层制品的主顶表面和所述切割的多层边缘表面上设置第一金属层来制造所述电子组件。

根据第六实施方案的电子组件包括：电路板，所述电路板包括设置在其中并且具有导电性的接地层，并且包括具有导电性的迹线；半导体集成电路，所述半导体集成电路安装在所述电路板上并且与所述迹线电连接；保护层，所述保护层设置在所述集成电路上以基本上覆盖所述集成电路；第一金属膜，所述第一金属膜设置在所述保护层上以基本上覆盖所述集成电路；以及磁场屏蔽膜，所述磁场屏蔽膜设置在所述第一金属膜和所述保护层之间，并且所述第一金属膜在所述电子组件的边缘之上朝所述电路板的第一主表面延伸，并且物理地接触所述接地层的侧向边缘。

根据第七实施方案的电子组件包括：电路板，所述电路板包括具有导电性的迹线；半导体集成电路，所述半导体集成电路安装在所述电路板上并且与所述迹线电连接；保护层，所述保护层基本上电绝缘并且设置在所述集成电路上；第一金属膜，所述第一金属膜设置在所述保护层上；磁场屏蔽膜，所述磁场屏蔽膜设置在所述第一金属膜和所述保护层之间；以及聚合物层，所述聚合物层从光学方面基本上不透明并且是激光可写的，并且设置在所述第一金属膜和所述磁场屏蔽膜之间，并且所述保护层、所述第一金属膜、所述磁场屏蔽膜和所述聚合物层在长度和宽度上与所述电路板共同延伸。

有益效果

根据一个实施方案，可增强电子组件中的电场屏蔽效果。此外，可在制造电子组件的步骤处(具体地，在锯切步骤中)抑制电子组件的断路现象，并且因此可增强电子组件的制造产量。此外，可容易地从外识别构成电子组件的相应电子元件。

附图说明

图1为根据一个实施方案的电子组件的示意性横截面视图；

图2为图1所示的磁场屏蔽膜的示意性横截面视图；

图3为采用图2所示磁场屏蔽膜的电子组件的示意性横截面视图；

图4为示出两个耦合边缘表面的电子组件的局部透视图；

图5为示出傅立叶转换结果的附加分析结果的视图；

图6为示出傅立叶转换结果的附加分析结果的视图；

图7为采用根据一个实施方案的电子组件的电子设备的示意性概念视图；并且

图8至图13分别为在制造根据一个实施方案的电子组件的方法中获得的电子组件的横截面视图。

具体实施方式

本公开的优点和特征以及实现它们的方法将通过参考下文详细描述的实施方案以及附图来阐明。然而，本公开不限于本文所列的示例性实施方案，并且可以许多不同形式来体现。相反，提供示例性实施方案，使得本公开将为周密且完整的，并且将向本领域的普通技术人员充分传达本公开的范围，并且本公开由权利要求书的范围限定。

此外，在解释本公开实施方案时，将省略关于被认为混淆本公开主旨的熟知相关功能或构造的任何具体说明。另外，本文所用术语根据本公开实施方案的功能来定义。因此，这些术语可依据使用者或操作者的意图或实践而变化。因此，本文所用术语应当基于本文所作描述来理解。

图1为根据一个实施方案的电子组件100的示意性横截面视图。

参考图1，电子组件100包括电路板10、迹线20、电子元件30、保护层40、磁场屏蔽膜50和第一金属层70作为部件。此外，电子组件100可选择性地包括接地层80或根据一个实施方案未提及的各种部件。在本文中，图1所示的电子组件100的横截面视图仅为一个示例。

电路板10被配置为具有安装在其上的各种类型的部件，并且根据一个实施方案可被认作板10。电路板10可包括例如印刷电路板等。电路板10设有主顶表面12和主底表面13，以及连接它们的第一边缘表面11。此外，侧向边缘12a设在主顶表面12和第一边缘表面11之间。

迹线20被配置为具有导电性。至少一条迹线20可被包括或设置在电路板10之内或者上述电路板10的表面11至13上。设置(或安装)在电路板10中的部件可通过被包括或设置在电路板10中的迹线 20来彼此交换信号。

电子元件30被设计和构造为执行各种功能。例如，电子元件30 可包括半导体集成电路(半导体IC)或互补金属氧化物半导体(CMOS) 图像传感器等。

电子元件30电连接到迹线20，并且设置(安装)在电路板10的主顶表面12上。在这种情况下，电子元件30被设置为在其侧向边缘 31和电路板10的第一边缘表面11之间具有空间，也就是说，它们在空间上间隔开。如果多个电子元件30设置在电路板10的主顶表面12上，则多个电子元件30可分别被设置为在它们之间具有空间，也就是说，彼此在空间上间隔开。

当假定电子元件30设置在电路板10的主顶表面12上时，保护层 40设置在电子元件30上以覆盖以该方式设置的电子元件30。在本文中，保护层40“被设置为覆盖”电子元件30意指保护层40被设置为包围电子元件30除接触电路板10的表面以外的其他表面的一部分或全部。

保护层40设有主顶表面42、主底表面43以及连接它们的第二边缘表面41。在本文中，保护层40的主顶表面42可以是基本上平面的，如图1所示。

另一方面，保护层40的主底表面43可以不是基本上平面的。在本文中，“不是平面的”意指以下情况：

在该情况中“保护层40的主底表面43包括直接接触电路板10 的主顶表面12的第一表面以及直接接触电子元件30的第二表面，并且第一表面和第二表面的相应高度(从电路板10的主顶表面12测量的高度)彼此不同，如图1所示，并且因此，包括第一表面和第二表面的保护层40的主底表面43不是基本上平面的”。

保护层40可包括分布在环氧树脂内的多个二氧化硅颗粒。

磁场屏蔽膜50设置在保护层40上，并且被配置为阻挡从电子元件30发射或从外朝电子元件30发射的磁场。磁场屏蔽膜50设有主顶表面52、主底表面53以及连接它们的第三边缘表面51。在下文中，将描述磁场屏蔽膜50的电磁特性。

首先，根据一个实施方案，磁场屏蔽膜50可具有在各种范围内的相对渗透性。例如，磁场屏蔽膜50可具有大于2、大于10、大于50、或大于100的相对渗透性。

此外，根据一个实施方案，磁场屏蔽膜50可具有在各种范围内的电阻。例如，磁场屏蔽膜50可具有小于200μΩcm、小于100μΩcm、小于50μΩcm、小于20μΩcm、或小于10μΩcm的电阻。另选地，根据一个实施方案，磁场屏蔽膜50可具有大于1000μΩcm的电阻。

磁场屏蔽膜50的详细构造将详细描述于解释图2和图3的部分中。

第一金属层70被配置为阻挡从电子元件30发射或从外朝电子元件30发射的电场。第一金属层70可包括导电油墨。在本文中，导电油墨可被配置为包括各自为金、钯、铜、铟、锌、钛、铁、铬、铝、锡、钴、铂和镍颗粒中至少一个类型的多个材料。

第一金属层70设置在磁场屏蔽膜50上，并且具体地，被配置为覆盖磁场屏蔽膜50的主顶表面52以及耦合边缘表面60。

在本文中，“耦合边缘表面60”是指通过使电路板10的第一边缘表面11、保护层40的第二边缘表面41以及磁场屏蔽膜50的第三边缘表面51彼此基本上对准而形成的虚拟“表面”，并且该表面是基本上平面的。在这种情况下，耦合边缘表面60可正交于电路板10的主顶表面12。此外，耦合边缘表面60中可包括预先确定的规则图案，并且该规则图案将详细描述于解释图4至图7的部分中。

接地层80被配置为具有导电性，并且可插入到电路板10之内中。

接地层80设有侧向边缘81。接地层80的侧向边缘81可物理地接触覆盖耦合边缘表面60的第一金属层70的一部分。具体地，设置在磁场屏蔽膜50上的第一金属层70可穿过电子组件100的后边缘110，并且可朝电路板10的主顶表面12延伸，并且可物理地接触接地层80 的侧向边缘81。

由于如上所述的物理接触，接地层80可充当地面以阻挡电子组件 100中的电场或磁场。

在一个实施方案中，磁场屏蔽膜50可以各种形式构造，并且因此可实现各种效果。例如，磁场屏蔽膜50可被配置为增强电子组件100 中的电场屏蔽效果。此外，磁场屏蔽膜50可被配置为在制造电子组件 100的步骤中(具体地，在锯切步骤中)抑制电子组件100的断路现象。此外，磁场屏蔽膜50可被配置为激光可写的。在下文中，将详细描述磁场屏蔽膜50的构造。

图2为根据一个实施方案的磁场屏蔽膜50的示意性横截面视图。参考图2，磁场屏蔽膜50可包括磁场屏蔽层54，并且根据一个实施方案，可选择性地包括第一粘合剂层55、第二粘合剂层56、第二金属层 57和第三粘合剂层58中的至少一个。在本文中，图2所示的磁场屏蔽膜50的横截面视图仅为一个示例，并且上文以包括于磁场屏蔽膜 50中提及的部件也仅为示例。然而，在下文中，将描述其中磁场屏蔽膜50包括磁场屏蔽层54、第一粘合剂层55、第二粘合剂层56、第二金属层57和第三粘合剂层58中全部的情况。

首先将描述来自以包括于磁场屏蔽膜50中提及的部件之中的磁场屏蔽层54。磁场屏蔽层54可包括用于阻挡磁场的材料。例如，磁场屏蔽层54可包括软磁导性铁氧体、磁导性金属、磁导性晶态合金、磁导性纳米晶合金、磁导性无定形合金和磁导性化合物中的至少一者。在下文中，将描述上文以包括于磁场屏蔽层54中提及的材料中的每一个。

软磁导性铁氧体可包括锰锌铁氧体和镍锌铁氧体中的至少一者。此外，软磁导性铁氧体可具有小于1000A/m、小于100A/m、小于50A/m 或小于20A/m的矫顽力。

磁导性金属可包括包含铁的合金。在这种情况下，包含铁的合金可包含硅、铝、硼、铌、铜、钴、镍、铬和钼中的至少一者。

磁导性晶态合金可包含铁、钴和镍中的至少两个。

磁导性纳米晶合金可包含铁、硅、硼、铌和铜。

磁导性无定形合金可包含钴和铁中的至少一者，并且连同此，可包含硅和硼中的至少一者。

磁导性化合物可包含分散在粘结剂中的颗粒。此类颗粒可包括金属颗粒。此外，金属颗粒可包括铁铝硅合金。

第二金属层57可包括铜(Cu)。侧向边缘57a设在第二金属层57 上，并且在这种情况下，侧向边缘57a可物理地接触耦合边缘表面60。

第一粘合剂层55、第二粘合剂层56和第三粘合剂层58中的每一个可充当粘合剂。例如，假定保护层40、第二粘合剂层56、磁场屏蔽层54、第一粘合剂层55、第二金属层57、第三粘合剂层58和第一金属层70按顺序设置，如图1和图2所示。在这种情况下，第二粘合剂层56可将磁场屏蔽层54和保护层40彼此粘结，第三粘合剂层58可将第二金属层58和第一金属层70彼此粘结，并且第一粘合剂层55 可将第二金属层57和磁场屏蔽层54彼此粘结。

在本文中，第一粘合剂层55从光学方面可以是基本上不透明的，并且第二粘合剂层54从光学方面可以是基本上透明的。此外，第三粘合剂层58从光学方面可以是基本上不透明的，并且可以是激光可写的，并且第三粘合剂层58可被认作聚合物层。

在另一个实施方案中，磁场屏蔽膜50可仅包括磁场屏蔽层54、第一粘合剂层55和第二粘合剂层56，并且在这种情况下，第二粘合剂层56可将磁场屏蔽层54和保护层40彼此粘结，并且第一粘合剂层 55可将第一金属层70和磁场屏蔽层54彼此粘结。

图3为包括截至现在已描述的磁场屏蔽膜50的电子组件100的示意性横截面视图。参考图3，电子组件100中所包括的磁场屏蔽膜50 可包括磁场屏蔽层54、第一粘合剂层55、第二粘合剂层56、第二金属层57和第三粘合剂层58。此外，如图3所示，保护层40、磁场屏蔽膜50、第一金属层70和第三粘合剂层58可在长度和宽度上与电路板10共同延伸。

在下文中，将描述当电子组件100如图3所示被构造时的操作或效果。

磁场屏蔽膜50中所包括的第二金属层58可用来阻挡电场。也就是说，电子组件100中的电场屏蔽效果可由磁场屏蔽膜50中所包括的第二金属层58来增强。

此外，第二金属层58可在制造电子组件100的步骤中(具体地，在锯切步骤中)抑制电子组件100的断路现象。也就是说，由于第二金属层58中所包括的金属的性质(延展性或可锻性)，故可抑制电子组件100的断路现象。因此，电子组件100的产量可增强，这将更详细描述于解释图8至图13的部分中。

此外，磁场屏蔽膜50中所包括的第三粘合剂层58被配置为激光可写的。从外看，可通过经由激光书写而显示在第三粘合剂层58上的标识符来容易地识别构成电子组件100的相应电子元件30。

在本文中，如上所述，耦合边缘表面60是指通过使电路板10的第一边缘表面11、保护层40的第二边缘表面41以及磁场屏蔽膜50 的第三边缘表面51彼此基本上对准而形成的虚拟“表面”，并且该表面是基本上平面的。在本文中，如果电子组件100具有多面体形状(例如，立方体形状)，则耦合边缘表面可存在于多面体电子组件100的每个侧表面上，如图4所示(附图标号60和61)。在下文中，对应于附图标号60的耦合边缘表面被认作第一耦合边缘表面60，并且对应于附图标号61的耦合边缘表面被认作第二耦合边缘表面61。此外，第一耦合边缘表面60和第二耦合边缘表面61将描述于下文。

第一耦合边缘表面60可包括第一规则图案。在本文中，第一规则图案可包括多个第一特征结构，这些第一特征结构相对于电路板10 的主顶表面12形成第一角度，并且彼此基本上平行。在这种情况下，多个第一特征结构中的每一个可为凹槽。此外，第一角度可小于45 度或小于30度。

第二耦合边缘表面61可包括第二规则图案。在本文中，第二规则图案可包括多个第二特征结构，这些第二特征结构相对于电路板10 的主顶表面12形成第二角度，并且彼此基本上平行。在这种情况下，多个第二特征结构中的每一个可为凹槽。此外，第二角度可具有与第一角度不同的值。

在本文中，第一规则图案的傅立叶转换和第二规则图案的傅立叶转换可具有不同的特性，并且这是因为第一规则图案的第一角度和第二规则图案的第二角度彼此不同。

此类傅立叶转换特性示于图5至图6中。具体地，图5示出了第一规则图案的傅立叶转换的结果，并且图6示出了第二规则图案的傅立叶转换的结果。

参考图5至图6，第一规则图案可具有在10(1/mm)至30(1/mm) 范围内存在的空间频率下的峰值310。也就是说，第一耦合边缘表面60可包括其中傅立叶转换具有峰值310的第一规则图案。

此外，第二规则图案的傅立叶转换可具有在与第一规则图案不同范围存在的空间频率下的峰值510。也就是说，第二耦合边缘表面61 可包括其中傅立叶转换具有峰值510的第二规则图案。在这种情况下，具有峰值510的空间频率的范围可在第一规则图案和第二规则图案中彼此不同。

可将截至现在所描述的电子组件100应用于电子设备190，如图7 所示。

在下文中，将描述根据一个实施方案的制造电子组件100的方法。

首先，当提供电路板10并且提供至少两个电子元件30时，执行将至少两个电子元件30分别设置(安装)在电路板10的主顶表面120 上的步骤(S1)。以该方式提供的电路板10可包括具有导电性的多条迹线20，并且上述至少两个电子元件30分别与多条迹线40中的至少一些电连接，并且设置(安装)在板10的主顶表面12上。

图8示出了其中至少两个电子元件30与多条迹线40中的至少一些连接并且设置在电路板10上的状态的横截面视图。参考图8，至少两个电子元件30中每一个的侧向边缘31与板10的第一边缘表面11 在空间上间隔开，并且被设置。此外，相应电子元件30彼此在空间上间隔开，并且被设置。

连接电路板10的顶表面12的区域(其中未设置电子元件12)、设置在电路板10上的电子元件12的侧向边缘以及电子元件12的顶表面的虚拟表面被定义为“结构化表面14”。图8以虚线示出了结构化表面14。参考结构化表面14，存在于结构化表面14上相应点处的高度可彼此不同。例如，结构化表面140对应于区域(其中设置电子元件12)的点处的高度可不同于对应于区域(其中未设置电子元件12) 的点处的高度。

接着，在根据上述步骤S1将至少两个电子元件30安装在电路板 10的主顶表面12上之后，执行将保护层40另外设置在其上的步骤 (S2)。

基于图9更详细解释，保护层40被设置为覆盖至少两个电子元件30。在本文中，“被设置为覆盖”意指保护层40被设置为包围电子元件30除接触电路板10的表面以外的其他表面的一部分或全部。

在本文中，如果保护层40的主底表面43被定义为接触上述结构化表面14的表面，则保护层40的主底表面43可以不是基本上平面的。另一方面，保护层40的主顶表面42可以是基本上平面的。也就是说，保护层40设置在结构化表面14上，使得基本上平面的保护层40的主顶表面42存在于结构化表面14上方。

在下文中，将描述如图9所示的设置保护层40的具体程序。

首先，执行将环氧树脂施加到至少两个电子元件30的步骤。在本文中，“将环氧树脂施加到至少两个电子元件30”可意指将环氧树脂涂覆在其上设置电子元件30的电路板10之上，但不限于此。

接着，执行使施加到至少两个电子元件30的环氧树脂固化的步骤。在这种情况下，使环氧树脂固化的结果的产品为保护层40。也就是说，使环氧树脂固化，并且形成其主顶表面42为平面的并且其主底表面 43不为平面的保护层40。

接着，当根据上述步骤S2设置保护层40时，执行将磁场屏蔽膜 50设置在其上的步骤(S3)，如图10所示。在这种情况下，在步骤 S3处设置的磁场屏蔽膜50可被配置为包括磁场屏蔽层54、第一粘合剂层55、第二粘合剂层56、第二金属层57和第三粘合剂层58，如图 10所示，并且关于磁场屏蔽膜50中所包括的部件，参考图2的解释。此外，在执行步骤S3的过程中，可执行针对磁场屏蔽膜50的层合方法。在下文中，其中磁场屏蔽膜50根据步骤S3设置的制品被认作“多层制品150”。

接着，关于根据上述步骤S3制备的多层制品150，通过将第一金属层70设置在磁场屏蔽膜50上以覆盖磁场屏蔽膜50的主顶表面52 和耦合边缘表面60的至少一部分来执行制造电子组件100的步骤 (S4)。图3所示的横截面视图涉及根据上述步骤S4制造的电子组件100。

在这种情况下，在设置步骤S4处第一金属层70的过程中，可使用溅镀、物理气相沉积、化学气相沉积、等离子体沉积、旋涂、等离子体增强的化学气相沉积、电子束气相沉积、热蒸发、低压化学气相沉积和原子层沉积中的至少一者。另选地，可使用直接沉积来设置第一金属层70。

根据一个实施方案，可不执行步骤S4，并且可执行通过切割在上述步骤S3处上述多层制品150而制备“切割的多层制品”的步骤。在下文中，将参考图10至图13来更详细描述。

首先，执行通过沿预先确定的切割方向切割图10所示的多层制品 150而制备至少两个切割的多层制品的步骤(S5)。在本文中，切割方向可与多层制品150的厚度方向一致，并且切割方向由图10中附图标号151指示。

在这种情况下，切割多层制品150的方法可为锯割切、激光切割、蚀刻、金刚石切割和水喷射中的至少一者。

图11和图12为横截面视图，它们示出了通过根据步骤S5切割多层制品150而分别产生的切割的多层制品160、170。参考图11和图12，切割的多层制品160、170中的每一个中可包括至少一个电子元件30。

接着，相对于切割的多层制品160、170中的至少一个来执行通过将第一金属层70设置在切割的多层制品的主顶表面52和切割的多层边缘表面61上而制造电子组件的步骤(S6)。图13示出了根据步骤 S6制造的电子组件180的横截面视图。在本文中，切割的多层边缘表面61是指由电路板10的第一边缘表面11、保护层40的第二边缘表面41以及磁场屏蔽膜50的第三边缘表面51形成(并且例如通过使这些边缘表面11、41、51彼此基本上对准而形成)的虚拟“表面”。

关于由上述制造方法而制造的电子组件100以及电子组件100中所包括的相应部件，参考上述解释。

在下文中，将描述本公开的另一方面的实施方案。

将参考图1至图3描述根据本公开的另一方面的实施方案的电子组件100，但与图1至图3所示电子组件不同之处在于在电子组件100 中不包括保护层40。

参考图1至图3解释另一方面的电子组件100，该电子组件100 包括板10、多个半导体集成电路30、纳米晶软磁性膜50和第一金属边缘表面70。根据该情况，电子组件100还可包括第二金属边缘表面 (图1中未示出)。然而，上文以包括于电子组件100中提及的部件仅为示例。

板10被配置为具有安装在其上的各种类型的部件。板10可包括例如印刷电路板等。板10设有主顶表面12和主底表面13，以及连接它们的边缘表面11。

半导体集成电路30为上述一个实施方案中提及的电子元件30的一个示例。多个半导体集成电路30可安装(设置)在板10的主顶表面12上。

纳米晶软磁性膜50设置在其上安装半导体集成电路30的板10 上，并且被配置为阻挡从半导体集成电路30发射或从外朝半导体集成电路30发射的磁场。纳米晶软磁性膜50设有主顶表面52、主底表面 53以及连接它们的边缘表面51。

第一金属边缘表面70被设置为连接纳米晶软磁性膜50的主顶表面52和电子组件100的主底表面13。提供了更详细的解释。第一金属边缘表面70可基本上覆盖电子组件100的整个边缘表面11、51，并且在这种情况下，可分别物理地接触板10的边缘表面11和纳米晶软磁性膜50的边缘表面51。在本文中，“覆盖”是指第一金属边缘表面70包围电子组件100的边缘表面11、51而不使电子组件100的边缘表面11、51暴露在外。

此外，第一金属边缘表面70被配置为基本上平面的。

此外，第一金属边缘表面70可包括导电油墨，该导电油墨包括银、金、钯、铜、铟、锌、钛、铁、铬、铝、锡、钴、铂和镍颗粒中至少一者的多个材料。

此外，第一金属边缘表面70包括第一规则图案，该第一规则图案包括彼此基本上平行的第一特征结构。在本文中，第一特征结构中的每一个可为凹槽。此外，彼此基本上平行的第一特征结构可相对于板 10的主顶表面12形成第一角度，并且第一角度可小于45度或小于30 度，但不限于此。

就第一金属边缘表面70的第一规则图案而言，傅立叶转换可具有峰值。例如，第一规则图案的傅立叶转换可具有在10(1/mm)至30 (1/mm)范围内的空间频率下的峰值。

第二金属边缘表面被设置为连接纳米晶软磁性膜50的主顶表面 52和电子组件100的主底表面13。提供了更详细的解释。第二金属边缘表面可基本上覆盖电子组件100的整个边缘表面11、51，并且在这种情况下，可分别物理地接触板10的边缘表面11和纳米晶软磁性膜 50的边缘表面51。在本文中，“覆盖”是指第二金属边缘表面包围电子组件100的边缘表面11、51而不使电子组件100的边缘表面11、 51暴露在外。

此外，第二金属边缘表面被配置为基本上平面的。

此外，第二金属边缘表面可包括导电油墨，该导电油墨包括银、金、钯、铜、铟、锌、钛、铁、铬、铝、锡、钴、铂和镍颗粒中至少一者的多个材料。

此外，第二金属边缘表面可包括第二规则图案，该第二规则图案包括彼此基本上平行的第二特征结构。在本文中，第二特征结构中的每一个可为凹槽。此外，彼此基本上平行的第二特征结构可形成与相对于板10的主顶表面12的第一角度不同的第二角度。

就第二规则图案而言，傅立叶转换可具有峰值。例如，第二规则图案的傅立叶转换可具有在与第一规则图案不同范围存在的空间频率下的峰值。

板10可包括具有导电性的接地层80。在这种情况下，第一金属边缘表面70的一部分可物理地接触接地层80的侧向边缘81。由于如上所述的物理接触，接地层80可充当地面以阻挡电子组件100中的电场或磁场。

在下文中，将描述当电子组件100如上所述被构造时的操作或效果。

纳米晶软磁性膜50可用来阻挡磁场。此外，第一金属边缘表面 70可用来阻挡电场。

针对根据上述一个实施方案的电子组件100的相应部件所提及的事项可应用于根据另一方面的实施方案的电子组件100的相应部件。例如，针对根据上述一个实施方案的电子组件100的电路板10、磁场屏蔽膜50、电子元件30和第一金属层70所提及的事项可分别应用于另一方面的实施方案中所包括的电子组件100的板10、纳米晶软磁性膜50、半导体集成电路30和第一金属边缘表面70。

将参考图1至图3描述根据本公开的又一方面的实施方案的电子组件100，但与图1至图3所示电子组件不同之处在于在又一方面的电子组件100中不包括保护层40。

参考图1至图3解释又一方面的电子组件100，该电子组件100 包括板10、多个半导体集成电路30、磁场屏蔽层54和第一金属膜70。根据该情况，电子组件100还可包括第二金属膜57。然而，上文以包括于电子组件100中提及的部件仅为示例。

板10被配置为具有安装在其上的各种类型的部件。板10可包括例如印刷电路板等。板10设有第一主表面12和主底表面13，以及连接它们的第一边缘表面11。

半导体集成电路30为上述一个实施方案中提及的电子元件30的一个示例。多个半导体集成电路30可设置(安装)在板10的第一主表面12上。

磁场屏蔽层54设置在其上安装多个半导体集成电路30的板10 上，并且被配置为阻挡分别从半导体集成电路30发射或从外朝半导体集成电路30发射的磁场。也就是说，磁场屏蔽层54被配置为覆盖多个集成电路30。此外，磁场屏蔽层54可被配置为覆盖板10的整个第一主表面12。在本文中，“覆盖”是指包围待覆盖对象的磁场屏蔽层 54不使待覆盖对象的表面暴露在外。磁场屏蔽层54设有主顶表面52、主底表面53以及连接它们的边缘表面51。

第一金属膜70被配置为阻挡分别从半导体集成电路30发射或从外朝半导体集成电路30发射的电场。第一金属膜70可包括导电油墨，该导电油墨包括银、金、钯、铜、铟、锌、钛、铁、铬、铝、锡、钴、铂和镍颗粒中至少一者的多个材料。

第一金属膜70设置在磁场屏蔽层54上。也就是说，当如上所述将磁场屏蔽层54设置在多个集成电路30上时，将第一金属膜70设置在磁场屏蔽层54上。在下文中，将更详细描述第一金属膜70的设置。

首先，将第一金属膜70设置在多个半导体集成电路30上以至少部分地覆盖多个半导体集成电路30。根据一个实施方案，第一金属膜 70可被设置为基本上覆盖板10的整个第一主表面12。也就是说，第一金属膜70可被设置为包围多个半导体集成电路30的表面或板10 的整个第一主表面12不暴露在外。

此外，第一金属膜70被设置为部分地覆盖多个半导体集成电路 30并且物理地接触板10的第一主表面12的侧向边缘。此外，第一金属膜70可被设置为物理地接触设置在板10的第一金属膜70和第一主表面12之间的相应层的侧向边缘。

此外，当具有导电性的接地层80被包括在板10之内时，第一金属膜70可被设置为物理地接触接地层80的侧向边缘81。

第二金属膜57可设置在第一金属膜70和磁场屏蔽层54之间。在本文中，由于多个集成电路30设置在磁场屏蔽层54之下，因此第二金属膜57可被认作设置在第一金属膜50和多个集成电路30之间。

此外，第二金属膜57可被设置为基本上覆盖板10的整个第一主表面12。也就是说，第二金属膜57可被设置为包围多个半导体集成电路30的表面或板10的整个第一主表面12不暴露在外。

此外，第二金属膜57的侧向边缘57a可物理地接触第一金属膜 70的一部分。

在下文中，将描述当电子组件根据又一方面的实施方案被构造时的操作或效果。

磁场屏蔽层54可用来阻挡磁场。第一金属膜70可用来阻挡电场。在这种情况下，第二金属膜57也可用来连同第一金属膜70一起阻挡电场。也就是说，当电子组件100包括第二金属膜57时，电场屏蔽效果可增强。

此外，由于第二金属膜57的金属的性质(延展性或可锻性)，故可抑制电子组件100的断路现象。因此，可增强电子组件100的产量。

针对根据上述一个实施方案的电子组件100的相应部件所提及的事项可应用于电子组件100的相应部件。例如，针对根据上述一个实施方案的电子组件100的电路板10、磁场屏蔽膜50、电子元件30和第一金属层70所提及的事项可分别应用于电子组件100的板10、磁场屏蔽层54、半导体集成电路30和第一金属膜70。

上述实施方案仅为本公开的技术概念的示例，并且在不脱离本公开的本质属性的情况下，本领域的技术人员可作出各种修改和改变。因此，本公开中所公开的各实施方案并非旨在限制本公开的技术概念，而是仅用于描述本公开的技术概念，并且本公开的技术概念的范围不受这些实施方案的限制。本公开的范围应由下面所呈现的权利要求书限定，并且其等同范围内的全部技术概念应理解为包括在本公开的范围内。

附图标号说明：

100：电子组件，

10：电路板，

30：电子元件，

40：保护层，

50：磁场屏蔽膜。

Claims (2)

1.一种电子组件，其特征是：所述电子组件包括：

电路板，所述电路板包括第一边缘表面和具有导电性的迹线；

电子元件，所述电子元件包括与所述第一边缘表面在空间上间隔开的侧向边缘，并且安装在所述电路板上并且电连接到所述迹线；

保护层，所述保护层包括第二边缘表面并且设置在所述电子元件上以覆盖所述电子元件；

磁场屏蔽膜，所述磁场屏蔽膜包括第三边缘表面并且设置在所述保护层上；和

第一金属层，

其中所述第一边缘表面被配置为连接所述电路板的主顶表面和所述电路板的主底表面，所述第二边缘表面被配置为连接所述保护层的主顶表面和所述保护层的主底表面，并且所述第三边缘表面被配置为连接所述磁场屏蔽膜的主顶表面和所述磁场屏蔽膜的主底表面，并且所述第一边缘表面、所述第二边缘表面和所述第三边缘表面彼此对准以形成平面的耦合边缘表面，

其中所述第一金属层设置在所述磁场屏蔽膜上，并且被配置为覆盖所述磁场屏蔽膜的所述主顶表面以及所述耦合边缘表面。

2.根据权利要求1所述的电子组件，

其中所述保护层的所述主底表面不是平面的，并且所述保护层的所述主顶表面是平面的。

Images