CN110783314A - 电子器件模块 - Google Patents

电子器件模块 Download PDF

Info

Publication number
CN110783314A
CN110783314A CN201910520315.1A CN201910520315A CN110783314A CN 110783314 A CN110783314 A CN 110783314A CN 201910520315 A CN201910520315 A CN 201910520315A CN 110783314 A CN110783314 A CN 110783314A
Authority
CN
China
Prior art keywords
substrate
electronic device
connection
device module
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910520315.1A
Other languages
English (en)
Inventor
洪锡润
洪承铉
金奘显
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110783314A publication Critical patent/CN110783314A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种电子器件模块，所述电子器件模块包括：基板；至少一个电子器件，安装在所述基板的第一表面上；连接部，安装在所述基板的所述第一表面上；以及屏蔽部，沿所述连接部的侧表面设置，并且通过至少一个连接导体电连接到所述基板的地。

Description

电子器件模块
本申请要求于2018年7月24日在韩国知识产权局提交的第10-2018-0085982号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
以下描述涉及一种电子器件模块，并且更具体地，涉及一种能够保护包括在模块中的无源器件、半导体芯片等不受外部环境影响并且屏蔽电磁波的电子器件模块。
背景技术
近来，在电子产品市场中对便携式电子产品的需求迅速增加。因此，需要安装在电子产品中的电子组件小型化和轻量化。
为了实现电子组件的小型化和轻量化，不仅需要减小安装组件的单体尺寸的技术，还需要在单个芯片上实现多个单独的器件的片上系统(SOC)技术、在一个封装件中集成多个单独的器件的系统级封装(SIP)技术等。
具体地，已经需要具有小尺寸并且具有能够实现对电磁干扰(EMI)的优异屏蔽性能的各种电磁波屏蔽结构的处理高频信号的高频电子器件模块(例如，通信模块、网络模块等)。
发明内容
提供本发明内容以按照简化的形式介绍下面在具体实施方式中进一步描述的选择的构思。本发明内容不意在确定所要求保护的主题的关键特征或必要特征，也不意在用于帮助确定所要求保护的主题的范围。
在一个总体方面，一种电子器件模块包括：基板；至少一个电子器件，安装在所述基板的第一表面上；连接部，安装在所述基板的所述第一表面上，并且包括将所述基板连接到外部装置的连接导体；以及屏蔽部，沿所述连接部的侧表面设置，并且通过所述连接导体中的至少一个连接导体电连接到所述基板的地。
所述连接部还可包括：绝缘部，所述连接导体嵌在所述绝缘部中；以及连接图案，穿透所述绝缘部并将所述至少一个连接导体连接到所述屏蔽部。
所述连接导体的一端可结合到所述基板，所述连接导体的另一端可结合到外部连接端子。
所述连接图案可设置在垂直于所述连接导体的纵向方向的平面上。
所述连接图案可连接到所述连接导体中的连接到所述基板的地的连接导体。
所述电子器件模块可包括：密封部，设置在所述基板的所述第一表面上并密封所述连接部和所述电子器件，并且所述连接图案可暴露在所述密封部的外部。
所述屏蔽部可设置在通过所述连接部和所述密封部形成的整个外部侧表面上。
所述密封部和所述连接部所形成的宽度可与所述基板的宽度相同。
所述密封部、所述连接部和所述屏蔽部所形成的宽度可与所述基板的宽度相同。
所述电子器件模块可包括：天线，设置为邻近所述基板的第二表面。
所述连接部可包括具有通孔形状的器件容纳部，并且所述至少一个电子器件可设置在所述器件容纳部中。
可存在被设置为彼此分开的两个电子器件，并且所述连接部可包括设置在所述两个电子器件之间并且被构造为阻隔所述两个电子器件之间的电磁干扰的阻隔导体。
所述屏蔽部可不接触所述基板。
所述连接部可包括延伸图案，所述延伸图案将至少两个连接图案彼此连接并且至少部分地暴露在所述绝缘部的外部。
在另一总体方面，一种电子器件模块包括：基板；至少一个电子器件，安装在所述基板的下表面上；连接部，沿所述电子器件的周边设置；以及屏蔽部，设置在所述基板的所述下表面之下，使得所述屏蔽部的外表面与所述基板的侧表面共面。
在另一总体方面，一种电子器件模块包括：基板；至少一个电子器件，设置在所述基板的第一表面上；密封部，设置在所述基板的所述第一表面上；以及连接导体，设置在所述密封部中并且被构造为将所述基板连接到外部装置。
所述至少一个电子器件可包括设置在所述基板的所述第一表面上的两个电子器件，并且所述连接导体可包括设置在所述两个电子器件之间的连接导体。
设置在所述两个电子器件之间的所述连接导体可连接到所述基板的地。
根据以下具体实施方式和附图，其他特征和方面将是显而易见的。
附图说明
图1是根据示例的电子器件模块的透视图。
图2是沿图1的线I-I'截取的截面图。
图3、图4和图5是依次示出图2中示出的电子器件模块的制造方法的工艺的示图。
图6是示意性地示出根据示例的电子器件模块的截面图。
图7、图8、图9、图10和图11是依次示出图6中示出的电子器件模块的制造方法的工艺的示图。
图12是示意性地示出根据示例的电子器件模块的截面图。
图13是示意性地示出根据示例的电子器件模块的连接部的透视图。
图14是示意性地示出根据示例的电子器件模块的截面图。
图15是沿图14的线II-II'截取的截面图。
在整个附图和具体实施方式中，相同的附图标记指示相同的元件。附图可不按照比例绘制，并且为了清楚、说明和方便起见，可夸大附图中的元件的相对尺寸、比例和描绘。
具体实施方式
提供以下具体实施方式来帮助读者获得对这里描述的方法、设备和/或系统的全面理解。然而，在理解本申请的公开内容之后，这里描述的方法、设备和/或系统的各种改变、变型和等同物将是显而易见的。例如，这里描述的操作顺序仅仅是示例，并且不限于这里阐述的那些操作顺序，而是除了必须以特定顺序发生的操作之外，可做出在理解本申请的公开内容之后将是显而易见的改变。另外，为了提高清楚性和简洁性，可省略本领域中已知的特征的描述。
在此描述的特征可以以不同的形式实施，并且不应被解释为局限于在此描述的示例。更确切地，提供在此描述的示例仅仅是为了说明在理解本申请的公开内容之后将是显而易见的实现这里描述的方法、设备和/或系统的许多可行方式中的一些可行方式。
在此，要注意的是，关于示例或实施例的术语“可”的使用(例如，关于示例或实施例可包括什么或实现什么)意味着存在包括或实现这样的特征的至少一个示例或实施例，而全部示例和实施例不限于此。
在整个说明书中，当诸如层、区域或基板的元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”所述另一元件“上”、直接“连接到”所述另一元件或直接“结合到”所述另一元件，或者可存在介于它们之间的一个或更多个其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，则可不存在介于它们之间的其他元件。
如在此所使用的，术语“和/或”包括相关所列项中的任意一个以及任意两个或更多个的任意组合。
尽管在此可使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不应被这些术语限制。更确切地，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，这里描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分也可被称为第二构件、第二组件、第二区域、第二层或第二部分。
为了易于描述，在此可使用空间相对术语(诸如“在……之上”、“上方”、“在……之下”和“下方”)来描述附图中所示的一个元件与另一元件的关系。这样的空间相对术语意图除了包含附图中所描绘的方位之外，还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件位于“之上”或“上方”的元件随后将相对于另一元件位于“之下”或“下方”。因此，术语“在……之上”可根据装置的空间方位而包括“在……之上”和“在……之下”两种方位。装置可以以其他方式定位(例如，旋转90度或处于其他方位)，并且可对在此使用的空间相对术语进行相应地解释。
在此使用的术语仅是为了描述各种示例，而不用于限制本公开。除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。术语“包含”、“包括”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但是不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差，可能发生附图中示出的形状的变化。因此，在此描述的示例不限于附图中示出的特定形状，而是包括在制造期间发生的形状变化。
在此描述的示例的特征可以以在理解本申请的公开内容之后将是显而易见的各种方式进行组合。此外，尽管在此描述的示例具有各种构造，但是在理解了本申请的公开内容之后将是显而易见的其他构造也是可行的。
在下文中，将参照附图详细描述示例。
图1是根据示例的电子器件模块的透视图，并且图2是沿图1的线I-I'截取的截面图。
参照图1和图2，电子器件模块100可包括基板10、电子器件1、密封部40、连接部30和屏蔽部50。
基板10可以是其上安装无线电天线或电子组件所需的电路的电路板。例如，基板10可以是其中容纳一个或更多个电子组件或具有其上安装一个或更多个电子组件的表面的印刷电路板(PCB)。因此，基板10可设置有将电子组件彼此电连接的电路布线。
基板10可以是通过交替堆叠多个绝缘层17和多个布线层16而形成的多层基板。基板10也可以是具有形成在一个绝缘层17的两个表面上的布线层16的双面基板。
绝缘层17的材料不受特别限制。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、或热固性树脂和热塑性树脂与无机填料一起浸在诸如玻璃纤维(玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片、ABF(Ajinomoto Build-upFilm)、FR-4、双马来酰亚胺三嗪(BT)等)作为绝缘材料。
布线层16可将电子器件1和以下将描述的天线20彼此电连接。此外，布线层16可将电子器件1或天线20电连接到连接部30。
可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料作为布线层16的材料。
在绝缘层17中，可设置层间连接导体18以使堆叠的布线层16彼此连接。
绝缘保护层(未示出)可设置在基板10的表面上。绝缘保护层可设置为在绝缘层17的上表面和下表面上完全覆盖绝缘层17和布线层16。因此，绝缘保护层可保护设置在绝缘层17的上表面或下表面上的布线层16。
可使用各种常见的基板(例如，印刷电路板(PCB)、柔性基板、陶瓷基板、玻璃基板等)作为基板10。
基板10可包括第一表面和第二表面，第二表面是与第一表面相对的表面。第一表面指的是在将电子器件模块100安装在主基板(未示出)上时面向主基板的表面。因此，第二表面可用作电子器件模块的安装表面的相对的表面。
基板10可具有包括安装电极13a、连接电极13b以及将电极13a和13b彼此电连接的布线图案(未示出)的第一表面。
诸如电子器件1的至少一个电子器件可安装在安装电极13a上。
连接电极13b可电连接到连接部30。连接电极13b可设置为邻近基板10的边缘。然而，连接电极的布置不限于这种构造。连接电极13b可根据连接部30的形状或位置设置在各种位置处。
连接电极13b可包括至少一个接地电极。接地电极可电连接到屏蔽部50或电连接到主基板的地。
尽管未在附图中详细示出，但是安装电极13a和连接电极13b可由堆叠并设置在绝缘层的上表面上的绝缘保护层(未示出)保护并且可通过形成在绝缘保护层中的开口暴露到外部。可使用阻焊剂作为绝缘保护层，但是绝缘保护层不限于阻焊剂。
基板10的第二表面可用作天线20的辐射平面。因此，仅天线20可设置在基板的第二表面上，并且电子器件1可不安装在基板的第二表面上。然而，天线20和电子器件的布置不限于这种构造。只要电子器件1不干扰天线20的通信，如果需要，电子器件1可安装在基板的第二表面上。
天线20可以以设置在基板10中或设置在基板10的第二表面上的布线层16被图案化的电路布线的形式形成。例如，天线20可以是贴片天线或偶极天线。
除了电路布线形式之外，天线20还可以以电子器件1的形式形成。在这种情况下，在独立于基板10制造天线20之后，天线20可安装在基板10的第二表面上。
电子器件1可以是可安装在基板10上或内置在基板10中的任意器件。
电子器件1可包括至少一个有源器件，诸如将馈电信号施加到天线20的信号处理器件。此外，电子器件1可包括无源器件。
电子器件1可设置在连接部30的器件容纳部38中，并且可安装在基板10上。
在示例中描述了包括一个电子器件1的电子器件模块的示例。然而，电子器件模块不限于仅包括单个电子器件，并且可包括多个电子器件1。
密封部40可设置在基板10的第一表面上并且密封电子器件1。密封部40可以以其包围电子器件1的形式固定，使得电子器件1被安全地保护免受外部冲击。
密封部40可利用绝缘材料形成。例如，密封部40可利用诸如环氧树脂模塑料(EMC)的树脂材料形成，但不限于这种材料。密封部40还可利用导电材料(例如，导电树脂等)形成。可在电子器件1和基板10之间设置诸如底部填充树脂的另外的密封构件。
连接部30可设置在基板10下方并且结合到基板10。
类似于基板10，可使用各种常见的基板(例如，陶瓷基板、印刷电路板(PCB)、柔性基板等)作为连接部30。
连接部30可包括绝缘部31和穿透绝缘部31并且设置在绝缘部31中的多个连接导体32。绝缘部31可利用与基板10的绝缘层17的材料相同的材料形成。此外，连接导体32可利用与基板10的布线层16的材料相同的材料形成。然而，连接部30的构造不限于此。
连接部30还可包括将连接导体32彼此电连接的布线图案(未示出)。例如，连接部30可以是包括多个层的多层基板。
连接部30中可包括具有通孔形状的器件容纳部38，并且连接部30可形成为具有中空内部的矩形框架形状。器件容纳部38可用作容纳安装在基板10的第一表面上的电子器件1的空间。因此，连接部30可沿着电子器件1的周边设置。电子器件1可在基板10的下表面上安装在面对连接部30的器件容纳部38的位置处。
然而，构造不限于此，并且可进行各种修改。例如，形成为块形状的多个连接部30可分散地设置或者可设置在基板10的中央。在这种情况下，器件容纳部38可不被限定为连接部30的内部空间而是可被限定为连接部30之间的空间或连接部30的外部空间。
连接部30可形成为厚度大于安装在基板10的下表面上的电子器件1的安装高度，使得容纳在器件容纳部38中的电子器件1可被安全地保护。然而，构造不限于此。
外部连接端子28可固定到暴露到连接部30的下表面(即，安装表面)的连接导体32。外部连接端子28可以以焊料球或者焊料凸点的形式形成，但不限于焊料球或焊料凸点。
连接部30可包括将连接导体32和屏蔽部50电连接的连接图案35。
连接图案35可设置在绝缘部31的内部中或表面上。连接图案35可以以其中连接图案35的一端连接到连接导体32并且连接图案35的另一端连接到屏蔽部50的电路布线的形式形成。
连接图案35可设置在垂直于连接导体32的纵向方向的平面上。连接图案35可连接到在多个连接导体32中的连接到基板10的地或连接到主基板的地的连接导体32。因此，屏蔽部50可通过连接图案35和连接导体32电连接到基板10的地或电连接到主基板的地。
屏蔽部50可沿着连接部30的表面形成，并且可屏蔽从外部指向电子器件1或从电子器件1发射到外部的电磁波。因此，屏蔽部50可利用导电材料形成并且电连接到基板10的地。
屏蔽部50可不直接连接到基板10的地或主基板的地，并且可通过连接部30的连接图案35和连接导体32连接到基板10的地或主基板的地。
可通过在电子器件模块的由连接部30和密封部40形成的外部侧表面上涂覆含有导电粉末的树脂材料或在所述外部侧表面上形成金属薄膜来设置屏蔽部50。在形成金属薄膜的情况下，可使用诸如溅射方法、丝网印刷方法、气相沉积方法、电镀方法、无电镀方法等的各种方法。
例如，屏蔽部50可以是通过使用喷涂方法形成的金属薄膜。与其他工艺相比，喷涂方法可有利于形成均匀的涂覆膜，并且可在设备成本方面具有优势。然而，方法不限于喷涂方法，并且溅射方法也可用于形成金属薄膜。
在屏蔽部50的布置延伸到基板10的侧表面的情况下，基板10的天线20的特性可能由于屏蔽部50而劣化。因此，屏蔽部50可不设置在基板10的表面上，并且可仅设置在密封部40和连接部30的表面上。
尽管通过示例的方式描述了屏蔽部50仅设置在电子器件模块的外部侧表面上的情况，但是屏蔽部50可设置在电子器件模块的下表面上。在这种情况下，屏蔽部50可设置在电子器件模块的由密封部40形成的下表面上的除了设置外部连接端子28的部分之外的整个剩余部分中。
在如上所述构造的电子器件模块中，基板10可设置有天线20。屏蔽部50可不设置在基板10上，而是可设置在将基板10和主基板彼此连接的连接部30的表面上。屏蔽部50可通过连接部30连接到基板10的地。
可选地，屏蔽部50直接连接到基板10的地层或地电极的构造是可行的。然而，在这种情况下，由于屏蔽部50需要部分地形成在基板10的侧表面上，因此制造工艺可能是复杂的。此外，在屏蔽部50过度地延伸到天线20附近的情况下，天线20的特性可能劣化。
当屏蔽部50不设置在基板10的侧表面上时，能够防止天线20的特性由于屏蔽部50而劣化，并且容易制造电子器件模块。
接着，将描述根据示例的电子器件模块的制造方法。
图3至图5是依次示出图2中示出的电子器件模块的制造方法的工艺的示图。
首先，如图3中所示，电子器件1和连接部30可安装在基板10的第一表面上。
基板10可以是具有多个层的多层电路板10，并且可具有在这些层之间的彼此电连接的电路图案。基板10的第一表面可设置有安装电极13a和连接电极13b。
电子器件1和连接部30可通过诸如焊料的导电粘合剂结合到基板10。
然后，如图4中所示，可在基板10的第一表面上形成密封电子器件1的密封部40。
密封部40可形成在基板10的整个第一表面上，也可形成在基板10的第一表面的一部分上。密封部40可使电子器件1和连接部30一起嵌入其中。然而，连接部30的外部侧表面可暴露在密封部40的外面。这种构造可通过使用这样的方法实现：其中，在形成密封部40的模制工艺中，模具被构造成使连接部30的外表面暴露，或者密封部40形成在基板10的整个第一表面上以完全密封连接部30，然后部分地去除设置在连接部30的外部侧表面上的密封部40等。
密封部40可通过使用转印成型方法制造，但不限于这种方法。
然后，如图5中所示，可形成屏蔽部50。
屏蔽部50可通过在由连接部30和密封部40形成的外表面上涂覆含有导电粉末的树脂材料或通过在所述外表面上形成金属薄膜来形成。在形成金属薄膜的情况下，可使用诸如溅射方法、喷涂方法、丝网印刷方法、气相沉积方法、电镀方法、非电镀方法等的各种方法。
屏蔽部50可物理连接和电连接到从连接部30向外暴露的连接图案35。
然后，通过部分地去除密封部40来暴露连接导体32，并且外部连接端子28结合到暴露的连接导体32，使得可完成图1中所示的电子器件模块。
在电子器件模块中，由密封部40和连接部30形成的外部侧表面可设置为与基板10的侧表面共面。因此，当屏蔽部50形成在由密封部40和连接部30形成的外部侧表面上时，屏蔽部50可相对于基板10的侧表面向外突出。然而，电子器件模块不限于这种构造，并且可进行各种修改。
图6是示意性地示出根据示例的电子器件模块的截面图。
参照图6，在电子器件模块中，由密封部40和连接部30形成的外部侧表面和基板10的侧表面可设置在不同的平面上。详细地，在图6中，密封部40和连接部30所形成的宽度小于基板10的宽度。
屏蔽部50的外表面可设置为与基板10的侧表面共面。因此，密封部40、连接部30和屏蔽部50所形成的宽度与基板10的宽度相同。
接着，将描述根据示例的电子器件模块的制造方法。
图7至图11是依次示出图6中示出的电子器件模块的制造方法的工艺的示图。
首先，参照图7，电子器件模块可设置有基板带10a，在基板带10a中，针对多个封装区域A制造多个基板，而不是电子器件模块具有切割的单独的基板。
可在基板带10a的第一表面上安装电子器件1和连接部30。
连接部30可具有与基板带10a的尺寸类似的尺寸，并且可具有其中多个器件容纳部38以栅格形状设置的结构。在这种情况下，电子器件1可设置在器件容纳部38中的每个中。
类似于上述示例，电子器件1和连接部30可通过诸如焊料的导电粘合剂结合到基板10(基板带10a)。
然后，如图8中所示，可在基板带10a的第一表面上形成使电子器件1和连接部30密封的密封部40。
密封部40可使所有的电子器件1和连接部30嵌入其中。
然后，如图9中所示，可沿着封装区域A的边界部分地去除密封部40和连接部30。因此，连接部30可被分成多个并设置在每个封装区域A上。
沟槽S可形成在密封部40和连接部30被去除的部分中，并且基板10(基板带10a)可通过沟槽S暴露到外部。
然后，如图10中所示，可在沟槽S中设置导电材料50a。导电材料50a可以是可屏蔽电磁波的任意材料或材料组合。
导电材料50a可以是膏体形式并且填充在沟槽S中。然而，导电材料50a不限于膏体填充在沟槽中的形式，而是可进行各种修改。例如，可通过使用镀覆方法等在沟槽S中形成导电材料50a。
然后，通过部分地去除密封部40来暴露连接导体32，并且将外部连接端子28结合到暴露的连接导体32。
然后，如图11中所示，可通过切割导电材料50a和基板带10a来完成多个电子器件模块。
可沿着封装区域A的边界执行切割。由于导电材料50a设置在封装区域A的边界处，因此在切割工艺中，连接部30可不被切割，而是可切割导电材料50a和基板带10a。
在切割工艺中，可使用刀片或激光。
切割后的导电材料50a可用作屏蔽部50。在切割工艺中，导电材料50a可通过刀片或激光沿着导电材料50a的中央部分被切割，使得在完成切割工艺时屏蔽部50形成在彼此相邻的两个电子器件模块中。
根据如上所述的制造方法，在电子器件模块中，屏蔽部50的外表面可设置为与基板10的侧表面共面。
图12是示意性地示出根据示例的电子器件模块的截面图。
参照图12，可在电子器件模块中省略密封部40。
因此，屏蔽部50可仅设置在连接部30的外表面上。
在如上所述构造的电子器件模块的情况下，在制造工艺中，可在连接部30和基板10之间填充绝缘材料70，从而防止导电材料50a注入到形成在连接部30和基板10之间的间隙中。
可使用底部填充树脂作为绝缘材料70，但绝缘材料不限于底部填充树脂。
图13是示意性地示出根据示例的电子器件模块的连接部的透视图。
参照图13，连接部30还可包括使两个或更多个连接图案35彼此电连接的延伸图案36。
延伸图案36可至少部分地暴露在绝缘部31的外部，即，暴露到连接部30的外表面。因此，屏蔽部(未示出)可结合在延伸图案36的整个暴露部分上。
延伸图案36可沿着连接部30的外表面以长的线形形状设置。因此，延伸图案36的暴露部分也可形成为线形形状。
在如上所述设置延伸图案36的情况下，延伸图案36和屏蔽部之间的结合面积可增大，因此可提高结合可靠性。
另外，针对图13描述了将两个连接图案35彼此连接的延伸图案36的情况，但是构造不限于此。也就是说，可对延伸图案36进行各种修改，例如，延伸图案36可连接到一个连接图案35，或者可将三个或更多个连接图案35彼此连接。
图14是示意性地示出根据示例的电子器件模块的截面图，并且图15是沿图14的线II-II'截取的截面图。
参照图14和图15，电子器件模块可被构造为类似于图6中示出的电子器件模块，并且连接部30的结构可有所不同。
连接部30可包括两个器件容纳部38a和38b。
电子器件1可设置在器件容纳部38a和38b中的每个中。因此，电子器件1可包括设置在第一器件容纳部38a中的至少一个第一器件1a和设置在第二器件容纳部38b中的第二器件1b。第一器件1a和第二器件1b可以是其间具有电磁干扰的器件。然而，示例不限于这种构造。
例如，第一器件1a和第二器件1b二者都可以是有源器件。然而，第一器件1a可以是有源器件并且第二器件1b可以是诸如电感器的无源器件。
多个连接导体32a(下文中，也称为阻隔导体)可设置在第一器件1a和第二器件1b之间。设置在第一器件1a和第二器件1b之间的阻隔导体32a可类似于连接导体32而被设置为穿过绝缘部31，并且可相邻地平行设置以用作阻隔壁。
阻隔导体32a可间接地连接到基板10的地。因此，可通过上述阻隔导体32a防止第一器件1a和第二器件1b之间的电磁干扰。
阻隔导体32a可通过辅助图案35a彼此电连接。辅助图案35a可包括使彼此相邻设置的阻隔导体32a电连接的电路布线。
设置在最外侧的阻隔导体32a可以是连接到基板10的地的连接导体32。
如上所述，在阻隔导体32a通过辅助图案35a和连接导体32电连接到基板10的地的情况下，阻隔导体32a的位置可不依赖于基板10或主基板的地的位置。因此，阻隔导体32a可以以各种形状设置。
然而，构造不限于此，例如，阻隔导体32a中的至少一个可直接连接到基板10的地或主基板的地。
例如，尽管在上述示例中已经以示例的方式描述了屏蔽部设置在连接部的外表面上的情况，但屏蔽部可设置在连接部的内表面上。在这种情况下，屏蔽部可设置在连接部和密封部之间。这种构造可通过以下制造操作来实现：在连接部的内表面上形成屏蔽部，然后在基板上安装具有屏蔽部的连接部。
上述示例也可彼此组合实现。
如上所述，在电子器件模块中，基板可设置有天线。此外，屏蔽部可设置在使基板和主基板连接的连接部的表面上，而不设置在基板上。因此，尽管电子器件模块包括屏蔽部，但是可防止天线的特性由于屏蔽部而劣化并且可实现制造的容易性。
电子器件模块可设置电磁波屏蔽结构，电磁波屏蔽结构能够保护电子器件免受外部冲击并且实现优异的对电磁干扰(EMI)或电磁波的抵抗特性。
虽然本公开包括具体示例，但是在理解本申请的公开内容之后将显而易见的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在这些示例中进行形式和细节上的各种改变。在此描述的示例将仅被认为是描述性含义，而不是出于限制的目的。每个示例中的特征或方面的描述将被认为可适用于其他示例中的相似的特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合和/或用其他组件或其等同物替代或补充描述的系统、架构、装置或电路中的组件，则可获得合适的结果。因此，本公开的范围不是由具体实施方式限定，而是由权利要求及其等同物限定，并且在权利要求及其等同物的范围内的所有变型将被解释为包括在本公开中。

Claims (18)

1.一种电子器件模块，包括：
基板；
至少一个电子器件，安装在所述基板的第一表面上；
连接部，安装在所述基板的所述第一表面上，并且包括将所述基板连接到外部装置的连接导体；以及
屏蔽部，沿所述连接部的侧表面设置，并且通过所述连接导体中的至少一个连接导体电连接到所述基板的地。
2.根据权利要求1所述的电子器件模块，其中，所述连接部还包括：
绝缘部，所述连接导体嵌在所述绝缘部中；以及
连接图案，穿透所述绝缘部并将所述至少一个连接导体连接到所述屏蔽部。
3.根据权利要求2所述的电子器件模块，其中，所述连接导体的一端结合到所述基板，所述连接导体的另一端结合到外部连接端子。
4.根据权利要求2所述的电子器件模块，其中，所述连接图案设置在垂直于所述连接导体的纵向方向的平面上。
5.根据权利要求2所述的电子器件模块，其中，所述连接图案连接到所述连接导体中的连接到所述基板的地的连接导体。
6.根据权利要求2所述的电子器件模块，还包括：密封部，设置在所述基板的所述第一表面上并密封所述连接部和所述电子器件，
其中，所述连接图案暴露在所述密封部的外部。
7.根据权利要求6所述的电子器件模块，其中，所述屏蔽部设置在通过所述连接部和所述密封部形成的整个外部侧表面上。
8.根据权利要求6所述的电子器件模块，其中，所述密封部和所述连接部所形成的宽度与所述基板的宽度相同。
9.根据权利要求6所述的电子器件模块，其中，所述密封部、所述连接部和所述屏蔽部所形成的宽度与所述基板的宽度相同。
10.根据权利要求1所述的电子器件模块，还包括：天线，设置为邻近所述基板的第二表面。
11.根据权利要求2所述的电子器件模块，其中，所述连接部包括具有通孔形状的器件容纳部，并且
所述至少一个电子器件设置在所述器件容纳部中。
12.根据权利要求11所述的电子器件模块，其中，所述至少一个电子器件包括被设置为彼此分开的两个电子器件，并且
所述连接部包括设置在所述两个电子器件之间并且被构造为阻隔所述两个电子器件之间的电磁干扰的阻隔导体。
13.根据权利要求1所述的电子器件模块，其中，所述屏蔽部不接触所述基板。
14.根据权利要求2所述的电子器件模块，其中，所述连接部包括延伸图案，所述延伸图案将至少两个连接图案彼此连接并且至少部分地暴露在所述绝缘部的外部。
15.一种电子器件模块，包括：
基板；
至少一个电子器件，安装在所述基板的下表面上；
连接部，沿所述电子器件的周边设置；以及
屏蔽部，设置在所述基板的所述下表面之下，使得所述屏蔽部的外表面与所述基板的侧表面共面。
16.一种电子器件模块，包括：
基板；
至少一个电子器件，设置在所述基板的第一表面上；
密封部，设置在所述基板的所述第一表面上；以及
连接导体，设置在所述密封部中并且被构造为将所述基板连接到外部装置。
17.根据权利要求16所述的电子器件模块，其中，所述至少一个电子器件包括设置在所述基板的所述第一表面上的两个电子器件，并且所述连接导体包括设置在所述两个电子器件之间的连接导体。
18.根据权利要求17所述的电子器件模块，其中，设置在所述两个电子器件之间的所述连接导体连接到所述基板的地。
CN201910520315.1A 2018-07-24 2019-06-17 电子器件模块 Pending CN110783314A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0085982 2018-07-24
KR1020180085982A KR102146802B1 (ko) 2018-07-24 2018-07-24 전자 소자 모듈

Publications (1)

Publication Number Publication Date
CN110783314A true CN110783314A (zh) 2020-02-11

Family

ID=69177290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910520315.1A Pending CN110783314A (zh) 2018-07-24 2019-06-17 电子器件模块

Country Status (3)

Country Link
US (2) US10897811B2 (zh)
KR (1) KR102146802B1 (zh)
CN (1) CN110783314A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102146802B1 (ko) * 2018-07-24 2020-08-21 삼성전기주식회사 전자 소자 모듈
KR20210007217A (ko) * 2019-07-10 2021-01-20 삼성전자주식회사 인터포저를 포함하는 전자 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130955A (ja) * 2006-11-24 2008-06-05 Murata Mfg Co Ltd 部品内蔵多層配線基板装置及びその製造方法
CN201263290Y (zh) * 2008-10-06 2009-06-24 深圳华为通信技术有限公司 一种具有散热功能的电磁屏蔽装置和屏蔽模块
JP2009231480A (ja) * 2008-03-21 2009-10-08 Sharp Corp 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612513A (en) * 1995-09-19 1997-03-18 Micron Communications, Inc. Article and method of manufacturing an enclosed electrical circuit using an encapsulant
JP2000021470A (ja) * 1998-07-07 2000-01-21 Shin Etsu Polymer Co Ltd 導電部材とこれを用いた低圧縮低抵抗コネクタ
JP2001111232A (ja) * 1999-10-06 2001-04-20 Sony Corp 電子部品実装多層基板及びその製造方法
US9691635B1 (en) * 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
KR100495209B1 (ko) * 2002-10-01 2005-06-14 삼성전기주식회사 블루투스용 안테나 일체형 ｒｆ모듈
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
JP4258432B2 (ja) 2004-05-21 2009-04-30 パナソニック株式会社 基板接合部材ならびにそれを用いた三次元接続構造体
TWI502733B (zh) * 2012-11-02 2015-10-01 環旭電子股份有限公司 電子封裝模組及其製造方法
US9799592B2 (en) * 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101477392B1 (ko) 2013-05-21 2014-12-29 삼성전기주식회사 전자 소자 모듈
WO2016092695A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
KR20170097345A (ko) * 2016-02-18 2017-08-28 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US20170263565A1 (en) * 2016-03-14 2017-09-14 Stmicroelectronics Pte Ltd Integrated circuit (ic) package with a grounded electrically conductive shield layer and associated methods
KR20170124769A (ko) 2016-05-03 2017-11-13 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10269725B2 (en) 2016-07-18 2019-04-23 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
KR20180009301A (ko) 2016-07-18 2018-01-26 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US10177095B2 (en) * 2017-03-24 2019-01-08 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US11251135B2 (en) * 2018-04-02 2022-02-15 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
KR102146802B1 (ko) * 2018-07-24 2020-08-21 삼성전기주식회사 전자 소자 모듈
KR20200111845A (ko) * 2019-03-19 2020-10-05 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130955A (ja) * 2006-11-24 2008-06-05 Murata Mfg Co Ltd 部品内蔵多層配線基板装置及びその製造方法
JP2009231480A (ja) * 2008-03-21 2009-10-08 Sharp Corp 半導体装置
CN201263290Y (zh) * 2008-10-06 2009-06-24 深圳华为通信技术有限公司 一种具有散热功能的电磁屏蔽装置和屏蔽模块

Also Published As

Publication number Publication date
KR102146802B1 (ko) 2020-08-21
US10897811B2 (en) 2021-01-19
KR20200011180A (ko) 2020-02-03
US20200037437A1 (en) 2020-01-30
US20210120664A1 (en) 2021-04-22
US11252812B2 (en) 2022-02-15

Similar Documents

Publication Publication Date Title
US10991658B2 (en) Electronic element module and method for manufacturing the same
CN112164673A (zh) 电子器件模块及电子装置
US11382207B2 (en) Electronic device module and method of manufacturing electronic device module
KR102428340B1 (ko) 전자 소자 모듈 및 이를 구비하는 전자 기기
US9887163B2 (en) Semiconductor package and method of manufacturing the same
US11252812B2 (en) Electronic device module
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
US20210335733A1 (en) Electronic device module and method of manufacturing electronic device module
US11373960B2 (en) Electronic component module
KR102387747B1 (ko) 전자 소자 모듈
CN113851438A (zh) 电子装置模块
KR102297901B1 (ko) 전자 소자 모듈
US10937710B2 (en) Electronic component module
KR20210085450A (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination