KR20200067462A - 전자소자 내장 인쇄회로기판 - Google Patents

전자소자 내장 인쇄회로기판 Download PDF

Info

Publication number
KR20200067462A
KR20200067462A KR1020180154346A KR20180154346A KR20200067462A KR 20200067462 A KR20200067462 A KR 20200067462A KR 1020180154346 A KR1020180154346 A KR 1020180154346A KR 20180154346 A KR20180154346 A KR 20180154346A KR 20200067462 A KR20200067462 A KR 20200067462A
Authority
KR
South Korea
Prior art keywords
shielding pattern
electronic device
cavity
insulating layer
pattern
Prior art date
Application number
KR1020180154346A
Other languages
English (en)
Inventor
박여일
이용덕
정상호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180154346A priority Critical patent/KR20200067462A/ko
Priority to CN201910862547.5A priority patent/CN111278210A/zh
Priority to US16/599,172 priority patent/US10779396B2/en
Publication of KR20200067462A publication Critical patent/KR20200067462A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0026—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields integrally formed from metal sheet
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명에 따른 전자소자 내장 인쇄회로기판은, 캐비티가 형성된 제1 절연층, 캐비티 내벽에 형성된 제1 차폐패턴 및 이격되어 제1 차폐패턴을 커버하는 제2 차폐패턴을 구비한 금속패턴, 캐비티에 배치되고 제1 차폐패턴과 제2 차폐패턴에 둘러 싸인 전자소자 및 제1 절연층에 적층되고 전자소자를 매립시키는 제2 절연층을 포함한다.

Description

전자소자 내장 인쇄회로기판{Printed Circuit Board Having Embedded Electronic Device}
본 발명은 전자소자 내장 인쇄회로기판에 관한 것이다.
휴대폰을 비롯한 IT 분야의 전자기기들이 경박 단소화 되면서 이에 대한 기술적 요구에 부응하여 IC, 능동소자 또는 수동소자 등의 전자부품들이 기판 내에 삽입되는 기술이 요구되고 있으며, 최근에는 다양한 방식으로 기판 내에 부품이 내장되는 기술이 개발되고 있다.
그런데, 기판에 내장된 부품들 사이에는 전자기파로 인한 신호의 간섭 현상 (Electro Magnetic Interference, EMI)이 나타나고 이로 인하여 부품의 구동 특성에 문제를 발생시킨다.
미국 등록특허 제7886433호
본 발명은 내장되는 전자소자에서 발생하는 EMI를 차폐할 수 있는 전자소자 내장 인쇄회로기판을 제공하는 것이다.
본 발명의 실시예에 따른 전자소자 내장 인쇄회로기판은, 캐비티가 형성된 제1 절연층, 캐비티 내벽에 형성된 제1 차폐패턴 및 이격되어 제1 차폐패턴을 커버하는 제2 차폐패턴을 구비한 금속패턴, 캐비티에 배치되고 제1 차폐패턴과 제2 차폐패턴에 둘러 싸인 전자소자 및 제1 절연층에 적층되고 전자소자를 매립시키는 제2 절연층을 포함한다.
도 1은 본 발명의 일 실시예에 따른 전자소자 내장 인쇄회로기판을 나타낸 도면.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 전자소자 내장 인쇄회로기판의 제조방법을 예시한 도면.
본 발명에 따른 전자소자 내장 인쇄회로기판을 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 실시예에 따른 전자소자 내장 인쇄회로기판을 나타낸 도면이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 전자소자 내장 인쇄회로기판은, 제1 절연층(110), 금속패턴(120), 전자소자(130) 및 제2 절연층(140)을 포함한다.
제1 절연층(110)은 인쇄회로기판의 회로패턴을 전기적으로 절연시킨다. 제1 절연층(110)은 수지재일 수 있다. 제1 절연층(110)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드(PI)와 같은 열가소성 수지를 포함할 수 있으며 프리프레그(PPG)나 빌드업 필름(build-up film)으로 형성될 수 있다.
제1 절연층(110)에는 전자소자(130)가 삽입되는 캐비티(112)가 형성될 수 있다. 캐비티(112)는 제1 절연층(110)에 형성된 홈 구조로서 전자소자(130)를 수용할 수 있는 공간을 가진다.
도 1을 참조하면, 본 실시예의 제1 절연층(110)은 인쇄회로기판의 중심부에 배치된 코어층일 수 있다. 이 때, 캐비티(112)는 코어층을 관통하는 구조로 형성될 수 있다.
본 실시예에서는 제1 절연층(110)에 관통형 캐비티(112)가 형성되는 것을 예시하였으나 이에 한정되지 않으며, 캐비티는 제1 절연층(110)의 일면에서 오목한 홈의 형태로 바닥이 막힌 구조로 형성될 수도 있다.
금속패턴(120)은 제1 절연층(110) 및 제2 절연층(140)에 형성된다. 금속패턴(120)은 구리 등의 금속으로 형성되며, 제1 절연층(110) 및 제2 절연층(140)의 일면, 타면 또는 내부에도 형성될 수 있다. 예를 들면, 금속패턴(120)은 제1 절연층(110) 또는 제2 절연층(140)을 관통하는 비아와, 비아에 연결된 패드 등을 구비한 회로패턴을 포함할 수 있다.
특히, 본 실시예의 금속패턴(120)은 2중 구조로 형성된 제1 차폐패턴(122)과 제2 차폐패턴(124)을 포함할 수 있다. 제1 차폐패턴(122)은 캐비티(112)의 내벽에 형성되고, 제2 차폐패턴(124)은 제1 차폐패턴(122)에 이격되어 형성된다. 이 때, 제2 차폐패턴(124)은 제1 차폐패턴(122)을 전부 또는 부분적으로 커버하는 형태로 형성될 수 있다. 이에 따라, 제1 차폐패턴(122)과 제2 차폐패턴(124)은 캐비티(112)의 측면에 2중의 차폐 구조를 형성할 수 있다.
도 1을 참조하면, 관통형 구조로 형성된 제1 절연층(110)의 캐비티(112) 측벽에 제1 차폐패턴(122)이 형성될 수 있다. 이 때, 제1 차폐패턴(122)은 캐비티(112)의 측벽을 따라 연속적으로 형성되어 캐비티(112)의 내부공간을 둘러싸는 구조로 형성될 수 있다.
또한, 제1 차폐패턴(122)이 둘러싸는 공간 안에, 제2 차폐패턴(124)이 제1 차폐패턴(122)으로 일정한 간격으로 떨어진 벽과 같은 형태로 배치될 수 있다. 이에 따라, 캐비티(112)의 가운데 공간을 제2 차폐패턴(124)이 일차로 감싸고, 제1 차폐패턴(122)이 다시 감싸는 이중벽과 같은 구조가 형성될 수 있다.
한편, 본 실시예에서는 관통형 구조를 가지는 캐비티(112)의 측벽에 2중 구조로 제1 차폐패턴(122)과 제2 차폐패턴(124)이 형성된 구조를 예시하였으나 이에 한정되지 않으며, 오목한 홈 구조를 가지는 캐비티의 경우에는 바닥면에 2중 구조로 제1 차폐패턴(122)과 제2 차폐패턴(124)이 형성될 수 있다.
전자소자(130)는 IC, 능동소자 또는 수동소자 등의 전자부품으로서, 제1 절연층(110)의 캐비티(112)에 삽입되어 배치되고, 제2 절연층(140)에 매립된다.
도 1을 참조하면, 제1 절연층(110)의 캐비티(112)에 배치된 전자소자(130)는, 측면이 제1 차폐패턴(122)과 제2 차폐패턴(124)에 의해 2중으로 둘러싸일 수 있다.
제2 절연층(140)은 금속패턴(120)과 전자소자(130)를 전기적으로 절연시킨다. 제2 절연층(140)은 제1 절연층(110)과 유사한 재질로 프리프레그(PPG)나 빌드업 필름(build-up film)같은 형태로 형성되거나, 제1 절연층(110)과는 다른 재질 또는 다른 방법으로 형성될 수도 있다.
제2 절연층(140)은 제1 절연층(110)에 적층되고, 전자소자(130)를 매립시킬 수 있다. 구체적으로, 제2 절연층(140)은 전자소자(130)가 삽입된 캐비티(112)를 채워서 전자소자(130)를 매립시킬 수 있다.
도 1을 참조하면, 관통하는 캐비티(112)가 형성된 코어층의 양면에 제2 절연층(140)이 적층되고, 캐비티(112)에 제2 절연층(140)이 유입되어 전자소자(130)를 매립시킬 수 있다. 이 때, 캐비티(112) 내부에 있는 제2 절연층(140)에서, 제1 차폐패턴(122), 제2 차폐패턴(124) 및 전자소자(130)가 차례로 이격되어 배치될 수 있다.
또한, 금속패턴(120)은 캐비티(112)가 열리는 면을 커버하도록 배치되는 제3 차폐패턴(126)을 더 포함할 수 있다. 제3 차폐패턴(126)은 제1 절연층(110)에 적층된 제2 절연층(140)에 형성될 수 있다.
도 1을 참조하면, 본 실시예의 코어층에서 캐비티(112)는 상하로 열리게 되고, 한 쌍의 제3 차폐패턴(126)이 캐비티(112)의 상하에 각각 형성되어, 캐비티(112)가 열리는 상하면을 덮을 수 있다. 이에 따라, 전자소자(130)의 측면 및 상하면이 모두 제1 내지 제3 차폐패턴(122, 124, 126)에 의해 덮이게 되므로, 전자소자(130)에서 방출되는 전자기파를 차단할 수 있다.
이 때, 제3 차폐패턴(126)은, 제1 차폐패턴(122)과 제2 차폐패턴(124) 중 적어도 어느 하나와 연결될 수 있다. 예를 들어, 제3 차폐패턴(126)은 비아를 통하여 제1 차폐패턴(122) 또는 제2 차폐패턴(124)과 연결될 수 있다. 이에 따라, 전자소자(130)의 측면 및 상하면 모두가 하나의 연결된 금속 구조물에 의해 둘러싸게 되므로, 전자소자(130)를 감싸는 쉴드캔(shield can) 구조가 인쇄회로기판의 내부에 형성될 수 있다.
또한, 금속패턴(120)은 접지회로를 더 포함할 수 있다. 이 때, 제1 차폐패턴(122), 제2 차폐패턴(124) 및 제3 차폐패턴(126) 중 적어도 어느 하나는 접지패턴과 연결되어, 차폐패턴들(122, 124, 126)로 이루어진 쉴드캔 구조를 접지할 수 있다.
한편, 전자소자(135)의 특성에 따라, 캐비티(113)의 내부에는 제1 차폐패턴(122)만 형성되고, 캐비티(113)의 열린 면을 덮는 제3 차폐패턴(127, 128)이 복층의 구조로 형성될 수도 있다.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 전자소자 내장 인쇄회로기판의 제조방법을 예시한 도면이다.
도 2를 참조하면, 제1 절연층(110)에 홀가공을 하여 캐비티(112, 113) 및 비아홀(114)을 형성할 수 있다.
도 3을 참조하면, 제1 절연층(110)에 1차로 도금을 하여, 제1 절연층(110)을 관통하는 비아(121) 및 캐비티(112) 내벽에 형성된 제1 차폐패턴(122)을 형성할 수 있다.
도 4 및 도 5를 참조하면, 제1 절연층(110)의 캐비티(112, 113)에 전자소자(135) 또는 더미(131)를 배치하고, 절연재(142)를 1차로 적층하여 전자소자(135) 또는 더미(131)를 매립할 수 있다. 캐비티(112, 113)의 내부로 절연재(142)가 유입되어 전자소자(135) 또는 더미(131)가 제1 차폐패턴(122)으로부터 이격된 형태로 고정될 수 있다.
이 때, 제2 차폐패턴(124)을 형성할 캐비티(112)에는 더미(131)를 넣고 절연재(142)를 적층할 수 있다. 더미(131)는 절연재(142)가 제1 절연층(110) 상에 평탄하게 적층되게 할 수 있다.
도 6을 참조하면, 제2 차폐패턴(124)을 형성할 캐비티(112)에 있는 절연재(142)를 홀가공하여, 캐비티(112) 내부에 관통구(143)를 형성한다. 홀가공을 하면서 더미(131)를 같이 제거할 수 있다.
도 7을 참조하면, 2차로 도금을 하여, 절연재(142)에 형성된 관통구(143)에 제2 차폐패턴(124)을 형성할 수 있다. 이 때, 비아, 패드 등을 포함하는 회로패턴을 같이 형성할 수 있다. 또한, 제1 차폐패턴(122)만 형성되는 캐비티(113)에는, 캐비티(113)의 상면 또는 하면을 덮는 제3 차폐패턴(127)도 같이 형성할 수 있다.
도 8을 참조하면, 관통구(143)에 전자소자(130)를 배치하고, 절연재를 2차로 적층하여 제2 절연층(140)을 형성할 수 있다. 2차로 적층된 절연재는 관통구(143)로 유입되어, 전자소자(130)가 제2 차폐패턴(124)에게 이격된 형태로 매립시킬 수 있다.
도 9를 참조하면, 3차로 도금을 하여, 제2 절연층(140)에 캐비티(112)의 상면 또는 하면을 제3 차폐패턴(126)을 형성할 수 있다. 이 때, 비아, 패드 등을 포함하는 회로패턴을 같이 형성할 수 있다. 또한, 제1 차폐패턴(122)만 형성되는 캐비티(113)에는 제3 차폐패턴(128)을 추가로 형성하여, 제3 차폐패턴(127, 128)이 복층의 구조로 형성될 수도 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
110: 제1 절연층
112: 캐비티
120: 금속패턴
121: 비아
122: 제1 차폐패턴
124: 제2 차폐패턴
126, 127, 128: 제3 차폐패턴
130, 135: 전자소자
140: 제2 절연층

Claims (5)

  1. 캐비티가 형성된 제1 절연층;
    상기 캐비티 내벽에 형성된 제1 차폐패턴 및 이격되어 상기 제1 차폐패턴을 커버하는 제2 차폐패턴을 구비한 금속패턴;
    상기 캐비티에 배치되고, 상기 제1 차폐패턴과 상기 제2 차폐패턴에 둘러 싸인 전자소자 및
    상기 제1 절연층에 적층되고 상기 전자소자를 매립시키는 제2 절연층을 포함하는 전자소자 내장 인쇄회로기판.
  2. 제1항에 있어서,
    상기 금속패턴은,
    상기 제2 절연층에 형성되고, 상기 캐비티가 열리는 면을 커버하도록 배치되는 제3 차폐패턴을 더 포함하는 전자소자 내장 인쇄회로기판.
  3. 제2항에 있어서,
    상기 제3 차폐패턴은, 상기 제1 차폐패턴과 상기 제2 차폐패턴 중 적어도 어느 하나와 연결되어, 상기 전자소자를 감싸는 쉴드캔(shield can) 구조를 형성하는 전자소자 내장 인쇄회로기판.
  4. 제3항에 있어서,
    상기 금속패턴은 접지회로가 되는 접지패턴을 더 포함하고,
    상기 제1 차폐패턴, 상기 제2 차폐패턴 및 상기 제3 차폐패턴 중 적어도 어느 하나는 상기 접지패턴과 연결되는 전자소자 내장 인쇄회로기판.
  5. 제1항에 있어서,
    상기 제1 절연층은 코어층이고, 상기 캐비티는 상기 코어층을 관통하는 구조로 형성되고,
    상기 제2 절연층은, 상기 제1 절연층의 양면에 적층되고 상기 캐비티를 채우는 전자소자 내장 인쇄회로기판.
KR1020180154346A 2018-12-04 2018-12-04 전자소자 내장 인쇄회로기판 KR20200067462A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180154346A KR20200067462A (ko) 2018-12-04 2018-12-04 전자소자 내장 인쇄회로기판
CN201910862547.5A CN111278210A (zh) 2018-12-04 2019-09-12 印刷电路板
US16/599,172 US10779396B2 (en) 2018-12-04 2019-10-11 Printed circuit board having embedded electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180154346A KR20200067462A (ko) 2018-12-04 2018-12-04 전자소자 내장 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20200067462A true KR20200067462A (ko) 2020-06-12

Family

ID=70849587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180154346A KR20200067462A (ko) 2018-12-04 2018-12-04 전자소자 내장 인쇄회로기판

Country Status (3)

Country Link
US (1) US10779396B2 (ko)
KR (1) KR20200067462A (ko)
CN (1) CN111278210A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114040571A (zh) * 2021-10-13 2022-02-11 华为数字能源技术有限公司 基板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7886433B2 (en) 2007-01-16 2011-02-15 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a component-embedded PCB

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126210B2 (en) * 2003-04-02 2006-10-24 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
JP3864927B2 (ja) 2003-04-14 2007-01-10 ソニー株式会社 配線基板と回路モジュール
KR20050120435A (ko) * 2004-06-18 2005-12-22 주식회사 파인어스 전자파 차폐 구조를 가지는 전기전자제품의 커버
CN101331814B (zh) * 2005-12-16 2012-06-27 揖斐电株式会社 多层印刷线路板及其制造方法
US9398694B2 (en) * 2011-01-18 2016-07-19 Sony Corporation Method of manufacturing a package for embedding one or more electronic components
US8736033B1 (en) * 2013-03-13 2014-05-27 Unimicron Technology Corp. Embedded electronic device package structure
CN204408624U (zh) * 2015-01-20 2015-06-17 瑞声声学科技(深圳)有限公司 Mems麦克风装置
US10068855B2 (en) * 2016-09-12 2018-09-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package, method of manufacturing the same, and electronic device module

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7886433B2 (en) 2007-01-16 2011-02-15 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a component-embedded PCB

Also Published As

Publication number Publication date
CN111278210A (zh) 2020-06-12
US20200178385A1 (en) 2020-06-04
US10779396B2 (en) 2020-09-15

Similar Documents

Publication Publication Date Title
KR102691316B1 (ko) 인쇄회로기판
US9055682B2 (en) Circuit module
JP6626697B2 (ja) 配線基板およびその製造方法
CN108305868A (zh) 具有电磁干扰屏蔽的半导体封装及其制造方法
KR101497230B1 (ko) 전자부품 내장기판 및 전자부품 내장기판 제조방법
US9101072B2 (en) Method of embedding magnetic component in substrate
KR102469199B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
JP2006019723A (ja) 分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム
TW201936022A (zh) 中介層及包括該中介層的印刷電路板
US20160181181A1 (en) Package structure and method for manufacturing same
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
TW201607384A (zh) 配線基板
CN103517549A (zh) 印刷电路板和制造印刷电路板的方法
KR20200067462A (ko) 전자소자 내장 인쇄회로기판
JP5311669B2 (ja) 配線基板
US10219374B2 (en) Printed wiring board
US9247632B2 (en) Cover structure and manufacturing method thereof
JP2019197785A (ja) プリント配線板
JP5307664B2 (ja) 多層基板および電子機器
JP2004200477A (ja) 電子回路基板および電子回路装置
KR102471340B1 (ko) 전자소자 내장 인쇄회로기판
US20170290152A1 (en) Electronic component mounting board
US20170318664A1 (en) Electrical shielding using bar vias and associated methods
CN220173699U (zh) 电路模块
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right