CN100433955C - 布线板和电路模块 - Google Patents

布线板和电路模块 Download PDF

Info

Publication number
CN100433955C
CN100433955C CNB2004100329797A CN200410032979A CN100433955C CN 100433955 C CN100433955 C CN 100433955C CN B2004100329797 A CNB2004100329797 A CN B2004100329797A CN 200410032979 A CN200410032979 A CN 200410032979A CN 100433955 C CN100433955 C CN 100433955C
Authority
CN
China
Prior art keywords
wiring
film
integrated circuit
shield
conducting film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100329797A
Other languages
English (en)
Other versions
CN1543297A (zh
Inventor
塚本宗太郎
黑宫聪
花井信洋
林田真人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1543297A publication Critical patent/CN1543297A/zh
Application granted granted Critical
Publication of CN100433955C publication Critical patent/CN100433955C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G25/00—Shores or struts; Chocks
    • E04G25/04—Shores or struts; Chocks telescopic
    • E04G25/06—Shores or struts; Chocks telescopic with parts held together by positive means
    • E04G25/061—Shores or struts; Chocks telescopic with parts held together by positive means by pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Architecture (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种布线板，容纳裸射频集成电路(IC)。屏蔽布线膜被提供在该IC之上和之下。多个屏蔽层间连接导电膜，即屏蔽通孔，被提供来使得围绕该IC。屏蔽布线膜和屏蔽层间连接导电膜限定一个防护笼，该防护笼可对该IC进行静电屏蔽。因此，不需要附加一个防护笼。

Description

布线板和电路模块
技术领域
本发明涉及一种布线板，它具有在层间绝缘膜之间提供的多个布线膜，以及贯穿该层间绝缘膜并提供在不同层的布线膜之间的电连接的层间连接导电膜；并且该布线板容纳至少一个裸半导体集成电路装置。本发明还涉及一种具有另一个半导体集成电路装置和装配在布线板上的无源组件的电路模块。
背景技术
用于发送/接收高频信号的无线通信集成电路(半导体集成电路装置)和用于处理高速数字信号的集成电路对从周围环境辐射的噪声非常敏感，而集成电路也可能成为对其他装置的辐射噪声产生源。
因此，传统的做法是，用传导防护罩来覆盖这种集成电路，该传导防护罩和例如地线连接(即接地)，以此来相对其他装置而被静电屏蔽。
图1示出了一个电路模块的已知的例子，该电路模块具有例如用于发送/接收高频信号或处理高速数字信号的RF-IC(射频集成电路装置)。RF-IC被供给防护罩来提供静电屏蔽。
附图标记101表示布线板，而102表示用合成树脂制成的层间绝缘膜。附图标记103表示由导体(例如铜)制成的布线膜。附图标记104表示层间连接导电膜，它贯穿层间绝缘膜102并提供处于不同层的布线膜之间的电连接。层间连接导电膜104被称作通孔(via-hole)或透孔(through-hole)，或其他一些类似的名称。层间连接导电膜104在后面的叙述中将被称作通孔。
附图标记105表示装配在布线板101的一个表面上的集成电路。附图标记106表示装配在布线板101的表面上的无源组件(例如：电阻、电容、平衡-不平衡转换电路、晶体振荡器，或者是滤波器)。附图标记107表示用于例如发送/接收高频信号的RF-IC。如前所述，防护罩108用来对RF-IC107的顶部和周围(侧面)进行静电屏蔽。不用说，防护罩108与地线的屏蔽电势点(或类似部分)相连。
根据这样的高频电路模块，防护罩108便能够防止环境噪声穿透RF-IC 107，还能防止RF-IC 107变成对其他装置的噪声辐射源。
公开号为2001-77537的日本待审专利申请中披露了一种替换的提供静电屏蔽的技术。在该技术中，在布线板内部提供用于容纳裸IC的容纳空间，而且在布线板内部的容纳空间之上和之下提供屏蔽布线膜，使该屏蔽布线膜与地线连接。因此，位于容纳空间内的IC由上、下屏蔽布线膜进行静电屏蔽。
然而，图1所示的已知技术要求附带防护罩108来覆盖IC(例如RF-IC)107，以提供静电屏蔽，因此便形成了很难实现微型化的问题。
对移动电话、移动电子装置等的微型化尤其存在有很大的需求，这使得对于其中使用的高频模块等也存在更多的要求。
因此，由于要求附加防护罩108的图1所示的已知技术在满足微型化要求方面存在困难，因此有很多的问题。
而且，由于附加防护罩108需要时间和成本，因此已知技术在满足降低成本的要求方面也存在困难。
防护罩108还有一个缺点就是它不能对IC 107的底面进行静电屏蔽。
另一方面，根据公开号为2001-77537的日本待审专利申请中披露的技术，并不需要附加防护罩108。例如RF-IC的一个IC被容纳在布线板内的容纳空间中并由布线板的布线膜对其进行静电屏蔽。因此，该技术有助于微型化。而且，由于不需要一个附加这样的防护罩的过程，该技术与图1所示的已知技术相比减少了时间和成本。
另外，公开号为2001-77537的日本待审专利申请公开的技术还具有这样的优点，即：它不仅对IC的顶面，而且对其底面也进行静电屏蔽。
然而，公开号为2001-77537的日本待审专利申请没有提供静电屏蔽去对抗从RF-IC107的侧表面穿透的噪声，因此也就没有提供有效的静电屏蔽的效果。
发明内容
做出本发明是为了克服上述的问题，本发明的一个目的是允许将裸IC(例如用于发送/接收高频信号的IC或处理高速数字信号的IC)容纳在具有更为安全的静电屏蔽的布线板中，而不会增大尺寸、增加时间和成本。
根据本发明的第一方面的布线板具有在内部裸半导体集成电路装置(IC)之上和之下提供的屏蔽布线膜，并且还具有多个围绕该IC的屏蔽通孔(屏蔽透孔)。
因此，根据该布线板，不仅该裸IC的上面和下面可被该上、下屏蔽布线膜静电屏蔽，而且该裸IC的侧表面也可以被围绕该IC的多个屏蔽通孔(或屏蔽透孔)静电屏蔽。
此外，由于不需要附加防护罩，所以有可能增强静电屏蔽效果而不增大尺寸、不增加时间和成本。
根据本发明的第二方面，裸IC被直接装配在上或下屏蔽布线膜上。其他的配置和上面描述的相同。
这种安排可便于从RF-IC 8装置形成部分释放热量到与该装置形成部分的表面相反的表面。
当裸IC由一个防护物来完全屏蔽时，由于IC具有地线电势不能邻接的部分，因此需要提供槽口(孔)。而且，需要将该IC的电极引出至该防护物之外。
因此，有必要在该IC之上/之下的布线膜中提供槽口，或者提供其间有特定间隔的屏蔽通孔(或屏蔽透孔)。
然而，当上述间隔大于IC工作时辐射的主电磁波波长λg的二分之一时，提供有槽口等的部分会充当隙缝天线而产生辐射。
因此，当提供槽口或间隔时，在上、下屏蔽布线板之间的间隙优选地被设定为小于λg/2。这便能防止这样的不需要的辐射，而且也能消除该间隙的部分充当隙缝天线来产生辐射的风险。
现在将详细描述波导波长λg。一个裸IC的电磁波波谱被测量，λg是大量寄生噪声(例如对用于无线通信的IC的20dB或者更高的镜像频率噪声和谐波)的最高频率成分的波长。当然，λg是一个考虑由于一个板的介电常数而导致的空气中压缩的值(即λg＝(λo/εr)1/2，其中λo代表真空中的波导波长，而εr是一个板的相对介电常数)。
可以在屏蔽布线膜中提供一个孔。这种安排可以防止地线的屏蔽电势点等的电势影响该裸IC的特性。
而且，优选地，该孔的直径或纵向面小于λg/2，即电磁波波长λg的一半，以便防止辐射。这种安排可以消除该孔的部分充当隙缝天线来引起反射的风险。
上、下布线膜和多个通孔限定了一个防护笼，其具有长方体的内部空间，长宽高分别为c、b、a(a≤b≤c)，并且优选地，防止辐射的电磁波波长λg满足关系λg＞2/[{(1/b)2+(1/c)2}1/2]。
这种安排能够防止TE101谐振，该谐振是空腔共振的基本模式。防护笼的内部空间的高a、宽b、长c的定义在下面结合附图2A、2B、2C作出详细的说明。
根据本发明的第三方面，提供了一种电路模块，它还包括另一个IC和无源组件。
由于除了上面描述的裸IC之外还另外提供了IC和无源组件，所以电路模块可提供一些与本发明布线板的一样的优点。
附图说明
图1是电路模块的一个已知例子的横截面视图；
图2A是根据本发明第一实施例的电路模块的横截面视图；图2B是包含在电路模块的布线板中的防护笼的透视图；以及图2C是该防护笼的平截面视图；以及
图3A是根据本发明第二实施例的电路模块的横截面视图；图3B是包含在电路模块的布线板中的防护笼的透视图，其中该防护笼是颠倒显示的。
具体实施方式
根据本发明，大体上布线板具有防护笼，用于对裸IC进行静电屏蔽。该防护笼由屏蔽布线膜和多个屏蔽通孔构成，所述屏蔽布线膜被提供在裸IC之上和之下，而所述多个屏蔽通孔贯穿层间绝缘膜并提供屏蔽布线膜之间的电连接。裸IC可以直接装配在上和下屏蔽布线膜中的任一屏蔽布线膜上。在这种情况下，直接装配有裸IC的屏蔽布线膜既充当一个装配部分又充当静电屏蔽部分。
需要在裸IC装置形成表面(正面)的屏蔽布线膜中提供孔，也就是说，当屏蔽布线膜的裸IC装置形成表面是朝上时就在上屏蔽布线膜中提供孔，而当装置形成表面是朝下时则在下屏蔽布线膜中提供孔。这适用于地线位于IC的有效表面附近且该地线的电势影响该IC的特性的情况。在这种情况下，为了防止辐射，如前所述，优选地设定该孔的直径或纵向面为小于λg/2。
被静电屏蔽的IC的例子包括：用于发送/接收高频信号的RF-IC和用于处理高速数字信号的高速数字IC。然而，本发明可应用于任何IC。下面将结合被静电屏蔽的用于发送/接收高频信号的RF-IC的例子来描述本发明的优选实施例。
现在将结合其实施例对本发明作出详细的描述。
图2A至2C示出了根据本发明第一实施例的电路模块。特别地，图2A为该电路模块的横截面视图，图2B是示出了包含在电路模块的布线板中的防护笼的透视图；而图2C是该防护笼的平截面视图。
在图2A中，附图标记2表示电路模块，例如一个采用蓝牙ISM(工业、科学和医疗)频段(2.4GHz频段)的小功率无线通信模块，而附图标记4则表示布线板。布线板4具有IC容纳空间6，其中容纳了RF-IC 8，例如一个用于收发机调制解调器的IC。
附图标记10表示布线板4的布线膜。布线膜10由金属制成，例如由铜制成。附图标记12表示绝缘层，其由树脂制成。附图标记14表示通孔，该通孔贯穿层间绝缘膜并提供处于不同层的布线膜10之间的电连接。
附图标记16表示装配在布线板4的一个表面上的IC(例如，充当控制单元的基带IC)。附图标记18表示装配在布线板4的那个表面上的无源组件(例如，电阻、电容、平衡-不平衡转换电路、晶体振荡器或者滤波器)。
在图2B至2C中，附图标记20表示对RF-IC 8进行静电屏蔽的防护笼。
防护笼20具有上平板屏蔽布线膜10u、下屏蔽布线膜10d和屏蔽通孔14s。RF-IC 8装配在上屏蔽布线膜10u的底面。下屏蔽布线膜10d被安排在RF-IC 8之下，使得与上屏蔽布线膜10u平行。屏蔽通孔14s被安排在其间，并与上屏蔽布线膜10u和下屏蔽布线膜10d的面相邻以提供它们之间的电连接。
参考标记d表示相邻通孔14s之间的间隔。防护笼20需要该间隔来例如将RF-IC 8的电极引出到外部，因而不可能紧密地密封该RF-IC 8。在这个实施例中，相邻通孔14s之间的间隔被用来引出管脚，而间隔的大小用d来表示。
参考标记a表示上屏蔽布线膜10u和下屏蔽布线膜10d之间的隙缝，参考标记b表示防护笼20内表面的侧面，而参考标记c则表示防护笼20内表面的纵向面。这种情况下，防护笼20的内表面指的是被上屏蔽布线膜10u和下屏蔽布线膜10d之间的所有通孔14s围绕的部分22(在图2C中以一长两短的短划线表示)。侧面(宽)用b表示，纵向面(长)用c表示。
不必说，组成防护笼20的上屏蔽布线膜10u、下屏蔽布线膜10d、和屏蔽通孔14s与例如地线连接(即接地)。
电路模块2能够防止外部噪声的穿透，因为RF-IC 8被防护笼20静电屏蔽。
此外，电路模块2不需要附加防护罩，因而使得有可能在不增大尺寸、不增加时间和成本的前提下增强静电屏蔽的效果。
另外，由于RF-IC 8直接装配在上屏蔽布线膜10u上，所以电路模块2能够有助于从RF-IC 8装置形成部分释放热量到与该装置形成部分的表面相反的表面。
优选的，要防止辐射的电磁波的波长λg满足关系式λg＞2/[{(1/b)2+(1/c)2}1/2]。
这是因为这种安排能够防止TE101谐振，即空腔共振的基本模式。
同样优选的，设定d(其中d＞a)小于λg/2，以便防止防护笼20起隙缝天线的作用。
图3A至3B示出了根据本发明的第二实施例的电路模块。特别的，图3A为电路模块的横截面视图；图3B是包含在电路模块的布线板中的防护笼的透视图，其中防护笼是颠倒的。附图标记2a表示根据本实施例的电路模块。电路模块2a除了通孔24设在下屏蔽布线膜10d中外，与图2中的电路模块2类似。
当地线位于IC有效表面附近且其电势影响IC的特性时，通孔24用来防止该电势影响IC。当通孔24的纵向面具有λg/2或更长的波长的时候，通孔24充当隙缝天线而引起反射。因此，优选的，设定纵向面小于λg/2。
附图标记26表示印刷布线板，在其上装配电路模块2a。附图标记28表示布线膜，它充当该印刷布线板26中的地线。附图标记30表示透孔。
电路模块2a提供与图1中电路模块2同样的优点。此外，由于下屏蔽布线膜10d在与RF-IC 8的有效部分相对应的那部分具有孔24，所以电路模块2a能够消除或减少地线电势对该RF-IC 8有效部分的影响。
另外，如前所述，将孔24的直径或纵向面设定为小于λg/2，则能够消除孔24的该部分充当隙缝天线而引起反射的风险。

Claims (12)

1.一种布线板，其具有容纳裸半导体集成电路装置的容纳空间，并包括：
层间绝缘膜；
多层布线膜，每个布线膜被提供在其中一个层间绝缘膜上或者在其中两个层间绝缘膜之间；
层间连接导电膜，每个导电膜贯穿其中至少一个层间绝缘膜并提供其中至少两个层间绝缘膜之间的电连接；
至少一个裸半导体集成电路装置；
第一屏蔽布线膜，被提供于该半导体集成电路装置之上，和第二屏蔽布线膜，被提供于该半导体集成电路装置之下；以及
多个屏蔽层间连接导电膜，其被提供来使得围绕该半导体集成电路装置并提供该第一屏蔽布线膜和第二屏蔽布线膜之间的电连接，每个屏蔽层间连接导电膜贯穿其中至少一个层间绝缘膜。
2.一种布线板，其具有容纳裸半导体集成电路装置的容纳空间，并包括：
层间绝缘膜；
多层布线膜，每个布线膜被提供在其中一个层间绝缘膜上或者在其中两个层间绝缘膜之间；
层间连接导电膜，每个导电膜贯穿其中至少一个层间绝缘膜并提供其中至少两个层间绝缘膜之间的电连接；
至少一个裸半导体集成电路装置；
第一屏蔽布线膜，在其上直接装配该半导体集成电路装置；
第二屏蔽布线膜，被提供来使得与该第一屏蔽布线膜相对，从而使该半导体集成电路装置插入其间；和
多个屏蔽层间连接导电膜，其被提供来使得围绕该半导体集成电路装置的外围并提供该第一屏蔽布线膜和第二屏蔽布线膜之间的电连接，每个屏蔽层间连接导电膜贯穿其中至少一个层间绝缘膜。
3.根据权利要求2所述的布线板，其中该第一和第二屏蔽布线膜之间具有间隙，该间隙小于要被防止辐射的电磁波波长λg的二分之一。
4.根据权利要求2所述的布线板，其中至少一个屏蔽布线膜具有孔，该孔的直径或纵向面小于要被防止辐射的电磁波波长λg的二分之一。
5.根据权利要求2所述的布线板，其中该第一和第二屏蔽布线膜与屏蔽层间连接导电膜限定一个防护笼，其具有长方体内部空间，高为a、宽为b、且长为c，其中a≤b≤c，而且要被防止辐射的电磁波波长λg满足关系式：
λg＞2/[{(1/b)2+(1/c)2}1/2]。
6.根据权利要求3所述的布线板，其中该第一和第二屏蔽布线膜与屏蔽层间连接导电膜限定一个防护笼，其具有长方体内部空间，高为a、宽为b、且长为c，其中a≤b≤c，而且要被防止辐射的电磁波波长λg满足关系式：
λg＞2/[{(1/b)2+(1/c)2}1/2]。
7.根据权利要求4所述的布线板，其中该第一和第二屏蔽布线膜与屏蔽层间连接导电膜限定一个防护笼，其具有长方体内部空间，高为a、宽为b、且长为c，其中a≤b≤c，而且要被防止辐射的电磁波波长λg满足关系式：
λg＞2/[{(1/b)2+(1/c)2}1/2]。
8.一种电路模块，包括：
布线板，其具有容纳裸半导体集成电路装置的容纳空间，并包括：
层间绝缘膜；
多层布线膜，每个布线膜被提供在其中一个层间绝缘膜上或者在其中两个层间绝缘膜之间；
层间连接导电膜，每个导电膜贯穿其中至少一个层间绝缘膜并提供其中至少两个层间绝缘膜之间的电连接；
至少一个裸半导体集成电路装置；
第一屏蔽布线膜，被提供于该半导体集成电路装置之上，和
第二屏蔽布线膜，被提供于该半导体集成电路装置之下；以及
多个屏蔽层间连接导电膜，其被提供来使得围绕该半导体集成电路装置并提供该第一屏蔽布线膜和第二屏蔽布线膜之间的电连接，每个屏蔽层间连接导电膜贯穿其中至少一个层间绝缘膜；
被提供在该布线板上的至少一个半导体集成电路装置；以及
被提供在该布线板上的至少一个无源组件。
9.一种电路模块，包括：
布线板，其具有容纳裸半导体集成电路装置的容纳空间，并包括：
层间绝缘膜；
多层布线膜，每个布线膜被提供在其中一个层间绝缘膜上或者在其中两个层间绝缘膜之间；
层间连接导电膜，每个导电膜贯穿其中至少一个层间绝缘膜并提供其中至少两个层间绝缘膜之间的电连接；
至少一个裸半导体集成电路装置；
第一屏蔽布线膜，在其上直接装配该半导体集成电路装置；
第二屏蔽布线膜，被提供来使得与该第一屏蔽布线膜相对，从而使该半导体集成电路装置插入其间；和
多个屏蔽层间连接导电膜，其被提供来使得围绕该半导体集成电路装置的外围并提供该第一屏蔽布线膜和第二屏蔽布线膜之间的电连接，每个屏蔽层间连接导电膜贯穿其中至少一个层间绝缘膜；
被提供在该布线板上的至少一个半导体集成电路装置；以及
被提供在该布线板上的至少一个无源组件。
10.根据权利要求9的电路模块，其中该第一和第二屏蔽布线膜之间具有间隙，该间隙小于要被防止辐射的电磁波波长λg的二分之一。
11.根据权利要求9的电路模块，其中至少一个屏蔽布线膜具有孔，该孔的直径或纵向面小于要被防止辐射的电磁波波长λg的二分之一。
12.根据权利要求9的电路模块，其中该第一和第二屏蔽布线膜与屏蔽层间连接导电膜限定一个防护笼，其具有长方体内部空间，高为a、宽为b、且长为c，其中a≤b≤c，而且要被防止辐射的电磁波波长λg满足关系式：
λg＞2/[{(1/b)2+(1/c)2}1/2]。
CNB2004100329797A 2003-04-14 2004-04-14 布线板和电路模块 Expired - Fee Related CN100433955C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP108544/2003 2003-04-14
JP108544/03 2003-04-14
JP2003108544A JP3864927B2 (ja) 2003-04-14 2003-04-14 配線基板と回路モジュール

Publications (2)

Publication Number Publication Date
CN1543297A CN1543297A (zh) 2004-11-03
CN100433955C true CN100433955C (zh) 2008-11-12

Family

ID=33469975

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100329797A Expired - Fee Related CN100433955C (zh) 2003-04-14 2004-04-14 布线板和电路模块

Country Status (6)

Country Link
US (1) US7122881B2 (zh)
JP (1) JP3864927B2 (zh)
KR (1) KR101087733B1 (zh)
CN (1) CN100433955C (zh)
MY (1) MY139471A (zh)
TW (1) TWI241878B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601715B1 (ko) 2004-12-22 2006-07-18 삼성전자주식회사 인쇄회로기판
JP4185499B2 (ja) 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
KR101049390B1 (ko) * 2005-12-16 2011-07-14 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조 방법
TWI376774B (en) * 2007-06-08 2012-11-11 Cyntec Co Ltd Three dimensional package structure
KR100898247B1 (ko) 2007-10-24 2009-05-18 주식회사 동부하이텍 반도체형 ｒｆ소자
FR2937796A1 (fr) * 2008-10-29 2010-04-30 St Microelectronics Grenoble Dispositif semi-conducteur a ecran de protection
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
JP5724214B2 (ja) * 2010-05-24 2015-05-27 日本電気株式会社 通信モジュール
US20120217049A1 (en) * 2011-02-28 2012-08-30 Ibiden Co., Ltd. Wiring board with built-in imaging device
CN102740583B (zh) * 2011-03-31 2015-05-27 富士康(昆山)电脑接插件有限公司 电路板
KR101228731B1 (ko) * 2011-09-15 2013-02-01 삼성전기주식회사 전자 부품 모듈 및 그의 제조 방법
US9368457B2 (en) * 2012-03-07 2016-06-14 Mitsubishi Electric Corporation High-frequency package
JP6343871B2 (ja) * 2013-04-04 2018-06-20 大日本印刷株式会社 部品実装多層配線基板
TWI747805B (zh) * 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器
TWI575695B (zh) * 2014-10-21 2017-03-21 瑞昱半導體股份有限公司 電子裝置和電磁輻射抑制方法
CN105555108B (zh) * 2014-10-28 2018-09-04 瑞昱半导体股份有限公司 电子装置和电磁辐射抑制方法
CN105072881B (zh) * 2015-08-17 2019-03-15 深圳星联天通科技有限公司 一种电磁屏蔽结构
WO2017093281A1 (en) 2015-11-30 2017-06-08 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic component packaged in component carrier serving as shielding cage
CN105636336B (zh) * 2015-12-29 2018-07-06 广东欧珀移动通信有限公司 印刷电路板和移动终端
CN107072131A (zh) * 2017-06-27 2017-08-18 苏州交运电子科技有限公司 电子设备静电放电解决方法和应用其的电子设备
US10573602B2 (en) * 2018-06-22 2020-02-25 Nanya Technology Corporation Semiconductor device and method of forming the same
KR20200067462A (ko) 2018-12-04 2020-06-12 삼성전기주식회사 전자소자 내장 인쇄회로기판
WO2024024278A1 (ja) * 2022-07-28 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 パッケージおよびパッケージの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758488A (ja) * 1993-08-20 1995-03-03 Cmk Corp 磁性塗膜及び電磁波シールド層を有するプリント配線板 とその製造方法
JPH0758487A (ja) * 1993-08-20 1995-03-03 Cmk Corp 磁性塗膜及び電磁波シールド層を有するプリント配線板 とその製造方法
US5880024A (en) * 1994-12-26 1999-03-09 Nec Corporation Semiconductor device having wiring self-aligned with shield structure and process of fabrication thereof
CN1283380A (zh) * 1997-12-29 2001-02-07 伊比登株式会社 多层印刷布线板
JP2001077537A (ja) * 1999-09-02 2001-03-23 Sony Corp 多層プリント配線板
JP2001237586A (ja) * 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd 回路基板、回路部品内蔵モジュールおよびそれらの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553269U (ja) * 1991-12-17 1993-07-13 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH0579995U (ja) * 1992-04-03 1993-10-29 日本無線株式会社 高周波シールド構造を有する多層配線基板
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5796170A (en) * 1996-02-15 1998-08-18 Northern Telecom Limited Ball grid array (BGA) integrated circuit packages
JP3464116B2 (ja) * 1997-04-22 2003-11-05 京セラ株式会社 高周波用伝送線路の結合構造およびそれを具備する多層配線基板
JP3684524B2 (ja) * 1998-02-05 2005-08-17 ユーディナデバイス株式会社 高周波集積回路装置
JP2000040895A (ja) * 1998-07-24 2000-02-08 Sumitomo Metal Electronics Devices Inc 高周波用基板
JP3821630B2 (ja) * 2000-03-31 2006-09-13 株式会社東芝 高周波シールド構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758488A (ja) * 1993-08-20 1995-03-03 Cmk Corp 磁性塗膜及び電磁波シールド層を有するプリント配線板 とその製造方法
JPH0758487A (ja) * 1993-08-20 1995-03-03 Cmk Corp 磁性塗膜及び電磁波シールド層を有するプリント配線板 とその製造方法
US5880024A (en) * 1994-12-26 1999-03-09 Nec Corporation Semiconductor device having wiring self-aligned with shield structure and process of fabrication thereof
CN1283380A (zh) * 1997-12-29 2001-02-07 伊比登株式会社 多层印刷布线板
JP2001077537A (ja) * 1999-09-02 2001-03-23 Sony Corp 多層プリント配線板
JP2001237586A (ja) * 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd 回路基板、回路部品内蔵モジュールおよびそれらの製造方法

Also Published As

Publication number Publication date
US7122881B2 (en) 2006-10-17
KR101087733B1 (ko) 2011-11-30
TWI241878B (en) 2005-10-11
KR20040089558A (ko) 2004-10-21
TW200425818A (en) 2004-11-16
MY139471A (en) 2009-10-30
JP3864927B2 (ja) 2007-01-10
JP2004319605A (ja) 2004-11-11
CN1543297A (zh) 2004-11-03
US20040245640A1 (en) 2004-12-09

Similar Documents

Publication Publication Date Title
CN100433955C (zh) 布线板和电路模块
US9812750B2 (en) High frequency band pass filter with coupled surface mount transition
US7808434B2 (en) Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
US4389080A (en) Plug-in ceramic hybrid module
KR100430299B1 (ko) 다층 기판 상의 고주파 회로 모듈
US6777620B1 (en) Circuit board
US10374304B2 (en) Electronic apparatus and antenna device
CN108206318B (zh) 印制电路板、光模块、以及光传输装置
US6515868B1 (en) Printed circuit board
JPS60250699A (ja) 高周波モジュ−ルの接続構造
EP1403960A1 (en) Mobile radio-utilizing device
US20170094777A1 (en) Flexible board and electronic device
JP5737457B2 (ja) 信号線路モジュールおよび通信端末装置
JP6137360B2 (ja) 高周波線路及び電子機器
US11057986B2 (en) Printed circuit board and optical transceiver with the printed circuit board
CN113261097A (zh) 一种芯片封装装置、终端设备
US20190341168A1 (en) Circuit module and interposer
US7291916B2 (en) Signal transmission structure and circuit substrate thereof
US10791623B2 (en) Electronic device and electronic module
JP7414147B2 (ja) 回路基板及び電子機器
US9437553B2 (en) Electronic device
EP0872165B1 (en) Circuit board with screening arrangement against electromagnetic interference
JPH0720943Y2 (ja) 多層プリント配線板
US7626828B1 (en) Providing a resistive element between reference plane layers in a circuit board
JPH0864984A (ja) 低ｅｍｉ構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081112

Termination date: 20150414

EXPY Termination of patent right or utility model