JP3821630B2 - 高周波シールド構造 - Google Patents

高周波シールド構造 Download PDF

Info

Publication number
JP3821630B2
JP3821630B2 JP2000159172A JP2000159172A JP3821630B2 JP 3821630 B2 JP3821630 B2 JP 3821630B2 JP 2000159172 A JP2000159172 A JP 2000159172A JP 2000159172 A JP2000159172 A JP 2000159172A JP 3821630 B2 JP3821630 B2 JP 3821630B2
Authority
JP
Japan
Prior art keywords
substrate
shield member
conductive pins
shield
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000159172A
Other languages
English (en)
Other versions
JP2001284870A (ja
Inventor
文朗 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000159172A priority Critical patent/JP3821630B2/ja
Publication of JP2001284870A publication Critical patent/JP2001284870A/ja
Application granted granted Critical
Publication of JP3821630B2 publication Critical patent/JP3821630B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、高周波信号が伝送する高周波回路部分をシールドする高周波シールド構造に関する。
【0002】
【従来の技術】
従来の高周波シールド構造は、高周波回路部分を構成する電気部品、たとえば、電界効果トランジスタなどの能動素子や、コンデンサ、コイル、抵抗などの受動素子、マイクロ波ストリップ線路などを金属板や金属ケースで囲み、高周波回路部分をシールドした構造になっている。
【0003】
【発明が解決しようとする課題】
従来の高周波シールド構造は、前述したように金属板や金属ケースなどで高周波回路部分を囲んでシールドしている。この構成では、金属板や金属ケースなどを多用するため、低価格化が困難になっている。また、高周波回路部分を多層に積み重ねた構造の実現が容易でなく、高周波回路モジュールの小型化が困難になるという問題があった。
【0004】
本発明は、上記した欠点を解決するもので、低価格で小型な高周波シールド構造を提供することを目的としている。
【0005】
【課題を解決するための手段】
本発明の高周波シールド構造は、所定間隔で対向して設けられ、多数の穴が設けられた2つの基板と、対向する2つの基板間に配置されたシールド部材とを具備し、前記各基板は接地導体が形成された基板または接地導体基板からなり、前記シールド部材は、複数の導電性ピンをそれぞれの両先端が突出するように所定間隔に樹脂でモールドして形成され、前記複数の導電性ピンそれぞれの両先端を前記2つの基板の穴にそれぞれ差し込んで、対向する2つの基板の接地導体を前記導電性ピンにより電気的に接続することを特徴としている。
【0006】
【発明の実施の形態】
本発明の実施形態について図1の分解斜視図を参照して説明する。符号11は接地導体となる下段基板で、下段基板11上に高周波回路12が設けられている。高周波回路12は、たとえば電界効果トランジスタなどの能動素子や、コンデンサ、コイル、抵抗などの受動素子、マイクロ波ストリップ線路などで構成されている。
【0007】
下段基板11の高周波回路12が設けられた側に対向して、接地導体となる上段基板13が設けられている。上段基板13には、高周波回路12を囲む位置、たとえば周辺部全体や中央部などに多数の穴14が所定間隔に設けられている。下段基板11にも、上段基板13と同様、たとえば上段基板13に設けられた穴14と対応する位置に多数の穴が設けられているが、図面の関係で示されていない。
【0008】
上記した構成において、下段基板11に設けられた穴と上段基板13に設けられた穴14に、たとえば、樹脂15に所定間隔でモールドされている複数の導電性、たとえば金属製のピン16の上下先端がそれぞれ差し込まれ、下段基板11と上段基板13との間がピン16で電気的に接続されている。下段基板11や上段基板13に設けられた穴とピン16は必要に応じてはんだ付け等により固定される。
【0009】
上記した構成によれば、高周波回路12の部分は、下段基板11や上段基板13、さらに多数のピン16によって籠状に囲まれた形になっている。
【0010】
ここで、下段基板11と上段基板13とを複数のピン16で接続した状態を、図1のA方向から見た側面図を図2に示す。図2では、図1に対応する部分には同一の符号を付し、重複する説明を省略する。この場合、高周波回路を伝送し処理される高周波信号の線路波長をλとした場合、ピン16の間隔lと対向する下段基板11と上段基板13の間隔Lはλ/4以下に設定されている。そのため、高周波回路12で発生し周囲の空間に放射される電磁波はピン16などでシールドされ、外部への漏洩が防止される。
【0011】
図1のA方向からみた側面について他の実施の形態として、図2(b)〜(f)に示して説明する。
【0012】
上記基板は接地導体となる基板で説明してきたが、本発明は基板を接地基板のみに限らず、図2(b)に示したように、セラミック等の基板11a、13a上に接地導体11b、13bを形成した基板11、13を用いる場合や、セラミック等の基板11a、13a全面に接地導体11b、13bを形成した場合(図2(c))にも適用できる。この構成により、基板自体も金属を用いないので、さらに、シールド構造の低価格化および軽量化を図ることができる。
【0013】
また、図2(d)(e)のように、対向する基板11、13両面に高周波回路12を設ける構成や、基板11(13)上に複数の高周波回路12a、12bを設ける構成にも適用でき、さらには複数の高周波回路12a、12b毎に接地導体とした基板11と基板13を導電性ピン16で電気的に接続したシールド部材15で仕切るようにした構成(図2(f))にも適用できる。この構成により、低価格化かつ高集積化を実現でき、さらには高周波回路毎にシールド部材で仕切る構成により、他の高周波回路に影響を与えることなく、低価格化および高集積化したシールド構造を実現できる効果がある。
【0014】
次に、複数のピンを所定の間隔で樹脂にモールドしたシールド部材について図3を参照して説明する。樹脂15は、たとえば断面が矩形状に形成され、樹脂15部分に複数のピン16が所定間隔でモールドされている。ピン16の上端16aおよび下端16bは、たとえば樹脂15の表面から突出している。
【0015】
図3のシールド部材を用いて、図1のような高周波シールド構造を組み立てる場合、たとえば、樹脂15にモールドされたピン16の下端16bを下段基板11の穴に差し込み、次に、上段基板13に設けられた穴14にピン16の上端16aが差し込まれる。その後、下段基板11や上段基板13に設けられた穴とピン16をはんだ付け等により固定する。
【0016】
本発明の他の実施形態について、マイクロ波ストリップ線路などをシールドする場合を例にとり図4の斜視図を参照して説明する。
【0017】
接地導体となる下段基板41上に誘電体基板42が形成され、誘電体基板42上には線路導体43が形成されている。下段基板41の上方に所定の間隔で接地導体となる上段基板44が設けられている。下段基板41と上段基板44との間で、誘電体基板42や線路導体43を挟んだ両側に、図3で示したようなシールド部材45が配置されている。このとき、下段基板41と上段基板44間は、シールド部材45のピン46で電気的に接続される。
【0018】
この場合も、図1と同様、下段基板41および上段基板44のたとえば両端部に所定間隔で多数の穴が形成され、これらの穴にシールド部材45のピン46の先端が差し込まれている。なお、線路導体43を伝送する高周波信号の線路波長をλとした場合、ピン46の長さLはλ/4以下、ピンの間隔lはλ/4以下、またピン46同士の幅Wはλ/2以下に設定されている。
【0019】
上記した構成によれば、線路導体43の部分がシールド部材45のピン46などでシールドされる。
【0020】
上記の実施形態では線路導体43のみを形成した構成が示されている。線路導体43に、電界効果トランジスタなどの電気部品が接続されている場合は、線路導体43および線路導体43に電気部品が接続された高周波回路などがシールドされる。
【0021】
本発明の他の実施形態について、マイクロ波ストリップ線路などを多段に積み重ねた場合を例にとり図5の分解斜視図を参照して説明する。
【0022】
この実施形態は、下段基板41と上段基板44との間に、中段基板51が配置されている。下段基板41上に誘電体基板42が配置され、誘電体基板42上には線路導体43が形成されている。中段基板51上にも誘電体基板52が配置され、誘電体基板52上には線路導体53が形成されている。
【0023】
下段基板41上の、たとえば線路導体43を形成した誘電体基板42を挟んだ両端に下段用シールド部材54が取り付けられている。下段用シールド部材54は、そのピン55の下端が下段基板41に設けられた穴に差し込まれている。ピン55の上端は、たとえば筒状に形成され、その開口部分に他のシールド部材のピンを差し込める形状になっており、ピン同士が電気的に接続されたようになっている。
【0024】
中段基板51の下面には、中段用の第1シールド部材56が両端に取り付けられ、第1シールド部材56には、下段用シールド部材54のピン55の開口部分に差し込まれるピン57が設けられ、ピン57の上端は、たとえば中段基板51に設けられた穴に差し込まれている。
【0025】
一方、中段基板51の上面には、たとえば線路導体53を形成した誘電体基板52を挟んだ両端に中段用の第2シールド部材58が取り付けられている。第2シールド部材58のピン59の下端は、中段基板51に設けられた穴を通して第1シールド部材56のピン上端の開口部分に差し込まれ、ピン59の上端は、たとえば筒状に形成され、その開口部分に他のシールド部材のピンを差し込める形状になっている。
【0026】
上段接地基板44の下面には、上段用シールド部材60が両端に取り付けられている。上段用シールド部材60には、その下端が、中段用第2シールド部材58のピン59の開口部分に差し込まれるピン61が設けられ、ピン61の上端は、上段基板44に設けられた穴に差し込まれてはんだ等で固定されている。
【0027】
上記した構成において、中段基板51に取り付けられた第1シールド部材56のピン57の下端が下段用シールド部材54のピン55の開口部分に差し込まれる。その後、上段用シールド部材44のピン61の下端が、中段段用第2シールド部材58のピン59の開口部分に差し込まれ、マイクロ波ストリップ線路43、53を2段に積み重ねた高周波シールド構造が組み立てられる。
【0028】
ここで、下段基板41と中段基板51との間、中段基板51と上段基板44との間に、それぞれシールド部材を配置して組み立てた状態を図6の側面図に示す。
【0029】
上記した構成によれば、下段基板41と中段基板51はシールド部材54、56のピン55、57で電気的に接続され、線路導体43部分がシールドされる。また、中段基板51と上段基板44はシールド部材58、60のピン59、61で電気的に接続され、線路導体53部分がシールドされる。
【0030】
ところで上記の構造において、線路導体42、53に電界効果トランジスタなどの電気部品が接続されている場合は、線路導体43、53および線路導体43、53に電気部品が接続された高周波回路がシールドされる。
【0031】
図5および図6の実施形態では、下段基板41と中段基板51との間に、下段用シールド部材54および第1シールド部材56の2つのシールド部材が配置されている。また、中段基板51と上段基板44との間にも、第2シールド部材58および上段用シールド部材60の2つのシールド部材が配置された構成で説明されている。しかし、本発明は、図4に示したような、下段基板41と中段基板51間、および、中段基板51と上段基板44間に、それぞれ1つのシールド部材を配置する構成でも適用できる。
【0032】
また、図7に示すように、導電性ピン16を中段基板51を介して交互に配置してもよい。
【0033】
上記した構成によれば、シールド部材として、多数のピンを樹脂にモールドした一体成形したものを使用している。この場合、各基板部分に設けた穴にピンを差し込むだけで高周波シールド構造を組み立てることができ、高周波シールド構造の製造が簡単になる。
【0034】
また、各基板間にシールド部材を配置することにより、高周波回路が形成された複数の基板を積み重ねことができ、小型化した高周波回路モジュールが容易に実現される。
【0035】
上記した実施形態では、シールド部材を構成するピンの形状として、上下の2つの先端がそれぞれ円柱状の中実の構造、あるいは、一方の先端が中実で、他方の先端が筒状の開口部分をもつ構造について説明している。しかし、導電性ピン上下の2つの先端がそれぞれ筒状の開口部分をもつ構造のシールド部材を用いてもよく、つまり、基板間の接地導体を電気的に接続して籠状に囲う構成であればよい。このように先端部分がいろいろな形状をもつピンを用いれば、ピンの先端部分の形状の組み合わせによって、シールド部材を何段にも積み重ねることができ、たとえば各基板間の間隔の変化にも対応できる。また、ピンのたとえば上下の先端が樹脂から突出する構造が示されている。しかし、先端が筒状の開口部分をもつ構造の場合は、必ずしも、樹脂から突出させる必要はなく、ピン同士が接続される構成でもよい。
【0036】
なお、シールド部材を構成するピンを、信号や電源電圧を伝送する導体として使用することもできる。信号伝送用に使用する場合、たとえば、接地基板を挟んで複数層に構成されたマイクロ波回路間で容易に信号の授受が行える。また、電源電圧伝送用に使用する場合は、複数層に構成されたマイクロ波回路間でバイアス電圧を供給でき、信号伝送用回路やバイアス電圧供給用回路の構成が簡単になる。この場合、信号や電源電圧の伝送用に使用されるピンは、各基板と電気的に絶縁される。
【0037】
また、上記の実施形態では、マイクロ波ストリップ線路を2段に積み重ねた高周波シールド構造の例を説明している。しかし、本発明は、マイクロ波ストリップ線路などの高周波回路を3段以上に積み重ねる構造にも適用できる。
【0038】
上記した構成によれば、対向する各基板間をシールド部材を構成するピンで接続することによって、高周波回路部分をシールドできる。ピンは機械による自動実装が可能で、安価であるため、高周波シールド構造のコストを低減できる。また、何重にも積み重ねる構造が容易で、高周波回路を小型化できる高周波シールド構造が実現される。
【0039】
【発明の効果】
本発明によれば、低価格で小型な高周波シールド構造を実現できる。
【図面の簡単な説明】
【図1】本発明の実施形態を説明するための分解斜視図である。
【図2】本発明の実施形態を説明するための側面図である。
【図3】本発明に使用されるシールド部材を説明するための斜視図である。
【図4】本発明の他の実施形態を説明するための斜視図である。
【図5】本発明の他の実施形態を説明するための分解斜視図で、マイクロ波ストリップ線路を2層に形成した場合を示す図である。
【図6】図5で示した本発明の他の実施形態の側面図である。
【図7】本発明の実施形態を説明するための側面図である。
【符号の説明】
11…下段基板
12…高周波回路
13…上段基板
14…穴
15…樹脂
16…樹脂にモールドされたピン

Claims (3)

  1. 所定間隔で対向して設けられ、多数の穴が設けられた2つの基板と、対向する2つの基板間に配置されたシールド部材とを具備し、前記各基板は接地導体が形成された基板または接地導体基板からなり、前記シールド部材は、複数の導電性ピンをそれぞれの両先端が突出するように所定間隔に樹脂でモールドして形成され、前記複数の導電性ピンそれぞれの両先端を前記2つの基板の穴にそれぞれ差し込んで、対向する2つの基板の接地導体を前記導電性ピンにより電気的に接続することを特徴とする高周波シールド構造。
  2. 所定間隔で対向して設けられ、多数の穴が設けられた2つの基板と、対向する2つの基板間に配置された第1および第2のシールド部材とを具備し、前記各基板は接地導体が形成された基板または接地導体基板からなり、前記第1及び第2のシールド部材は、所定間隔に樹脂でモールドされた複数の導電性ピンの前記樹脂から突出する先端を前記2つの基板の穴に差し込んで前記導電性ピンと前記基板の接地導体との間を電気的に接続し、前記シールド部材どうしはその一方のシールド部材の樹脂から突出する導電性ピンの先端を他方のシールド部材の導電性ピンの先端に設けた筒状開口に差し込んで導電性ピンどうしを電気的に接続することを特徴とする高周波シールド構造。
  3. 所定間隔に設けられ、多数の穴が設けられた下段基板および上段基板と、前記下段基板および前記上段基板の間に配置され多数の穴が設けられた中段基板と、前記下段基板および前記中段基板間に配置された第1シールド部材と、前記中段基板および前記上段基板間に配置された第2シールド部材とを具備し、前記下段基板、前記中段基板および前記上段基板はそれぞれ接地導体が形成された基板または接地導体基板からなり、前記第1シールド部材は、複数の導電性ピンをそれぞれの上下先端が突出するように所定間隔に樹脂でモールドして形成され、前記複数の導電性ピンそれぞれの上下先端を前記下段基板および前記中段基板の穴に差し込んで、前記下段基板および前記中段基板の接地導体を前記導電性ピンにより電気的に接続し、前記第2シールド部材は、複数の導電性ピンをそれぞれの上下先端が突出するように所定間隔に樹脂でモールドして形成され、前記複数の導電性ピンそれぞれの上下先端を前記中段基板および前記上段基板の穴に差し込んで、前記中段基板および前記上段基板の接地導体を前記導電性ピンにより電気的に接続し、かつ、前記第1シールド部材の導電性ピンと前記第2シールド部材の導電性ピンが前記中段基板で交互することを特徴とする高周波シールド構造。
JP2000159172A 2000-03-31 2000-03-31 高周波シールド構造 Expired - Fee Related JP3821630B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000159172A JP3821630B2 (ja) 2000-03-31 2000-03-31 高周波シールド構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000159172A JP3821630B2 (ja) 2000-03-31 2000-03-31 高周波シールド構造

Publications (2)

Publication Number Publication Date
JP2001284870A JP2001284870A (ja) 2001-10-12
JP3821630B2 true JP3821630B2 (ja) 2006-09-13

Family

ID=18663533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000159172A Expired - Fee Related JP3821630B2 (ja) 2000-03-31 2000-03-31 高周波シールド構造

Country Status (1)

Country Link
JP (1) JP3821630B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3864927B2 (ja) * 2003-04-14 2007-01-10 ソニー株式会社 配線基板と回路モジュール
JP2007088332A (ja) * 2005-09-26 2007-04-05 Hitachi Ltd Emcシールドケース
CN102084538B (zh) 2008-07-07 2014-09-10 希达尔天线顾问股份公司 平行传导表面之间的间隙中的波导和传输线
JP2018032656A (ja) * 2016-08-22 2018-03-01 沖電気工業株式会社 シールドケース
US11177318B2 (en) 2018-01-29 2021-11-16 Agency For Science, Technology And Research Semiconductor package and method of forming the same

Also Published As

Publication number Publication date
JP2001284870A (ja) 2001-10-12

Similar Documents

Publication Publication Date Title
JP3902072B2 (ja) 誘電体導波管フィルタとその実装構造
JP4133747B2 (ja) 誘電体導波管の入出力結合構造
JP2728372B2 (ja) 電気コネクタ
US6807065B2 (en) Multilayer printed circuit board
EP0157505B1 (en) High-frequency semiconductor device
JP4988002B2 (ja) 無線通信装置
WO2003077353A1 (fr) Transformateur d'alimentation a guide d'onde/ligne microruban
NL9200272A (nl) Coax-connectormodule voor montage op een plaat met gedrukte bedrading.
EP0948079A1 (en) Nonreciprocal circuit device
US6087912A (en) High frequency multi-layer module comprising a dielectric resonator
JP3821630B2 (ja) 高周波シールド構造
EP0707354B1 (en) Antenna device
JP4605741B2 (ja) レーダビームを送信および/または受信するための装置
US6075713A (en) Laser trimmable electronic device
JPH07283573A (ja) シールド装置
CN110710336A (zh) 印刷基板
JP3669280B2 (ja) 高周波特性測定基板及び高周波特性測定装置
US3878486A (en) High frequency device assembly
JPH04365396A (ja) 高周波用面実装モジュール
US6930566B2 (en) Small nonreciprocal circuit element that can be easily wired
JP3046803B2 (ja) 誘電体フィルタ
JP2666094B2 (ja) 誘電体帯域阻止フィルタ
JP2005057696A (ja) 高周波装置および無線装置
CN116783697A (zh) 布线基板、电子部件收容用封装体、电子装置以及电子模块
JP2001210432A (ja) マイクロストリップコネクタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060417

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees