JP2001284870A - 高周波シールド構造 - Google Patents
高周波シールド構造Info
- Publication number
- JP2001284870A JP2001284870A JP2000159172A JP2000159172A JP2001284870A JP 2001284870 A JP2001284870 A JP 2001284870A JP 2000159172 A JP2000159172 A JP 2000159172A JP 2000159172 A JP2000159172 A JP 2000159172A JP 2001284870 A JP2001284870 A JP 2001284870A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- frequency
- ground conductor
- substrates
- shield structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 低価格で小型な高周波シールド構造を提供す
ること。 【解決手段】 所定間隔で互いに対向して設けられた少
なくとも２つの基板１１、１３と、互いに対向する所定
の２つの基板１１、１３間に配置されたシールド部材と
を具備した高周波シールド構造において、シールド部材
が、所定の２つの基板１１、１３間を電気的に接続し、
かつ、所定間隔に配置された複数の金属製ピン１６を有
する。
ること。 【解決手段】 所定間隔で互いに対向して設けられた少
なくとも２つの基板１１、１３と、互いに対向する所定
の２つの基板１１、１３間に配置されたシールド部材と
を具備した高周波シールド構造において、シールド部材
が、所定の２つの基板１１、１３間を電気的に接続し、
かつ、所定間隔に配置された複数の金属製ピン１６を有
する。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波信号が伝送
する高周波回路部分をシールドする高周波シールド構造
に関する。
する高周波回路部分をシールドする高周波シールド構造
に関する。
【０００２】
【従来の技術】従来の高周波シールド構造は、高周波回
路部分を構成する電気部品、たとえば、電界効果トラン
ジスタなどの能動素子や、コンデンサ、コイル、抵抗な
どの受動素子、マイクロ波ストリップ線路などを金属板
や金属ケースで囲み、高周波回路部分をシールドした構
造になっている。
路部分を構成する電気部品、たとえば、電界効果トラン
ジスタなどの能動素子や、コンデンサ、コイル、抵抗な
どの受動素子、マイクロ波ストリップ線路などを金属板
や金属ケースで囲み、高周波回路部分をシールドした構
造になっている。
【０００３】
【発明が解決しようとする課題】従来の高周波シールド
構造は、前述したように金属板や金属ケースなどで高周
波回路部分を囲んでシールドしている。この構成では、
金属板や金属ケースなどを多用するため、低価格化が困
難になっている。また、高周波回路部分を多層に積み重
ねた構造の実現が容易でなく、高周波回路モジュールの
小型化が困難になるという問題があった。
構造は、前述したように金属板や金属ケースなどで高周
波回路部分を囲んでシールドしている。この構成では、
金属板や金属ケースなどを多用するため、低価格化が困
難になっている。また、高周波回路部分を多層に積み重
ねた構造の実現が容易でなく、高周波回路モジュールの
小型化が困難になるという問題があった。
【０００４】本発明は、上記した欠点を解決するもの
で、低価格で小型な高周波シールド構造を提供すること
を目的としている。
で、低価格で小型な高周波シールド構造を提供すること
を目的としている。
【０００５】
【課題を解決するための手段】本発明の高周波シールド
構造は、所定間隔で対向して設けられ、接地導体が形成
された少なくとも２つの基板と、対向する２つの基板間
に配置されたシールド部材とを具備し、前記シールド部
材は複数配置された導電性ピンを有し、対向する２つの
基板の接地導体を前記導電性ピンにより電気的に接続す
ることを特徴としている。
構造は、所定間隔で対向して設けられ、接地導体が形成
された少なくとも２つの基板と、対向する２つの基板間
に配置されたシールド部材とを具備し、前記シールド部
材は複数配置された導電性ピンを有し、対向する２つの
基板の接地導体を前記導電性ピンにより電気的に接続す
ることを特徴としている。
【０００６】
【発明の実施の形態】本発明の実施形態について図１の
分解斜視図を参照して説明する。符号１１は接地導体と
なる下段基板で、下段基板１１上に高周波回路１２が設
けられている。高周波回路１２は、たとえば電界効果ト
ランジスタなどの能動素子や、コンデンサ、コイル、抵
抗などの受動素子、マイクロ波ストリップ線路などで構
成されている。
分解斜視図を参照して説明する。符号１１は接地導体と
なる下段基板で、下段基板１１上に高周波回路１２が設
けられている。高周波回路１２は、たとえば電界効果ト
ランジスタなどの能動素子や、コンデンサ、コイル、抵
抗などの受動素子、マイクロ波ストリップ線路などで構
成されている。
【０００７】下段基板１１の高周波回路１２が設けられ
た側に対向して、接地導体となる上段基板１３が設けら
れている。上段基板１３には、高周波回路１２を囲む位
置、たとえば周辺部全体や中央部などに多数の穴１４が
所定間隔に設けられている。下段基板１１にも、上段基
板１３と同様、たとえば上段基板１３に設けられた穴１
４と対応する位置に多数の穴が設けられているが、図面
の関係で示されていない。
た側に対向して、接地導体となる上段基板１３が設けら
れている。上段基板１３には、高周波回路１２を囲む位
置、たとえば周辺部全体や中央部などに多数の穴１４が
所定間隔に設けられている。下段基板１１にも、上段基
板１３と同様、たとえば上段基板１３に設けられた穴１
４と対応する位置に多数の穴が設けられているが、図面
の関係で示されていない。
【０００８】上記した構成において、下段基板１１に設
けられた穴と上段基板１３に設けられた穴１４に、たと
えば、樹脂１５に所定間隔でモールドされている複数の
導電性、たとえば金属製のピン１６の上下先端がそれぞ
れ差し込まれ、下段基板１１と上段基板１３との間がピ
ン１６で電気的に接続されている。下段基板１１や上段
基板１３に設けられた穴とピン１６は必要に応じてはん
だ付け等により固定される。
けられた穴と上段基板１３に設けられた穴１４に、たと
えば、樹脂１５に所定間隔でモールドされている複数の
導電性、たとえば金属製のピン１６の上下先端がそれぞ
れ差し込まれ、下段基板１１と上段基板１３との間がピ
ン１６で電気的に接続されている。下段基板１１や上段
基板１３に設けられた穴とピン１６は必要に応じてはん
だ付け等により固定される。
【０００９】上記した構成によれば、高周波回路１２の
部分は、下段基板１１や上段基板１３、さらに多数のピ
ン１６によって籠状に囲まれた形になっている。
部分は、下段基板１１や上段基板１３、さらに多数のピ
ン１６によって籠状に囲まれた形になっている。
【００１０】ここで、下段基板１１と上段基板１３とを
複数のピン１６で接続した状態を、図１のＡ方向から見
た側面図を図２に示す。図２では、図１に対応する部分
には同一の符号を付し、重複する説明を省略する。この
場合、高周波回路を伝送し処理される高周波信号の線路
波長をλとした場合、ピン１６の間隔ｌと対向する下段
基板１１と上段基板１３の間隔Ｌはλ／４以下に設定さ
れている。そのため、高周波回路１２で発生し周囲の空
間に放射される電磁波はピン１６などでシールドされ、
外部への漏洩が防止される。
複数のピン１６で接続した状態を、図１のＡ方向から見
た側面図を図２に示す。図２では、図１に対応する部分
には同一の符号を付し、重複する説明を省略する。この
場合、高周波回路を伝送し処理される高周波信号の線路
波長をλとした場合、ピン１６の間隔ｌと対向する下段
基板１１と上段基板１３の間隔Ｌはλ／４以下に設定さ
れている。そのため、高周波回路１２で発生し周囲の空
間に放射される電磁波はピン１６などでシールドされ、
外部への漏洩が防止される。
【００１１】図１のＡ方向からみた側面について他の実
施の形態として、図２（ｂ）〜（ｆ）に示して説明す
る。
施の形態として、図２（ｂ）〜（ｆ）に示して説明す
る。
【００１２】上記基板は接地導体となる基板で説明して
きたが、本発明は基板を接地基板のみに限らず、図２
（ｂ）に示したように、セラミック等の基板１１ａ、１
３ａ上に接地導体１１ｂ、１３ｂを形成した基板１１、
１３を用いる場合や、セラミック等の基板１１ａ、１３
ａ全面に接地導体１１ｂ、１３ｂを形成した場合（図２
（ｃ））にも適用できる。この構成により、基板自体も
金属を用いないので、さらに、シールド構造の低価格化
および軽量化を図ることができる。
きたが、本発明は基板を接地基板のみに限らず、図２
（ｂ）に示したように、セラミック等の基板１１ａ、１
３ａ上に接地導体１１ｂ、１３ｂを形成した基板１１、
１３を用いる場合や、セラミック等の基板１１ａ、１３
ａ全面に接地導体１１ｂ、１３ｂを形成した場合（図２
（ｃ））にも適用できる。この構成により、基板自体も
金属を用いないので、さらに、シールド構造の低価格化
および軽量化を図ることができる。
【００１３】また、図２（ｄ）（ｅ）のように、対向す
る基板１１、１３両面に高周波回路１２を設ける構成
や、基板１１（１３）上に複数の高周波回路１２ａ、１
２ｂを設ける構成にも適用でき、さらには複数の高周波
回路１２ａ、１２ｂ毎に接地導体とした基板１１と基板
１３を導電性ピン１６で電気的に接続したシールド部材
１５で仕切るようにした構成（図２（ｆ））にも適用で
きる。この構成により、低価格化かつ高集積化を実現で
き、さらには高周波回路毎にシールド部材で仕切る構成
により、他の高周波回路に影響を与えることなく、低価
格化および高集積化したシールド構造を実現できる効果
がある。
る基板１１、１３両面に高周波回路１２を設ける構成
や、基板１１（１３）上に複数の高周波回路１２ａ、１
２ｂを設ける構成にも適用でき、さらには複数の高周波
回路１２ａ、１２ｂ毎に接地導体とした基板１１と基板
１３を導電性ピン１６で電気的に接続したシールド部材
１５で仕切るようにした構成（図２（ｆ））にも適用で
きる。この構成により、低価格化かつ高集積化を実現で
き、さらには高周波回路毎にシールド部材で仕切る構成
により、他の高周波回路に影響を与えることなく、低価
格化および高集積化したシールド構造を実現できる効果
がある。
【００１４】次に、複数のピンを所定の間隔で樹脂にモ
ールドしたシールド部材について図３を参照して説明す
る。樹脂１５は、たとえば断面が矩形状に形成され、樹
脂１５部分に複数のピン１６が所定間隔でモールドされ
ている。ピン１６の上端１６ａおよび下端１６ｂは、た
とえば樹脂１５の表面から突出している。
ールドしたシールド部材について図３を参照して説明す
る。樹脂１５は、たとえば断面が矩形状に形成され、樹
脂１５部分に複数のピン１６が所定間隔でモールドされ
ている。ピン１６の上端１６ａおよび下端１６ｂは、た
とえば樹脂１５の表面から突出している。
【００１５】図３のシールド部材を用いて、図１のよう
な高周波シールド構造を組み立てる場合、たとえば、樹
脂１５にモールドされたピン１６の下端１６ｂを下段基
板１１の穴に差し込み、次に、上段基板１３に設けられ
た穴１４にピン１６の上端１６ａが差し込まれる。その
後、下段基板１１や上段基板１３に設けられた穴とピン
１６をはんだ付け等により固定する。
な高周波シールド構造を組み立てる場合、たとえば、樹
脂１５にモールドされたピン１６の下端１６ｂを下段基
板１１の穴に差し込み、次に、上段基板１３に設けられ
た穴１４にピン１６の上端１６ａが差し込まれる。その
後、下段基板１１や上段基板１３に設けられた穴とピン
１６をはんだ付け等により固定する。
【００１６】本発明の他の実施形態について、マイクロ
波ストリップ線路などをシールドする場合を例にとり図
４の斜視図を参照して説明する。
波ストリップ線路などをシールドする場合を例にとり図
４の斜視図を参照して説明する。
【００１７】接地導体となる下段基板４１上に誘電体基
板４２が形成され、誘電体基板４２上には線路導体４３
が形成されている。下段基板４１の上方に所定の間隔で
接地導体となる上段基板４４が設けられている。下段基
板４１と上段基板４４との間で、誘電体基板４２や線路
導体４３を挟んだ両側に、図３で示したようなシールド
部材４５が配置されている。このとき、下段基板４１と
上段基板４４間は、シールド部材４５のピン４６で電気
的に接続される。
板４２が形成され、誘電体基板４２上には線路導体４３
が形成されている。下段基板４１の上方に所定の間隔で
接地導体となる上段基板４４が設けられている。下段基
板４１と上段基板４４との間で、誘電体基板４２や線路
導体４３を挟んだ両側に、図３で示したようなシールド
部材４５が配置されている。このとき、下段基板４１と
上段基板４４間は、シールド部材４５のピン４６で電気
的に接続される。
【００１８】この場合も、図１と同様、下段基板４１お
よび上段基板４４のたとえば両端部に所定間隔で多数の
穴が形成され、これらの穴にシールド部材４５のピン４
６の先端が差し込まれている。なお、線路導体４３を伝
送する高周波信号の線路波長をλとした場合、ピン４６
の長さＬはλ／４以下、ピンの間隔ｌはλ／４以下、ま
たピン４６同士の幅Ｗはλ／２以下に設定されている。
よび上段基板４４のたとえば両端部に所定間隔で多数の
穴が形成され、これらの穴にシールド部材４５のピン４
６の先端が差し込まれている。なお、線路導体４３を伝
送する高周波信号の線路波長をλとした場合、ピン４６
の長さＬはλ／４以下、ピンの間隔ｌはλ／４以下、ま
たピン４６同士の幅Ｗはλ／２以下に設定されている。
【００１９】上記した構成によれば、線路導体４３の部
分がシールド部材４５のピン４６などでシールドされ
る。
分がシールド部材４５のピン４６などでシールドされ
る。
【００２０】上記の実施形態では線路導体４３のみを形
成した構成が示されている。線路導体４３に、電界効果
トランジスタなどの電気部品が接続されている場合は、
線路導体４３および線路導体４３に電気部品が接続され
た高周波回路などがシールドされる。
成した構成が示されている。線路導体４３に、電界効果
トランジスタなどの電気部品が接続されている場合は、
線路導体４３および線路導体４３に電気部品が接続され
た高周波回路などがシールドされる。
【００２１】本発明の他の実施形態について、マイクロ
波ストリップ線路などを多段に積み重ねた場合を例にと
り図５の分解斜視図を参照して説明する。
波ストリップ線路などを多段に積み重ねた場合を例にと
り図５の分解斜視図を参照して説明する。
【００２２】この実施形態は、下段基板４１と上段基板
４４との間に、中段基板５１が配置されている。下段基
板４１上に誘電体基板４２が配置され、誘電体基板４２
上には線路導体４３が形成されている。中段基板５１上
にも誘電体基板５２が配置され、誘電体基板５２上には
線路導体５３が形成されている。
４４との間に、中段基板５１が配置されている。下段基
板４１上に誘電体基板４２が配置され、誘電体基板４２
上には線路導体４３が形成されている。中段基板５１上
にも誘電体基板５２が配置され、誘電体基板５２上には
線路導体５３が形成されている。
【００２３】下段基板４１上の、たとえば線路導体４３
を形成した誘電体基板４２を挟んだ両端に下段用シール
ド部材５４が取り付けられている。下段用シールド部材
５４は、そのピン５５の下端が下段基板４１に設けられ
た穴に差し込まれている。ピン５５の上端は、たとえば
筒状に形成され、その開口部分に他のシールド部材のピ
ンを差し込める形状になっており、ピン同士が電気的に
接続されたようになっている。
を形成した誘電体基板４２を挟んだ両端に下段用シール
ド部材５４が取り付けられている。下段用シールド部材
５４は、そのピン５５の下端が下段基板４１に設けられ
た穴に差し込まれている。ピン５５の上端は、たとえば
筒状に形成され、その開口部分に他のシールド部材のピ
ンを差し込める形状になっており、ピン同士が電気的に
接続されたようになっている。
【００２４】中段基板５１の下面には、中段用の第１シ
ールド部材５６が両端に取り付けられ、第１シールド部
材５６には、下段用シールド部材５４のピン５５の開口
部分に差し込まれるピン５７が設けられ、ピン５７の上
端は、たとえば中段基板５１に設けられた穴に差し込ま
れている。
ールド部材５６が両端に取り付けられ、第１シールド部
材５６には、下段用シールド部材５４のピン５５の開口
部分に差し込まれるピン５７が設けられ、ピン５７の上
端は、たとえば中段基板５１に設けられた穴に差し込ま
れている。
【００２５】一方、中段基板５１の上面には、たとえば
線路導体５３を形成した誘電体基板５２を挟んだ両端に
中段用の第２シールド部材５８が取り付けられている。
第２シールド部材５８のピン５９の下端は、中段基板５
１に設けられた穴を通して第１シールド部材５６のピン
上端の開口部分に差し込まれ、ピン５９の上端は、たと
えば筒状に形成され、その開口部分に他のシールド部材
のピンを差し込める形状になっている。
線路導体５３を形成した誘電体基板５２を挟んだ両端に
中段用の第２シールド部材５８が取り付けられている。
第２シールド部材５８のピン５９の下端は、中段基板５
１に設けられた穴を通して第１シールド部材５６のピン
上端の開口部分に差し込まれ、ピン５９の上端は、たと
えば筒状に形成され、その開口部分に他のシールド部材
のピンを差し込める形状になっている。
【００２６】上段接地基板４４の下面には、上段用シー
ルド部材６０が両端に取り付けられている。上段用シー
ルド部材６０には、その下端が、中段用第２シールド部
材５８のピン５９の開口部分に差し込まれるピン６１が
設けられ、ピン６１の上端は、上段基板４４に設けられ
た穴に差し込まれてはんだ等で固定されている。
ルド部材６０が両端に取り付けられている。上段用シー
ルド部材６０には、その下端が、中段用第２シールド部
材５８のピン５９の開口部分に差し込まれるピン６１が
設けられ、ピン６１の上端は、上段基板４４に設けられ
た穴に差し込まれてはんだ等で固定されている。
【００２７】上記した構成において、中段基板５１に取
り付けられた第１シールド部材５６のピン５７の下端が
下段用シールド部材５４のピン５５の開口部分に差し込
まれる。その後、上段用シールド部材４４のピン６１の
下端が、中段段用第２シールド部材５８のピン５９の開
口部分に差し込まれ、マイクロ波ストリップ線路４３、
５３を２段に積み重ねた高周波シールド構造が組み立て
られる。
り付けられた第１シールド部材５６のピン５７の下端が
下段用シールド部材５４のピン５５の開口部分に差し込
まれる。その後、上段用シールド部材４４のピン６１の
下端が、中段段用第２シールド部材５８のピン５９の開
口部分に差し込まれ、マイクロ波ストリップ線路４３、
５３を２段に積み重ねた高周波シールド構造が組み立て
られる。
【００２８】ここで、下段基板４１と中段基板５１との
間、中段基板５１と上段基板４４との間に、それぞれシ
ールド部材を配置して組み立てた状態を図６の側面図に
示す。
間、中段基板５１と上段基板４４との間に、それぞれシ
ールド部材を配置して組み立てた状態を図６の側面図に
示す。
【００２９】上記した構成によれば、下段基板４１と中
段基板５１はシールド部材５４、５６のピン５５、５７
で電気的に接続され、線路導体４３部分がシールドされ
る。また、中段基板５１と上段基板４４はシールド部材
５８、６０のピン５９、６１で電気的に接続され、線路
導体５３部分がシールドされる。
段基板５１はシールド部材５４、５６のピン５５、５７
で電気的に接続され、線路導体４３部分がシールドされ
る。また、中段基板５１と上段基板４４はシールド部材
５８、６０のピン５９、６１で電気的に接続され、線路
導体５３部分がシールドされる。
【００３０】ところで上記の構造において、線路導体４
２、５３に電界効果トランジスタなどの電気部品が接続
されている場合は、線路導体４３、５３および線路導体
４３、５３に電気部品が接続された高周波回路がシール
ドされる。
２、５３に電界効果トランジスタなどの電気部品が接続
されている場合は、線路導体４３、５３および線路導体
４３、５３に電気部品が接続された高周波回路がシール
ドされる。
【００３１】図５および図６の実施形態では、下段基板
４１と中段基板５１との間に、下段用シールド部材５４
および第１シールド部材５６の２つのシールド部材が配
置されている。また、中段基板５１と上段基板４４との
間にも、第２シールド部材５８および上段用シールド部
材６０の２つのシールド部材が配置された構成で説明さ
れている。しかし、本発明は、図４に示したような、下
段基板４１と中段基板５１間、および、中段基板５１と
上段基板４４間に、それぞれ１つのシールド部材を配置
する構成でも適用できる。
４１と中段基板５１との間に、下段用シールド部材５４
および第１シールド部材５６の２つのシールド部材が配
置されている。また、中段基板５１と上段基板４４との
間にも、第２シールド部材５８および上段用シールド部
材６０の２つのシールド部材が配置された構成で説明さ
れている。しかし、本発明は、図４に示したような、下
段基板４１と中段基板５１間、および、中段基板５１と
上段基板４４間に、それぞれ１つのシールド部材を配置
する構成でも適用できる。
【００３２】また、図７に示すように、導電性ピン１６
を中段基板５１を介して交互に配置してもよい。
を中段基板５１を介して交互に配置してもよい。
【００３３】上記した構成によれば、シールド部材とし
て、多数のピンを樹脂にモールドした一体成形したもの
を使用している。この場合、各基板部分に設けた穴にピ
ンを差し込むだけで高周波シールド構造を組み立てるこ
とができ、高周波シールド構造の製造が簡単になる。
て、多数のピンを樹脂にモールドした一体成形したもの
を使用している。この場合、各基板部分に設けた穴にピ
ンを差し込むだけで高周波シールド構造を組み立てるこ
とができ、高周波シールド構造の製造が簡単になる。
【００３４】また、各基板間にシールド部材を配置する
ことにより、高周波回路が形成された複数の基板を積み
重ねことができ、小型化した高周波回路モジュールが容
易に実現される。
ことにより、高周波回路が形成された複数の基板を積み
重ねことができ、小型化した高周波回路モジュールが容
易に実現される。
【００３５】上記した実施形態では、シールド部材を構
成するピンの形状として、上下の２つの先端がそれぞれ
円柱状の中実の構造、あるいは、一方の先端が中実で、
他方の先端が筒状の開口部分をもつ構造について説明し
ている。しかし、導電性ピン上下の２つの先端がそれぞ
れ筒状の開口部分をもつ構造のシールド部材を用いても
よく、つまり、基板間の接地導体を電気的に接続して籠
状に囲う構成であればよい。このように先端部分がいろ
いろな形状をもつピンを用いれば、ピンの先端部分の形
状の組み合わせによって、シールド部材を何段にも積み
重ねることができ、たとえば各基板間の間隔の変化にも
対応できる。また、ピンのたとえば上下の先端が樹脂か
ら突出する構造が示されている。しかし、先端が筒状の
開口部分をもつ構造の場合は、必ずしも、樹脂から突出
させる必要はなく、ピン同士が接続される構成でもよ
い。
成するピンの形状として、上下の２つの先端がそれぞれ
円柱状の中実の構造、あるいは、一方の先端が中実で、
他方の先端が筒状の開口部分をもつ構造について説明し
ている。しかし、導電性ピン上下の２つの先端がそれぞ
れ筒状の開口部分をもつ構造のシールド部材を用いても
よく、つまり、基板間の接地導体を電気的に接続して籠
状に囲う構成であればよい。このように先端部分がいろ
いろな形状をもつピンを用いれば、ピンの先端部分の形
状の組み合わせによって、シールド部材を何段にも積み
重ねることができ、たとえば各基板間の間隔の変化にも
対応できる。また、ピンのたとえば上下の先端が樹脂か
ら突出する構造が示されている。しかし、先端が筒状の
開口部分をもつ構造の場合は、必ずしも、樹脂から突出
させる必要はなく、ピン同士が接続される構成でもよ
い。
【００３６】なお、シールド部材を構成するピンを、信
号や電源電圧を伝送する導体として使用することもでき
る。信号伝送用に使用する場合、たとえば、接地基板を
挟んで複数層に構成されたマイクロ波回路間で容易に信
号の授受が行える。また、電源電圧伝送用に使用する場
合は、複数層に構成されたマイクロ波回路間でバイアス
電圧を供給でき、信号伝送用回路やバイアス電圧供給用
回路の構成が簡単になる。この場合、信号や電源電圧の
伝送用に使用されるピンは、各基板と電気的に絶縁され
る。
号や電源電圧を伝送する導体として使用することもでき
る。信号伝送用に使用する場合、たとえば、接地基板を
挟んで複数層に構成されたマイクロ波回路間で容易に信
号の授受が行える。また、電源電圧伝送用に使用する場
合は、複数層に構成されたマイクロ波回路間でバイアス
電圧を供給でき、信号伝送用回路やバイアス電圧供給用
回路の構成が簡単になる。この場合、信号や電源電圧の
伝送用に使用されるピンは、各基板と電気的に絶縁され
る。
【００３７】また、上記の実施形態では、マイクロ波ス
トリップ線路を２段に積み重ねた高周波シールド構造の
例を説明している。しかし、本発明は、マイクロ波スト
リップ線路などの高周波回路を３段以上に積み重ねる構
造にも適用できる。
トリップ線路を２段に積み重ねた高周波シールド構造の
例を説明している。しかし、本発明は、マイクロ波スト
リップ線路などの高周波回路を３段以上に積み重ねる構
造にも適用できる。
【００３８】上記した構成によれば、対向する各基板間
をシールド部材を構成するピンで接続することによっ
て、高周波回路部分をシールドできる。ピンは機械によ
る自動実装が可能で、安価であるため、高周波シールド
構造のコストを低減できる。また、何重にも積み重ねる
構造が容易で、高周波回路を小型化できる高周波シール
ド構造が実現される。
をシールド部材を構成するピンで接続することによっ
て、高周波回路部分をシールドできる。ピンは機械によ
る自動実装が可能で、安価であるため、高周波シールド
構造のコストを低減できる。また、何重にも積み重ねる
構造が容易で、高周波回路を小型化できる高周波シール
ド構造が実現される。
【００３９】
【発明の効果】本発明によれば、低価格で小型な高周波
シールド構造を実現できる。
シールド構造を実現できる。
【図１】本発明の実施形態を説明するための分解斜視図
である。
である。
【図２】本発明の実施形態を説明するための側面図であ
る。
る。
【図３】本発明に使用されるシールド部材を説明するた
めの斜視図である。
めの斜視図である。
【図４】本発明の他の実施形態を説明するための斜視図
である。
である。
【図５】本発明の他の実施形態を説明するための分解斜
視図で、マイクロ波ストリップ線路を２層に形成した場
合を示す図である。
視図で、マイクロ波ストリップ線路を２層に形成した場
合を示す図である。
【図６】図５で示した本発明の他の実施形態の側面図で
ある。
ある。
【図７】本発明の実施形態を説明するための側面図であ
る。
る。
１１…下段基板 １２…高周波回路 １３…上段基板 １４…穴 １５…樹脂 １６…樹脂にモールドされたピン
Claims (17)
- 【請求項１】 所定間隔で対向して設けられ、接地導体
が形成された少なくとも２つの基板と、対向する２つの
基板間に配置されたシールド部材とを具備し、前記シー
ルド部材は複数配置された導電性ピンを有し、対向する
２つの基板の接地導体を前記導電性ピンにより電気的に
接続することを特徴とする高周波シールド構造。 - 【請求項２】 所定間隔で対向して設けられ、接地導体
が形成された少なくとも２つの基板と、前記基板上に設
けられた高周波回路と、対向する２つの基板間に配置さ
れたシールド部材とを具備し、前記シールド部材は複数
配置された導電性ピンを有し、対向する２つの基板の接
地導体を前記導電性ピンにより電気的に接続することを
特徴とする高周波シールド構造。 - 【請求項３】 基板全面に接地導体が形成されたことを
特徴とする請求項１記載の高周波シールド構造。 - 【請求項４】 所定間隔で対向して設けられた少なくと
も２つの接地導体基板と、対向する接地導体基板間に配
置されたシールド部材とを具備し、前記シールド部材は
複数配置された導電性ピンを有し、対向する２つの接地
導体基板を前記導電性ピンにより電気的に接続すること
を特徴とする高周波シールド構造。 - 【請求項５】 所定間隔で対向して設けられた少なくと
も２つの接地導体基板と、前記接地導体基板上に設けら
れた高周波回路と、対向する２つの接地導体基板間に配
置されたシールド部材とを具備し、前記シールド部材は
複数配置された導電性ピンを有し、対向する２つの接地
導体基板を前記導電性ピンにより電気的に接続すること
を特徴とする高周波シールド構造。 - 【請求項６】 少なくとも１つの基板または接地導体基
板上、基板または接地導体基板が対向する面側に高周波
回路が設けられたことを特徴とする請求項１乃至請求項
５のいずれか１つに記載の高周波シールド構造。 - 【請求項７】 基板または接地導体基板が対向する両面
に高周波回路が設けられたことを特徴とする請求項１乃
至請求項５のいずれか１つに記載の高周波シールド構
造。 - 【請求項８】 基板または接地導体基板が対向する同一
面側に複数の高周波回路が設けられたことを特徴とする
請求項１乃至請求項７のいずれか１つに記載の高周波シ
ールド構造。 - 【請求項９】 シールド部材によって高周波回路毎に仕
切りを設けたことを特徴とする請求項７または請求項８
記載の高周波シールド構造。 - 【請求項１０】 シールド部材の導電性ピンと基板また
は接地導体基板に設けた複数の穴を嵌合することで形成
したことを特徴とする請求項１乃至請求項５のいずれか
１つに記載の高周波シールド構造。 - 【請求項１１】 シールド部材と基板または接地導体基
板を積層して多段層にしたことを特徴とする請求項１乃
至請求項５のいずれか１つに記載の高周波シールド構
造。 - 【請求項１２】 複数の導電性ピンが樹脂でモールドさ
れていることを特徴とする請求項１乃至請求項５のいず
れか１つに記載の高周波シールド構造。 - 【請求項１３】 複数の導電性ピンが棒状であることを
特徴とする請求項１乃至請求項５のいずれか１つに記載
の高周波シールド構造。 - 【請求項１４】 基板または接地導体基板を介して、導
電性ピンを交互に配置したことを特徴とする請求項１１
記載の高周波シールド構造。 - 【請求項１５】 高周波回路を伝送する高周波信号の線
路波長をλとした場合、基板間所定間隔をλ／４以内と
したことを特徴とする請求項２、請求項３または請求項
５記載の高周波シールド構造。 - 【請求項１６】 高周波回路を伝送する高周波信号の線
路波長をλとした場合、複数の導電性ピンの間隔をλ／
４以内としたことを特徴とする請求項２、請求項３また
は請求項５記載の高周波シールド構造。 - 【請求項１７】 高周波回路を伝送する高周波信号の線
路波長をλとした場合、高周波回路を挟んで配設した導
電性ピンの間の幅をλ／２以内としたことを特徴とする
請求項２、請求項３または請求項５記載の高周波シール
ド構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000159172A JP3821630B2 (ja) | 2000-03-31 | 2000-03-31 | 高周波シールド構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000159172A JP3821630B2 (ja) | 2000-03-31 | 2000-03-31 | 高周波シールド構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284870A true JP2001284870A (ja) | 2001-10-12 |
| JP3821630B2 JP3821630B2 (ja) | 2006-09-13 |
Family
ID=18663533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000159172A Expired - Fee Related JP3821630B2 (ja) | 2000-03-31 | 2000-03-31 | 高周波シールド構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3821630B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319605A (ja) * | 2003-04-14 | 2004-11-11 | Sony Corp | 配線基板と回路モジュール |
| JP2007088332A (ja) * | 2005-09-26 | 2007-04-05 | Hitachi Ltd | Ｅｍｃシールドケース |
| JP2011527171A (ja) * | 2008-07-07 | 2011-10-20 | キルダル アンテナ コンサルティング アクティエボラーグ | 平行な伝導表面間のギャップにおける導波管と伝送ライン |
| JP2018032656A (ja) * | 2016-08-22 | 2018-03-01 | 沖電気工業株式会社 | シールドケース |
| WO2019147189A1 (en) * | 2018-01-29 | 2019-08-01 | Agency For Science, Technology And Research | Semiconductor package and method of forming the same |
-
2000
- 2000-03-31 JP JP2000159172A patent/JP3821630B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319605A (ja) * | 2003-04-14 | 2004-11-11 | Sony Corp | 配線基板と回路モジュール |
| JP2007088332A (ja) * | 2005-09-26 | 2007-04-05 | Hitachi Ltd | Ｅｍｃシールドケース |
| JP2011527171A (ja) * | 2008-07-07 | 2011-10-20 | キルダル アンテナ コンサルティング アクティエボラーグ | 平行な伝導表面間のギャップにおける導波管と伝送ライン |
| US8803638B2 (en) | 2008-07-07 | 2014-08-12 | Kildal Antenna Consulting Ab | Waveguides and transmission lines in gaps between parallel conducting surfaces |
| JP2018032656A (ja) * | 2016-08-22 | 2018-03-01 | 沖電気工業株式会社 | シールドケース |
| WO2019147189A1 (en) * | 2018-01-29 | 2019-08-01 | Agency For Science, Technology And Research | Semiconductor package and method of forming the same |
| US11177318B2 (en) | 2018-01-29 | 2021-11-16 | Agency For Science, Technology And Research | Semiconductor package and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3821630B2 (ja) | 2006-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101089195B1 (ko) | 유전체 도파관의 입출력 결합 구조 | |
| US6373714B1 (en) | Surface mounting part | |
| US4713634A (en) | Semiconductor device mounted in a housing having an increased cutoff frequency | |
| EP0948079A1 (en) | Nonreciprocal circuit device | |
| WO2003077353A1 (fr) | Transformateur d'alimentation a guide d'onde/ligne microruban | |
| JPH10145117A (ja) | 誘電体共振器装置及び高周波モジュール | |
| US6087912A (en) | High frequency multi-layer module comprising a dielectric resonator | |
| JPH01233795A (ja) | 混成集績回路 | |
| JPH1041714A (ja) | 誘電体線路 | |
| JP2001284870A (ja) | 高周波シールド構造 | |
| JP2001308660A (ja) | 高周波増幅器 | |
| JPH07283573A (ja) | シールド装置 | |
| JP2006211548A (ja) | 非可逆回路素子、及びこの非可逆回路素子を使用した送受信モジュール | |
| JP3269141B2 (ja) | 非可逆回路素子 | |
| JP4151789B2 (ja) | 非可逆回路素子 | |
| JPH02156702A (ja) | マイクロ波デバイス用パッケージ | |
| JP2003309423A (ja) | アンテナ一体型高周波回路モジュール | |
| US3878486A (en) | High frequency device assembly | |
| JP2001136008A (ja) | マイクロ波導波管装置 | |
| US6930566B2 (en) | Small nonreciprocal circuit element that can be easily wired | |
| JPH04365396A (ja) | 高周波用面実装モジュール | |
| JP2002076652A (ja) | 高周波信号切換装置 | |
| KR20010062818A (ko) | 비가역 회로 소자 및 통신 장치 | |
| CN116783697A (zh) | 布线基板、电子部件收容用封装体、电子装置以及电子模块 | |
| JPS6035283Y2 (ja) | マイクロ波装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |