CN105555108B - 电子装置和电磁辐射抑制方法 - Google Patents

Abstract

本发明揭露一种电子装置和电磁辐射抑制方法，该电子装置包含一电磁辐射源结构及一电磁辐射抑制结构。该电磁辐射源结构形成于至少一第一半导体晶粒中。该电磁辐射抑制结构形成于一第二半导体晶粒中，用以感应该电磁辐射源结构所发出的电磁辐射来产生一反向电磁辐射，以抑制该电磁辐射源结构所发出的电磁辐射穿过该电磁辐射抑制结构。本发明另揭露一种包含一电磁辐射抑制结构及一电磁辐射源结构的电子装置。该电磁辐射抑制结构形成于一印刷电路板中。该电磁辐射源结构形成于一半导体晶粒中。除此之外，本发明还揭露了相关的电磁辐射抑制方法。

Description

电子装置和电磁辐射抑制方法

技术领域

本发明所揭露的实施例相关于电磁辐射抑制方法，尤指一种抑制电感电容共振腔(LC tank)的电磁辐射的方法以及相关装置。

背景技术

电子产品于运作时会产生电磁辐射，可能会干扰其它装置的正常运作甚至影响人体健康，因此多数国家均针对电子产品的电磁辐射立下规范，以防止电磁干扰(Electromagnetic Interference,EMI)带来危害。

电子产品的组件的一“集成电路(Integrated Circuit,IC)”是电磁辐射的主要来源之一，其中集成电路中的“电感”所产生的电磁辐射除可能干扰外部装置，在某些应用上亦可能干扰内部组件的运作。特别是在差动模式的电感电容共振腔(LC tank)中，若是正负端的电感部分的等效感值互不对称时，便会从正负端电感的交界处出现共模信号，所述共模信号会存在于与所述交界处电气连接的金属走线之上，并造成电磁辐射。

因此，如何降低电感电容共振腔的差动和共模电磁辐射，又不会影响原本的电感电容共振腔的效能，甚至是降低差动模式的电感电容共振腔的正负端电感部分的实质不对称程度，已成为本领域亟需解决的问题。

发明内容

本发明的目的之一在于提出一种抑制电感电容共振腔的电磁辐射的方法以及相关装置，以对上述熟知技术中所遭遇的技术问题做出回应。

根据本发明的第一实施例，提出一种电子装置，包含一电磁辐射源结构以及一电磁辐射抑制结构。其中该电磁辐射源结构形成于至少一第一半导体晶粒中。该电磁辐射抑制结构形成于一第二半导体晶粒中，用以感应该电磁辐射源结构所发出的电磁辐射来产生一反向电磁辐射，以抑制该电磁辐射源结构所发出的电磁辐射穿过该电磁辐射抑制结构。

根据本发明的第二实施例，提出一种电子装置，包含一电磁辐射抑制结构以及一电磁辐射源结构。其中该电磁辐射抑制结构形成于一印刷电路板中。该电磁辐射源结构形成于一半导体晶粒中。其中该电磁辐射抑制结构用以感应该电磁辐射源结构所发出的电磁辐射来产生一反向电磁辐射，以抑制该电磁辐射源结构所发出的电磁辐射穿过该电磁辐射抑制结构。

根据本发明的第三实施例，提出一种电磁辐射抑制方法，包含：于一第二半导体晶粒中形成一电磁辐射抑制结构；以及利用该电磁辐射抑制结构来感应形成于至少一第一半导体晶粒中的一电磁辐射源结构所发出的电磁辐射，来产生一反向电磁辐射，以抑制该电磁辐射源结构所发出的电磁辐射穿过该电磁辐射抑制结构。

根据本发明的第四实施例，提出一种电磁辐射抑制方法，包含：于一印刷电路板中形成一电磁辐射抑制结构；以及利用该电磁辐射抑制结构来感应形成于一半导体晶粒中的一电磁辐射源结构所发出的电磁辐射来产生一反向电磁辐射，以抑制该电磁辐射源结构所发出的电磁辐射穿过该电磁辐射抑制结构。

通过本发明的电磁辐射抑制结构，可以在不影响电感电容共振腔的工作表现的前提之下，降低电感电容共振腔的电磁辐射，同时改善电感电容共振腔的实质不对称。

附图说明

图1为依据本发明抑制电感电容共振腔的电磁辐射的相关电路的示范性实施例的示意图。

图2为依据本发明抑制电感电容共振腔的电磁辐射的相关电路的示范性实施例的另一示意图。

图3为依据本发明抑制电感电容共振腔的电磁辐射的相关电路的另一示范性实施例的示意图。

图4为本发明电磁辐射抑制方法的一第一实施例的流程图。

图5为本发明电磁辐射抑制方法的一第二实施例的流程图。

其中，附图标记说明如下：

102、302 电感电容共振腔

104、304 电磁辐射抑制结构

106 参考电压接点

202、306 第一半导体晶粒

204、310 锡焊凸块

206、308 第二半导体晶粒

312 直通硅晶穿孔导线

314 硅晶穿孔导线

402～406、502～504 步骤

具体实施方式

在说明书及后续的权利要求书当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及后续的权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。

图1为依据本发明抑制电感电容共振腔(LC tank)的电磁辐射的相关电路的示范性实施例的示意图。其中，一电感电容共振腔102(及其相关走线)以及一参考电压接点106(例如可以连接至一低压差线性稳压器，但本发明不以此限)位于一第一半导体晶粒(die)，而一电磁辐射抑制结构104位于一第二半导体晶粒，其中该第一半导体晶粒和该第二半导体晶粒形成三维集成电路(3D IC)堆栈架构。图1中的电磁辐射抑制结构104为方框形设计，且位于该第二半导体晶粒的电磁辐射抑制结构104耦接至位于该第一半导体晶粒的参考电压接点106。

图2为依据本发明抑制电感电容共振腔的电磁辐射的相关电路的示范性实施例的另一示意图。图2是从不同的视角来说明图1中的实施例，也就是图2为图1的实施例的剖面图。从图2中可以清楚地看出电磁辐射抑制结构104位于上方的第二半导体晶粒206，而电感电容共振腔102位于下方的第一半导体晶粒202，第一半导体晶粒202和第二半导体晶粒206是通过多个锡焊凸块(solder bump)204来使彼此互相耦接，以构成三维集成电路堆栈架构，其余的空隙则使用填充胶(filler)来填满。请注意，尽管参考电压接点106并未示出于图2中，然本领域技术人员应能了解位于第二半导体晶粒206电磁辐射抑制结构104可通过锡焊凸块204来耦接至位于第一半导体晶粒202的参考电压接点106。

具体来说，当电感电容共振腔102直接或是间接地产生电磁辐射并从电磁辐射抑制结构104的方框内通过时，依据楞次定律(Lenz's law)，电磁辐射抑制结构104会主动地在方框内产生反向磁场来抑制通过其方框内的磁场，使通过其方框内的整体磁场降低。而通过适当地设计电磁辐射抑制结构104的方框四边和电感电容共振腔102的外圈电感之间的距离，可以在不影响电感电容共振腔102的工作表现的前提之下，降低电感电容共振腔102的电磁辐射，同时改善电感电容共振腔102的实质不对称，例如本实施例中可以将电磁辐射抑制结构104的方框四边和电感电容共振腔102的外圈电感之间的距离设计为50微米。且由于采用了三维集成电路堆栈架构，第一半导体晶粒202和第二半导体晶粒204之间具有一定的距离，电磁辐射抑制结构104上的寄生电容效应会比将电磁辐射抑制结构104设置在电感电容共振腔102所属的同一晶粒来的小。另外，可以使用较低阶半导体制程来实现电磁辐射抑制结构104，以及使用较高阶半导体制程来实现电感电容共振腔102。

图3为依据本发明抑制电感电容共振腔的电磁辐射的相关电路的另一示范性实施例的示意图。图3和图2的实施例之间的差别将说明如下。从图3中可以清楚地看出一电磁辐射抑制结构304位于上方的一第二半导体晶粒308，而电感电容共振腔302位于下方的一第一半导体晶粒306，第一半导体晶粒306和第二半导体晶粒308是通过多个锡焊凸块310来使彼此互相耦接，其余的空隙则使用填充胶来填满。但由于电磁辐射抑制结构304和锡焊凸块310之间还隔着另一半导体层312，因此电磁辐射抑制结构304需要通过多个直通硅晶穿孔导线(Through Silicon Via,TSV)312来耦接至锡焊凸块310。请注意，尽管如图1所示的一参考电压接点并未示出于图3中，然本领域技术人员应能了解位于第二半导体晶粒308的电磁辐射抑制结构304可通过硅晶穿孔导线314和锡焊凸块310来耦接至位于第一半导体晶粒306的该参考电压接点。

上述的电感电容共振腔102和/或302，本身亦不限定于存在同一晶粒中，在本发明的其它实施例中，一电感电容共振腔的电感部分和一电感电容共振腔的电容部分是分别存在于不同的晶粒，其中该些不同晶粒之间亦是彼此耦接，例如至少可通过直通硅晶穿孔导线和/或锡焊凸块来彼此耦接，本发明不以此限。另外锡焊凸块可能为多个或一个,或者通过直通硅晶穿孔导线及焊线(bonding wire)的方式连接出去。

上述的电磁辐射抑制结构104和/或304的结构并不限定在方框形，在本发明的其它实施例中，一电磁辐射抑制结构可以为圆环(即圆形或椭圆形)架构。但本发明不以此限，只要是封闭的架构皆可，其形状可任意按照实际需求来设计。且上述的电磁辐射抑制结构104和/或304所环绕的内部中空区域并可以大于或是小于上述的电感电容共振腔102和/或302的区域。

上述的电磁辐射抑制结构104和/或304所耦接的一参考电压接点亦可以不同于上述的电感电容共振腔102和/或302的所耦接的另一参考电压接点，或是上述的电磁辐射抑制结构104和/或304亦可完全不耦接至一参考电压接点。

上述的电磁辐射抑制结构104和/或304和上述的电感电容共振腔102和/或302的相对位置并不限定于上述实施例的配置。在本发明的其它实施例中，刻意的将一电磁辐射抑制结构和一电感电容共振腔的距离拉远，使该电磁辐射抑制结构所属的一晶粒和该电感电容共振腔所属的另一半导体晶粒之间还隔着又另一半导体晶粒，并形成三维堆栈架构，但本发明不限定之间晶粒的个数或其堆栈方式，例如熟知的二点五维集成电路(2.5D IC)堆栈架构亦属于本发明的范围，因此，本领域技术人员应能知晓上述的所有实施例中的不同晶粒可以完全相同或是各自不相同的半导体制程所实现。或是，在本发明的其它实施例中，是将一电磁辐射抑制结构配置于一电感电容共振腔所在的一晶粒的下方的另一半导体晶粒。在本发明的其它实施例中，为防止一电感电容共振腔向下从印刷电路板(PrintedCircuit Board,PCB)的穿孔产生电磁辐射，是将一电磁辐射抑制结构配置于一电感电容共振腔所在的一晶粒的下方的另一半导体晶粒；或是将一电磁辐射抑制结构配置于一电感电容共振腔所在的一晶粒的下方的印刷电路板。

上述的电磁辐射抑制结构104和/或304可适用于其它需要抑制电磁辐射的场合。在本发明的其它实施例中，一电磁辐射抑制结构可以用于抑制一基于电感的转换器(transformer)的电磁辐射。其抑制结构的封闭的多边形环状结构所环绕的内部中空区域可能只包含电感电容共振腔的布局图，也可以是更广泛的区域，例如包含更多金属导线及其它电路组件。在此实施例中，抑制结构的封闭的多边形环状结构所环绕的内部中空区域里最少有一个电感或变压器。

图4为本发明电磁辐射抑制方法的一第一实施例的流程图。倘若大体上可达到相同的结果，并不一定需要按照图4所示的流程中的步骤顺序来进行，且图4所示的步骤不一定要连续进行，亦即其他步骤亦可插入其中。此外，图4中的某些步骤可根据不同实施例或设计需求省略。图4的共存控制方法的详细步骤说明如下：

402：于一第二半导体晶粒中形成一封闭的多边形环状结构；

404：利用该封闭的多边形环状结构来感应形成于一第一半导体晶粒中的一基于电感的电路所发出的电磁辐射，来产生一反向电磁辐射，以抑制该基于电感的电路所发出的电磁辐射穿过该封闭的多边形环状结构所环绕的内部中空区域；以及

406：将该封闭的多边形环状结构与该基于电感的电路耦接至同一参考电压。

图5为本发明电磁辐射抑制方法的一第二实施例的流程图。倘若大体上可达到相同的结果，并不一定需要按照图5所示的流程中的步骤顺序来进行，且图5所示的步骤不一定要连续进行，亦即其他步骤亦可插入其中。此外，图5中的某些步骤可根据不同实施例或设计需求省略。图5的共存控制方法的详细步骤说明如下：

502：于一印刷电路板中形成一电磁辐射抑制结构；以及

504：利用该电磁辐射抑制结构来感应形成于一半导体晶粒中的一电磁辐射源结构所发出的电磁辐射来产生一反向电磁辐射，以抑制该电磁辐射源结构所发出的电磁辐射穿过该电磁辐射抑制结构。

上述关于本发明的观念可以通过半导体实现在任何集成电路中，包含射频和/或同步频率应用。例如可以将本发明实现在单独的半导体设计中，或是实现在特定应用集成电路和/或任何其它子系统中。

虽然本发明已经结合一些实施例进行了说明，但本发明并不限定于此说明书中的特定形式阐述。相反地，本发明的范围仅受到所附的权利要求限定。此外，虽然发明特征可能系结合特定实施例来描述，但本领域的技术人员应当理解所描述的实施例的各种特征可以根据本发明进行组合。

此外，特征在权利要求中的顺序并不意味着必须执行的任何特定顺序，且方法权利要求中各个步骤的顺序并不意味着这些步骤必须按照该顺序来执行。相反地，可以以任何合适的顺序来执行这些步骤。此外，单数引用不排除多个。因此，“一”、“第一”、“第二”等用语并不排除多个。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (12)

1.一种电子装置，包含：

一电磁辐射源结构，形成于至少一第一半导体晶粒中；以及

一电磁辐射抑制结构，形成于一第二半导体晶粒中，用以感应该电磁辐射源结构所发出的电磁辐射来产生一反向电磁辐射，以抑制该电磁辐射源结构所发出的电磁辐射穿过该电磁辐射抑制结构；

其中该电磁辐射抑制结构包含一封闭的多边形环状或圆环形结构，该电磁辐射源结构所发出的电磁辐射垂直穿过该封闭的多边形环状或圆环形结构所环绕的内部中空区域。

2.如权利要求1所述的电子装置，其中该电磁辐射源结构是一基于电感的电路。

3.如权利要求1所述的电子装置，其中该电磁辐射源结构与该电磁辐射抑制结构耦接至同一参考电压。

4.如权利要求1所述的电子装置，其中该电磁辐射抑制结构并未耦接于该电磁辐射源结构所耦接的任一参考电压。

5.如权利要求1所述的电子装置，其中该第一半导体晶粒和该第二半导体晶粒之间另设置有一第三半导体晶粒，以及该第一半导体晶粒是经由该第三半导体晶粒而耦接于该第二半导体晶粒。

6.如权利要求1所述的电子装置，其中该电磁辐射源结构包含一第一部份结构以及一第二部份结构，其中该第一部份结构设置于该第一半导体晶粒，以及该第二部份结构设置于一第三半导体晶粒。

7.一种电子装置，包含：

一电磁辐射抑制结构，形成于一印刷电路板中；以及

一电磁辐射源结构，形成于一半导体晶粒中；

其中该电磁辐射抑制结构用以感应该电磁辐射源结构所发出的电磁辐射来产生一反向电磁辐射，以抑制该电磁辐射源结构所发出的电磁辐射穿过该电磁辐射抑制结构；

其中该电磁辐射抑制结构包含一封闭的多边形环状或圆环形结构，该电磁辐射源结构所发出的电磁辐射垂直穿过该封闭的多边形环状或圆环形结构所环绕的内部中空区域。

8.一种电磁辐射抑制方法，包含：

于一第二半导体晶粒中形成一电磁辐射抑制结构；以及

利用该电磁辐射抑制结构来感应形成于至少一第一半导体晶粒中的一电磁辐射源结构所发出的电磁辐射，来产生一反向电磁辐射，以抑制该电磁辐射源结构所发出的电磁辐射穿过该电磁辐射抑制结构；

其中该电磁辐射抑制结构包含一封闭的多边形环状或圆环形结构，该电磁辐射源结构所发出的电磁辐射垂直穿过该封闭的多边形环状或圆环形结构所环绕的内部中空区域。

9.如权利要求8所述的电磁辐射抑制方法，另包含：

将该电磁辐射源结构与该电磁辐射抑制结构耦接至同一参考电压。

10.如权利要求8所述的电磁辐射抑制方法，另包含：

不将该电磁辐射抑制结构耦接于该电磁辐射源结构所耦接的任一参考电压。

11.如权利要求8所述的电磁辐射抑制方法，其中利用该电磁辐射抑制结构来感应形成于该至少一第一半导体晶粒中的该电磁辐射源结构所发出的电磁辐射的步骤包含有：

利用该电磁辐射抑制结构来感应形成于该第一半导体晶粒中的该电磁辐射源结构的一第一部份结构以及形成于一第三半导体晶粒中的该电磁辐射源结构的一第二部份结构所共同发出的电磁辐射。

12.一种电磁辐射抑制方法，包含：

于一印刷电路板中形成一电磁辐射抑制结构；以及

利用该电磁辐射抑制结构来感应形成于一半导体晶粒中的一电磁辐射源结构所发出的电磁辐射来产生一反向电磁辐射，以抑制该电磁辐射源结构所发出的电磁辐射穿过该电磁辐射抑制结构；

其中该电磁辐射抑制结构包含一封闭的多边形环状或圆环形结构，该电磁辐射源结构所发出的电磁辐射垂直穿过该封闭的多边形环状或圆环形结构所环绕的内部中空区域。