TWI575695B - 電子裝置和電磁輻射抑制方法 - Google Patents

電子裝置和電磁輻射抑制方法 Download PDF

Info

Publication number
TWI575695B
TWI575695B TW103136312A TW103136312A TWI575695B TW I575695 B TWI575695 B TW I575695B TW 103136312 A TW103136312 A TW 103136312A TW 103136312 A TW103136312 A TW 103136312A TW I575695 B TWI575695 B TW I575695B
Authority
TW
Taiwan
Prior art keywords
electromagnetic radiation
semiconductor die
suppression
radiation source
radiation suppression
Prior art date
Application number
TW103136312A
Other languages
English (en)
Other versions
TW201616631A (zh
Inventor
顏孝璁
簡育生
葉達勳
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW103136312A priority Critical patent/TWI575695B/zh
Priority to US14/876,835 priority patent/US9775269B2/en
Publication of TW201616631A publication Critical patent/TW201616631A/zh
Application granted granted Critical
Publication of TWI575695B publication Critical patent/TWI575695B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0071—Active shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

電子裝置和電磁輻射抑制方法
本發明所揭露的實施例係相關於電磁輻射抑制方法，尤指一種抑制電感電容共振腔(LC tank)的電磁輻射的方法以及相關裝置。
電子產品於運作時會產生電磁輻射，可能會干擾其它裝置的正常運作甚至影響人體健康，因此多數國家均針對電子產品的電磁輻射立下規範，以防止電磁干擾(Electromagnetic Interference,EMI)帶來危害。
電子產品的元件之一「積體電路(Integrated Circuit,IC)」是電磁輻射的主要來源之一，其中積體電路中的「電感」所產生之電磁輻射除可能干擾外部裝置，在某些應用上亦可能干擾內部元件的運作。特別是在差動模式的電感電容共振腔(LC tank)中，若是正負端的電感部分的等效感值互不對襯時，便會從正負端電感的交界處出現共模訊號，所述共模訊號會存在於與所述交界處電氣連接的金屬走線之上，並造成電磁輻射。
因此，如何降低電感電容共振腔的差動和共模電磁輻射，又不會影響原本的電感電容共振腔的效能，甚至是降低差動模式的電感電容共振腔的正負端電感部分的實質不對襯程度，已成為本領域亟需解決的問題。
本發明的目的之一係在於提出一種抑制電感電容共振腔的電磁輻 射的方法以及相關裝置，以對上述習知技術中所遭遇的技術問題做出回應。
根據本發明的第一實施例，提出一種電子裝置，包含一電磁輻射源結構以及一電磁輻射抑制結構。其中該電磁輻射源結構係形成於至少一第一半導體晶粒中。該電磁輻射抑制結構係形成於一第二半導體晶粒中，用以感應該電磁輻射源結構所發出的電磁輻射來產生一反向電磁輻射，以抑制該電磁輻射源結構所發出的電磁輻射穿過該電磁輻射抑制結構。
根據本發明的第二實施例，提出一種電子裝置，包含一電磁輻射抑制結構以及一電磁輻射源結構。其中該電磁輻射抑制結構係形成於一印刷電路板中。該電磁輻射源結構係形成於一半導體晶粒中。其中該電磁輻射抑制結構用以感應該電磁輻射源結構所發出的電磁輻射來產生一反向電磁輻射，以抑制該電磁輻射源結構所發出的電磁輻射穿過該電磁輻射抑制結構。
根據本發明的第三實施例，提出一種電磁輻射抑制方法，包含：於一第二半導體晶粒中形成一電磁輻射抑制結構；以及利用該電磁輻射抑制結構來感應形成於至少一第一半導體晶粒中的一電磁輻射源結構所發出的電磁輻射，來產生一反向電磁輻射，以抑制該電磁輻射源結構所發出的電磁輻射穿過該電磁輻射抑制結構。
根據本發明的第四實施例，提出一種電磁輻射抑制方法，包含：於一印刷電路板中形成一電磁輻射抑制結構；以及利用該電磁輻射抑制結構來感應形成於一半導體晶粒中的一電磁輻射源結構所發出的電磁輻射來產生一反向電磁輻射，以抑制該電磁輻射源結構所發出的電磁輻射穿過該電磁輻射抑制結構。
透過本發明的電磁輻射抑制結構，可以在不影響電感電容共振腔的工作表現的前提之下，降低電感電容共振腔的電磁輻射，同時改善電感電容共振腔的實質不對襯
102、302‧‧‧電感電容共振腔
104、304‧‧‧電磁輻射抑制結構
106‧‧‧參考電壓接點
202、306‧‧‧第一半導體晶粒
204、310‧‧‧錫焊凸塊
206、308‧‧‧第二半導體晶粒
312‧‧‧直通矽晶穿孔導線
314‧‧‧矽晶穿孔導線
402~406、502~504‧‧‧步驟
第1圖為依據本發明抑制電感電容共振腔的電磁輻射的相關電路的示範性實施例的示意圖。
第2圖為依據本發明抑制電感電容共振腔的電磁輻射的相關電路的示範性實施例的另一示意圖。
第3圖為依據本發明抑制電感電容共振腔的電磁輻射的相關電路的另一示範性實施例的示意圖。
第4圖為本發明電磁輻射抑制方法的一第一實施例的流程圖。
第5圖為本發明電磁輻射抑制方法的一第二實施例的流程圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第1圖為依據本發明抑制電感電容共振腔(LC tank)的電磁輻射 的相關電路的示範性實施例的示意圖。其中，一電感電容共振腔102(及其相關走線)以及一參考電壓接點106(例如可以連接至一低壓差線性穩壓器，但本發明不以此限)係位於一第一半導體晶粒(die)，而一電磁輻射抑制結構104係位於一第二半導體晶粒，其中該第一半導體晶粒和該第二半導體晶粒形成三維積體電路(3D IC)堆疊架構。第1圖中的電磁輻射抑制結構104係方框形設計，且位於該第二半導體晶粒的電磁輻射抑制結構104係耦接至位於該第一半導體晶粒的參考電壓接點106。
第2圖為依據本發明抑制電感電容共振腔的電磁輻射的相關電路的示範性實施例的另一示意圖。第2圖係從不同的視角來說明第1圖中的實施例，也就是第2圖為第1圖的實施例的剖面圖。從第2圖中可以清楚地看出電磁輻射抑制結構104係位於上方的第二半導體晶粒206，而電感電容共振腔102係位於下方的第一半導體晶粒202，第一半導體晶粒202和第二半導體晶粒206係藉由複數個錫焊凸塊(solder bump)204來使彼此互相耦接，以構成三維積體電路堆疊架構，其餘的空隙則係使用填充膠(filler)來填滿。請注意，儘管參考電壓接點106並未繪示於第2圖中，然熟習此領域者應能瞭解位於第二半導體晶粒206電磁輻射抑制結構104可藉由錫焊凸塊204來耦接至位於第一半導體晶粒202的參考電壓接點106。
具體來說，當電感電容共振腔102直接或是間接地產生電磁輻射並從電磁輻射抑制結構104的方框內通過時，依據冷次定律(Lenz's law)，電磁輻射抑制結構104會主動地在方框內產生反向磁場來抑制通過其方框內的磁場，使通過其方框內的整體磁場降低。而透過適當地設計電磁輻射抑制結構104的方框四邊和電感電容共振腔102的外圈電感之間的距離，可以在不影響電感電容共振腔102的工作表現的前提之下，降低電感電容共振腔102的電磁輻射，同時改善電感電容共振腔102的實質不對襯，例如本實施例中 可以將電磁輻射抑制結構104的方框四邊和電感電容共振腔102的外圈電感之間的距離設計為50微米。且由於採用了三維積體電路堆疊架構，第一半導體晶粒202和第二半導體晶粒204之間具有一定的距離，電磁輻射抑制結構104上的寄生電容效應會比將電磁輻射抑制結構104設置在電感電容共振腔102所屬的同一晶粒來的小。另外，可以使用較低階半導體製程來實現電磁輻射抑制結構104，以及使用叫高階半導體製程來實現電感電容共振腔102。
第3圖為依據本發明抑制電感電容共振腔的電磁輻射的相關電路的另一示範性實施例的示意圖。第3圖和第2圖的實施例之間的差別將說明如下。從第3圖中可以清楚地看出一電磁輻射抑制結構304係位於上方的一第二半導體晶粒308，而電感電容共振腔302係位於下方的一第一半導體晶粒306，第一半導體晶粒306和第二半導體晶粒308係藉由複數個錫焊凸塊310來使彼此互相耦接，其餘的空隙則係使用填充膠來填滿。但由於電磁輻射抑制結構304和錫焊凸塊310之間還隔著另一半導體層312，因此電磁輻射抑制結構304需要藉由複數個直通矽晶穿孔導線(Through Silicon Via,TSV)312來耦接至錫焊凸塊310。請注意，儘管如第1圖所示的一參考電壓接點並未繪示於第3圖中，然熟習此領域者應能瞭解位於第二半導體晶粒308電磁輻射抑制結構304可藉由矽晶穿孔導線314和錫焊凸塊310來耦接至位於第一半導體晶粒306之該參考電壓接點。
上述的電感電容共振腔102及/或302，本身亦不限定於存在同一晶粒中，在本發明的其它實施例中，一電感電容共振腔的電感部分和一電感電容共振腔的電容部分係分別存在於不同的晶粒，其中該些不同晶粒之間亦係彼此耦接，例如至少可藉由直通矽晶穿孔導線及/或錫焊凸塊來彼此耦接，本發明不以此限。另外錫焊凸塊可能為複數個或一個，或者透過直通矽晶穿孔導線及焊線(bonding wire)的方式連接出去
上述的電磁輻射抑制結構104及/或304的結構並不限定在方框形，在本發明的其它實施例中，一電磁輻射抑制結構可以係圓環(即圓形或橢圓形)架構。但本發明不以此限，只要是封閉的架構皆可，其形狀可任意按照實際需求來設計。且上述的電磁輻射抑制結構104及/或304所環繞之內部中空區域並可以大於或是小於上述的電感電容共振腔102及/或302的區域。
上述的電磁輻射抑制結構104及/或304所耦接的一參考電壓接點亦可以不同於上述的電感電容共振腔102及/或302的所耦接的另一參考電壓接點，或是上述的電磁輻射抑制結構104及/或304亦可完全不耦接至一參考電壓接點。
上述的電磁輻射抑制結構104及/或304和上述的電感電容共振腔102及/或302的相對位置並不限定於上述實施例的配置。在本發明的其它實施例中，刻意的將一電磁輻射抑制結構和一電感電容共振腔的距離拉遠，使該電磁輻射抑制結構所屬的一晶粒和該電感電容共振腔所屬的另一半導體晶粒之間還隔著又另一半導體晶粒，並形成三維堆疊架構，但本發明不限定之間晶粒的個數或其堆疊方式，例如習知的二點五維積體電路(2.5D IC)堆疊架構亦屬於本發明的範圍，因此，熟習此領域者應能知曉上述的所有實施例中的不同晶粒可以係完全相同或是各自不相同的半導體製程所實現。或是，在本發明的其它實施例中，係將一電磁輻射抑制結構配置於一電感電容共振腔所在的一晶粒的下方的另一半導體晶粒。在本發明的其它實施例中，為防止一電感電容共振腔向下從印刷電路板(Printed Circuit Board,PCB)的穿孔產生電磁輻射，係將一電磁輻射抑制結構配置於一電感電容共振腔所在的一晶粒的下方的另一半導體晶粒；或是係將一電磁輻射抑制結構配置於一電感電容共振腔所在的一晶粒的下方的印刷電路板。
上述的電磁輻射抑制結構104及/或304可適用於其它需要抑制電磁輻射的場合。在本發明的其它實施例中，一電磁輻射抑制結構可以係用於抑制一基於電感的轉換器(transformer)的電磁輻射。其抑制結構的封閉的多邊形環狀結構所環繞之內部中空區域可能只包含電感電容共振腔的佈局圖，也可以是更廣泛的區域，例如包含更多金屬導線及其它電路元件。在此實施例中，抑制結構的封閉的多邊形環狀結構所環繞之內部中空區域裡最少有一個電感或變壓器。
第4圖為本發明電磁輻射抑制方法的一第一實施例的流程圖。倘若大體上可達到相同的結果，並不一定需要按照第4圖所示之流程中的步驟順序來進行，且第4圖所示之步驟不一定要連續進行，亦即其他步驟亦可插入其中。此外，第4圖中的某些步驟可根據不同實施例或設計需求省略之。第4圖的共存控制方法的詳細步驟說明如下：402：於一第二半導體晶粒中形成一封閉的多邊形環狀結構；404：利用該封閉的多邊形環狀結構來感應形成於一第一半導體晶粒中的一基於電感的電路所發出的電磁輻射，來產生一反向電磁輻射，以抑制該基於電感的電路所發出的電磁輻射穿過該封閉的多邊形環狀結構所環繞之內部中空區域；以及406：將該封閉的多邊形環狀結構與該基於電感的電路耦接至同一參考電壓。
第5圖為本發明電磁輻射抑制方法的一第二實施例的流程圖。倘若大體上可達到相同的結果，並不一定需要按照第5圖所示之流程中的步驟順序來進行，且第5圖所示之步驟不一定要連續進行，亦即其他步驟亦可插入其中。此外，第5圖中的某些步驟可根據不同實施例或設計需求省略之。 第5圖的共存控制方法的詳細步驟說明如下：502：於一印刷電路板中形成一電磁輻射抑制結構；以及504：利用該電磁輻射抑制結構來感應形成於一半導體晶粒中的一電磁輻射源結構所發出的電磁輻射來產生一反向電磁輻射，以抑制該電磁輻射源結構所發出的電磁輻射穿過該電磁輻射抑制結構。
上述關於本發明的觀念可以藉由半導體實現在任何積體電路中，包含射頻及/或同步時脈應用。例如可以將本發明實現在單獨的半導體設計中，或是實現在特定應用積體電路及/或任何其它子系統中。
雖然本發明已經結合一些實施例進行了說明，但本發明並不限定於此說明書中的特定形式闡述。相反地，本發明的範圍僅受到所附的權利要求限定。此外，雖然發明特徵可能係結合特定實施例來描述，但本領域的技術人員應當理解所描述的實施例的各種特徵可以根據本發明進行組合。
此外，特徵在權利要求中的順序並不意味著必須執行的任何特定順序，且方法權利要求中各個步驟的順序並不意味著這些步驟必須按照該順序來執行。相反地，可以以任何合適的順序來執行這些步驟。此外，單數引用不排除多個。因此，「一」、「第一」、「第二」等用語並不排除多個。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
102‧‧‧電感電容共振腔
104‧‧‧電磁輻射抑制結構
106‧‧‧參考電壓接點

Claims (20)

  1. 一種電子裝置，包含：一電磁輻射源結構，形成於至少一第一半導體晶粒中；以及一電磁輻射抑制結構，形成於一第二半導體晶粒中，用以感應該電磁輻射源結構所發出的電磁輻射來產生一反向磁場，以抑制該電磁輻射源結構所發出的電磁輻射穿過該電磁輻射抑制結構。
  2. 如申請專利範圍第1項所述的電子裝置，其中該電磁輻射源結構係一基於電感的電路。
  3. 如申請專利範圍第1項所述的電子裝置，其中該電磁輻射抑制結構包含一封閉的多邊形環狀結構。
  4. 如申請專利範圍第3項所述的電子裝置，其中該電磁輻射源結構所發出的電磁輻射係垂直穿過該封閉的多邊形環狀結構所環繞之內部中空區域。
  5. 如申請專利範圍第1項所述的電子裝置，其中該電磁輻射抑制結構包含一封閉的圓環形結構。
  6. 如申請專利範圍第5項所述的電子裝置，其中該電磁輻射源結構所發出的電磁輻射係垂直穿過該封閉的圓環形結構所環繞之內部中空區域。
  7. 如申請專利範圍第1項所述的電子裝置，其中該電磁輻射源結構與該電磁輻射抑制結構耦接至同一參考電壓。
  8. 如申請專利範圍第1項所述的電子裝置，其中該電磁輻射抑制結構並未耦 接於該電磁輻射源結構所耦接之任一參考電壓。
  9. 如申請專利範圍第1項所述的電子裝置，其中該第一半導體晶粒和該第二半導體晶粒之間另設置有一第三半導體晶粒，以及該第一半導體晶粒係經由該第三半導體晶粒而耦接於該第二半導體晶粒。
  10. 如申請專利範圍第1項所述的電子裝置，其中該電磁輻射源結構包含一第一部份結構以及一第二部份結構，其中該第一部份結構係設置於該第一半導體晶粒，以及該第二部份結構係設置於一第三半導體晶粒。
  11. 一種電子裝置，包含：一電磁輻射抑制結構，形成於一印刷電路板中；以及一電磁輻射源結構，形成於一半導體晶粒中；其中該電磁輻射抑制結構用以感應該電磁輻射源結構所發出的電磁輻射來產生一反向磁場，以抑制該電磁輻射源結構所發出的電磁輻射穿過該電磁輻射抑制結構。
  12. 一種電磁輻射抑制方法，包含：於一第二半導體晶粒中形成一電磁輻射抑制結構；以及利用該電磁輻射抑制結構來感應形成於至少一第一半導體晶粒中的一電磁輻射源結構所發出的電磁輻射，來產生一反向磁場，以抑制該電磁輻射源結構所發出的電磁輻射穿過該電磁輻射抑制結構。
  13. 如申請專利範圍第12項所述的電磁輻射抑制方法，其中於該第二半導體晶粒中形成該電磁輻射抑制結構的步驟包含有：於該第二半導體晶粒中形成一封閉的多邊形環狀結構。
  14. 如申請專利範圍第13項所述的電磁輻射抑制方法，其中利用該電磁輻射抑制結構來感應形成於該至少一第一半導體晶粒中的該電磁輻射源結構所發出的電磁輻射，來產生該反向電磁輻射，以抑制該電磁輻射源結構所發出的電磁輻射穿過該電磁輻射抑制結構的步驟包含有：利用該封閉的多邊形環狀結構來感應形成於該至少一第一半導體晶粒中的該電磁輻射源結構所發出的電磁輻射，來產生該反向電磁輻射，以抑制該電磁輻射源結構所發出的電磁輻射垂直穿過該封閉的多邊形環狀結構所環繞之內部中空區域。
  15. 如申請專利範圍第12項所述的電磁輻射抑制方法，其中於該第二半導體晶粒中形成該電磁輻射抑制結構的步驟包含有：於該第二半導體晶粒中形成一封閉的圓環形結構。
  16. 如申請專利範圍第15項所述的電磁輻射抑制方法，其中利用該電磁輻射抑制結構來感應形成於該至少一第一半導體晶粒中的該電磁輻射源結構所發出的電磁輻射，來產生該反向電磁輻射，以抑制該電磁輻射源結構所發出的電磁輻射穿過該電磁輻射抑制結構的步驟包含有：利用該封閉的圓環形結構來感應形成於該至少一第一半導體晶粒中的該電磁輻射源結構所發出的電磁輻射，來產生該反向電磁輻射，以抑制該電磁輻射源結構所發出的電磁輻射垂直穿過該封閉的圓環形結構所環繞之內部中空區域。
  17. 如申請專利範圍第12項所述的電磁輻射抑制方法，另包含：將該電磁輻射源結構與該電磁輻射抑制結構耦接至同一參考電壓。
  18. 如申請專利範圍第12項所述的電磁輻射抑制方法，另包含： 不將該電磁輻射抑制結構耦接於該電磁輻射源結構所耦接之任一參考電壓。
  19. 如申請專利範圍第12項所述的電磁輻射抑制方法，其中利用該電磁輻射抑制結構來感應形成於該至少一第一半導體晶粒中的該電磁輻射源結構所發出的電磁輻射的步驟包含有：利用該電磁輻射抑制結構來感應形成於該第一半導體晶粒中的該電磁輻射源結構的一第一部份結構以及形成於該第三半導體晶粒中的該電磁輻射源結構的一第二部份結構所共同發出的電磁輻射。
  20. 一種電磁輻射抑制方法，包含：於一印刷電路板中形成一電磁輻射抑制結構；以及利用該電磁輻射抑制結構來感應形成於一半導體晶粒中的一電磁輻射源結構所發出的電磁輻射來產生一反向磁場，以抑制該電磁輻射源結構所發出的電磁輻射穿過該電磁輻射抑制結構。
TW103136312A 2014-10-21 2014-10-21 電子裝置和電磁輻射抑制方法 TWI575695B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103136312A TWI575695B (zh) 2014-10-21 2014-10-21 電子裝置和電磁輻射抑制方法
US14/876,835 US9775269B2 (en) 2014-10-21 2015-10-07 Electronic apparatus and electromagnetic radiation suppression method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103136312A TWI575695B (zh) 2014-10-21 2014-10-21 電子裝置和電磁輻射抑制方法

Publications (2)

Publication Number Publication Date
TW201616631A TW201616631A (zh) 2016-05-01
TWI575695B true TWI575695B (zh) 2017-03-21

Family

ID=55750235

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136312A TWI575695B (zh) 2014-10-21 2014-10-21 電子裝置和電磁輻射抑制方法

Country Status (2)

Country Link
US (1) US9775269B2 (zh)
TW (1) TWI575695B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504853B2 (en) 2017-05-02 2019-12-10 Realtek Semiconductor Corporation Electronic device capable of suppressing electromagnetic radiation and manufacturing method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI622137B (zh) 2017-03-08 2018-04-21 瑞昱半導體股份有限公司 半導體封裝結構
CN108878399B (zh) * 2017-05-08 2020-12-22 瑞昱半导体股份有限公司 电子装置及其制造方法
TWI748855B (zh) 2021-01-27 2021-12-01 瑞昱半導體股份有限公司 電感裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201118432A (en) * 2009-08-21 2011-06-01 Asml Netherlands Bv Spectral purity filter, lithographic apparatus, and method for manufacturing a spectral purity filter
TW201405758A (zh) * 2012-07-19 2014-02-01 矽品精密工業股份有限公司 具有防電磁波干擾之半導體元件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3864927B2 (ja) * 2003-04-14 2007-01-10 ソニー株式会社 配線基板と回路モジュール
US8928128B2 (en) * 2012-02-27 2015-01-06 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201118432A (en) * 2009-08-21 2011-06-01 Asml Netherlands Bv Spectral purity filter, lithographic apparatus, and method for manufacturing a spectral purity filter
TW201405758A (zh) * 2012-07-19 2014-02-01 矽品精密工業股份有限公司 具有防電磁波干擾之半導體元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504853B2 (en) 2017-05-02 2019-12-10 Realtek Semiconductor Corporation Electronic device capable of suppressing electromagnetic radiation and manufacturing method thereof

Also Published As

Publication number Publication date
US9775269B2 (en) 2017-09-26
TW201616631A (zh) 2016-05-01
US20160113159A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
US9693461B2 (en) Magnetic-core three-dimensional (3D) inductors and packaging integration
US10192833B2 (en) Interposer and semiconductor package with noise suppression features
TWI611437B (zh) 無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法
TWI575695B (zh) 電子裝置和電磁輻射抑制方法
TWI646649B (zh) 具有電感的組件及其封裝結構
TW201801588A (zh) 先進組件在空腔中之技術發展
US9345126B2 (en) Semiconductor package and printed circuit board
JP2017510075A (ja) 半導体パッケージにおけるはんだボール接続でのフェースアップ基板集積化
JP5701806B2 (ja) Ｅｂｇ構造体および半導体装置
TW201523833A (zh) 三維積體電路封裝
JP6306707B2 (ja) 基板上の集積受動デバイス（ｉｐｄ）
TWI479519B (zh) 接地屏蔽電容器、其積體電路、以及其製造方法
TWI499011B (zh) 封裝結構及其製作方法
TWI660483B (zh) 電子裝置及其製造方法
TWI536540B (zh) 半導體結構與降低半導體結構中訊號干擾的方法
WO2018008422A1 (ja) Ｅｓｄ保護機能付きインダクタ
US20210398944A1 (en) Em and rf mitigation silicon structures in stacked die microprocessors for die to platform and die-die rf noise suppression
US10170232B2 (en) Toroid inductor with reduced electromagnetic field leakage
TW201822224A (zh) 電子模組
CN108878399B (zh) 电子装置及其制造方法
WO2019196354A1 (zh) 电感堆叠结构
TWI828378B (zh) 電源設計架構
KR20140064276A (ko) 파워 메탈 메쉬 및 이를 포함하는 반도체 메모리 장치
WO2020155478A1 (zh) 集成电感结构和集成电路
CN105555108B (zh) 电子装置和电磁辐射抑制方法