JPH0864984A - 低emi構造 - Google Patents

低emi構造

Info

Publication number
JPH0864984A
JPH0864984A JP19511594A JP19511594A JPH0864984A JP H0864984 A JPH0864984 A JP H0864984A JP 19511594 A JP19511594 A JP 19511594A JP 19511594 A JP19511594 A JP 19511594A JP H0864984 A JPH0864984 A JP H0864984A
Authority
JP
Japan
Prior art keywords
layer
circuit board
ground
power supply
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19511594A
Other languages
English (en)
Inventor
Yutaka Akiba
豊 秋庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19511594A priority Critical patent/JPH0864984A/ja
Publication of JPH0864984A publication Critical patent/JPH0864984A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【目的】本発明は、回路基板とこれに隣接する金属板
(グランドプレ−ン)との配置構造に対して平行板線路
を形成し整合終端することにより、回路基板からの不要
輻射を効果的に抑制する低EMI構造の提供を目的とす
る。 【構成】本発明は、回路基板のグランド層または電源層
とこれに隣接した金属板とで平行板線路を形成し、線路
の周辺端部で整合負荷となる抵抗を介して電気的に接続
した構造を特徴とする。 【効果】本発明は、回路基板とこれに隣接した金属板で
平行板線路を形成し、線路の周辺端部で整合負荷となる
抵抗を介して電気的に接続することにより、線路上に定
在波を立たないようにできるため、不要輻射を大幅に抑
制する効果がある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、特にIC、LSI素子
や回路の高速化、高密度化で増々重要となるEMC対応
の電子機器に係る不要輻射ノイズの抑制方法、及びこれ
を用いた回路基板、電子装置に関する。
【0002】
【従来の技術】従来技術として、特開平5−13659
1号号公報を取り上げる。
【0003】回路基板から発生する不要輻射が外部へ漏
洩するのを防止するため、回路基板にシ−ルドカバ−を
取り付けること、つまり輻射面を金属板で覆うことを考
えている。回路基板をシ−ルドカバ−で囲むことにより
シ−ルド効果が得られるとしているが、メカニズムの解
明が遅れているため必要な周波数領域で十分な効果を得
ることが難しい状況にある。
【0004】
【発明が解決しようとする課題】本発明は、回路基板に
金属板(グランドプレ−ン)を隣接させた配置構造に対
して新たな構造モデルを導入することにより、回路基板
からの不要輻射を効果的に抑制するための低EMI構造
を提供する。
【0005】
【課題を解決するための手段】本発明は、上記した課題
を解決するため、回路基板とこれに隣接する金属板で平
行板線路モデルを形成できることを新たに見い出し、こ
のモデルの性質を基に解決手段を見い出した。つまり、
回路基板のベタ層に金属板を隣接させて線路構造を形成
し、線路周辺部で整合終端をとる構造手段を与えること
により回路基板からの不要輻射を抑制する。
【0006】
【作用】回路基板とこれに隣接する金属板とが矩形形状
(a1×a2;a1>a2)の場合、回路基板のグランド層
または電源層等のベタ層と金属板とからなる2つの導体
層間に平行板線路を形成すると、特性抵抗Rciは次式で
与えられる。
【0007】
【数1】
【0008】但し、i=1,2 d:グランド層又は電源層等のベタ層と金属板とのギャ
ップ長さ a1:平行板線路の長辺長さ a2:平行板線路の短辺長さ μ0:真空の透磁率[4π/107(H/m)] ε0:真空の誘電率[8.854/1012(F/m)] この特性抵抗Rci(i=1,2)の計算値が、TDR波形から
得られる実験値と良く一致することから、線路モデルに
よる解析が有効である。
【0009】不要輻射発生原因の一つは、回路動作に伴
うグランド層又は電源層等に発生する電位変動であり、
これを抑制、吸収することにより輻射が抑えられる。
【0010】本発明は、上記した線路モデルに基づき、
回路基板のグランド層又は電源層とこれに隣接した金属
板とからなる平行板線路において、整合終端構造を用い
て線路上に定在波が立たない構造を提供している。
【0011】立体回路である平面上の線路にチップ抵抗
等からなるディスクリ−ト部品を接続する場合には、効
果的な整合終端を得るための構造として、線路の特性イ
ンピ−ダンスを保持する導体形状(接続リ−ド)を用い
る。これにより、平行板線路の周辺端部に開口部を形成
しても不要輻射を十分に抑制することができる。
【0012】
【実施例】以下、本発明の実施例を説明する。
【0013】図1(a)は、本発明の一実施例であり、
隣接した金属板1と整合終端を実施した回路基板2の断
面図を示す。
【0014】回路基板2は、グランド層3、電源層4、
及び信号層5、6からなる4層基板で、ベタ層のグラン
ド層3、電源層4を信号層5、6の内部に配置する構成
を取る。回路基板2の表面層に当たる信号層5、6の回
路パタ−ン上にはディスクリ−ト部品のIC(LSI)
7やチップ部品8が搭載、接続されている。回路基板2
に隣接した鉄製の金属板1は、回路基板2とスペ−サ9
を介して一定のギャップ長さを保持し、かつ回路基板2
のグランド層3とチップ部品の特性抵抗Rc10を介し
て電気的に接続されている。この時の特性抵抗Rc10
の値は、上記のグランド層3と金属板1との配置構造で
形成される平行板線路モデルを基に数1で与えられる。
【0015】電源層4をグランド層3と金属板1との間
に配置することにより、グランド層3のみならず電源層
4の電位変動をも吸収する線路構造を形成している。更
に、信号層6及び信号層6の回路パタ−ンに搭載された
部品からの不要輻射も同時に抑制する効果がある。グラ
ンド層3の電位変動が電源層4に比べて小さい場合、図
1(a)の回路基板2において、電源層4とグランド層
3の層構成を交換し電源層4と金属板1との間に整合終
端を実施する場合もある。
【0016】図1(b)は、図1(a)において、回路
基板2のグランド層3と金属板1とがチップ部品の特性
抵抗Rc10を介して電気的に接続された線路構造の外
観図を示す。
【0017】特性抵抗Rc10がチップ部品のため、特
性抵抗Rc10の両端に接続される導体は線路の特性イ
ンピ−ダンスを保持する接続リ−ド11を用いた構造を
とる。
【0018】接続リ−ド11の使用により導体が絞り込
まれるため、回路基板2のグランド層3と金属板1とか
らなる線路構造は、側面角部に開口部12を形成させ
る。これにより、配線の取り出しや放熱性の向上を容易
にしている。
【0019】一方、回路基板2のグランド層3と金属板
1とが矩形形状の線路構造であるため2つの線路が存在
する。つまり、特性抵抗Rc10の抵抗値は、各々10
−1、10−2と10−3、10−4(図中省略)とで
は数1から異なる値をもつ。
【0020】図2、図3、図4は、それぞれ本発明のも
う一つの実施例で、回路基板2とこれに隣接した金属板
1とを整合終端する場合の特性抵抗Rc10と接続リ−
ド11との接続構造の断面図を示す。
【0021】図2(a)、図2(b)、図2(c)は、
それぞれ特性抵抗Rc10が回路基板2とこれに隣接し
た金属板1とで形成される平行板線路の外部、端部、内
部に配置され、かつ接続リ−ド11が平面的に形成され
た接続構造の断面図を示す。
【0022】接続リ−ド11の形状は、組立時において
上記した平行板線路の特性インピ−ダンスを満足させて
いる。
【0023】図2(d)は、図2(a)、図2(b)、
図2(c)の側面図を示す。
【0024】図3(a)、図3(b)は、それぞれ特性
抵抗Rc10が上記した平行板線路の外部に配置され、
かつ接続リ−ド11が内側にわん曲した場合の接続構造
の断面図、側面図を示す。
【0025】図4(a)、図4(b)は、それぞれ特性
抵抗Rc10が上記した平行板線路の外部に配置され、
かつ接続リ−ド11が外側にわん曲した場合の接続構造
の断面図、側面図を示す。
【0026】図5(a)は、もう一つの実施例であり、
回路基板2のグランド層3と金属板1とがチップ部品の
特性抵抗Rc10を介して電気的に接続される線路構造
において、チップ部品の特性抵抗Rc10を角部13に
配置した場合の外観図を示す。
【0027】チップ部品の特性抵抗Rc10を角部13
に配置させ開口部12を側面中央部に移動させることに
より、コネクタ等からの配線の取り出しを容易にしてい
る。
【0028】特性抵抗Rc10が10−1a、10−1
bに示すように均等に2分割されて接続リ−ド11−1
a、11−1bと共に各々角部13−1、13−2に配
置される場合、チップ抵抗の抵抗値は整合終端とするた
め各々Rcの2倍となる。
【0029】図5(b)は、もう一つの実施例であり、
回路基板2のグランド層3と金属板1とが二つの矩形形
状を接続した平行板線路構造を与える場合の外観図を示
す。
【0030】上記のグランド層3と金属板1とからなる
平行板線路構造は、等価的にグランド層3−1、金属板
1−1とグランド層3−2、金属板1−2とからなる2
つの矩形形状の線路を接続辺14−1、14−2で接続
した構造で与えられる。この場合、接続辺14−1、1
4−2よりも大きな辺を有するグランド層3−1と金属
板1−1とからなる線路が整合終端構造で影響を受け
る。つまり、線路の等価的な結合により数1における平
行板線路の辺長さaが接続辺14−1、14−2の長さ
分だけ減少するため、特性抵抗Rc15が増加する。
【0031】以上から、複数個(3個以上)の矩形形状
で表せる複雑な平行板線路の場合も、同様にして適正な
整合終端構造を提供することができる。
【0032】図6(a)は、もう一つの実施例で、回路
基板2(図中省略)のグランド層3と金属板1とを着脱
可能な部品で整合終端した構造の外観図を示す。
【0033】図6(b)は、チップ部品からなる特性抵
抗Rc10と接続リ−ド11を絶縁性の板材16に固着
させた整合終端用の部品17の外観図を示す。
【0034】回路基板2(図中省略)のグランド層3と
金属板1とを整合終端用の部品17で挟み込んで位置決
め固定し、組立性を向上させている。整合終端用の部品
17は、接続リ−ド11をBeCu等の材質で形成する
ことにより構造的にバネ性をもたせ、グランド層3や金
属板1との接触信頼性を確保している。
【0035】図7(a)は、もう一つの実施例であり、
回路基板2のグランド層3と金属板1との平行板線路に
おいて、シ−ト状材質18を用いて整合終端した構造の
断面図を示す。
【0036】図7(b)は、図7(a)に示す構造の外
観図を示す。
【0037】回路基板2は、グランド層3、電源層4、
及び両面に形成された信号層5、6からなる4層基板で
ある。回路基板2のグランド層3とこれに隣接した金属
板1とから形成される平行板線路を一定の抵抗率を有す
るシ−ト状材質18により整合終端して不要輻射を抑制
している。シ−ト状材質18をゴム状の弾力性のある材
質とし、これをグランド層3と金属板1とでサンドウィ
ッチ構造とした後、締め付け用治具19により位置決め
して固着している。
【0038】図8(a)は、もう一つの実施例であり、
筐体ケ−ス20の内面に取り付けられた金属板1と回路
基板2のグランド層3とを整合終端した構造の断面図を
示す。
【0039】回路基板2はグランド層3、電源層4、及
び信号層5、6からなる4層ガラスエポキシ基板であ
る。グランド層3と多数個のスル−ホ−ル21を介して
低インピ−ダンスで電気的に接続されたベタ層22を信
号層6の周辺部に形成している。
【0040】筐体ケ−ス20のプラスチック樹脂23に
張付けられた薄型の金属板1と回路基板2のグランド層
3とで平行板線路を形成し、特性抵抗Rc10で整合終
端した構造を与えている。筐体ケ−ス20がZnめっき
鋼板の金属板1だけの場合もある。
【0041】特性抵抗Rc10の両側にバネ性のある材
質(BeCu等)で形成された接続リ−ド11が取り付
けられ、各々接続リ−ド11の一部である接触面24
(24−1、24−2)に対して信号層6の周辺部に形
成されたベタ層22と薄型の金属板1とがネジ25の締
め付けにより接触し電気的な接続を得ている。
【0042】図8(b)は、本発明のもう一つの実施例
であり、上記した平行板線路で用いられる着脱可能な整
合終端構造の外観図を示す。
【0043】絶縁性樹脂26は、チップ抵抗を用いた特
性抵抗Rc10とこれに接続される接続リ−ド11とを
固着、カバ−すると同時に上記した平行板線路の位置決
めをしている。外部との電気的な接触部となる接続リ−
ド11の接触面24−1、24−2(図中省略)だけが
絶縁性樹脂26の外側に現れている。
【0044】特に、これまでの実施例の場合、金属板1
と回路基板2のグランド層3とで形成される線路が一つ
であり、回路基板2の片側に金属板1を配置して整合終
端を行っているが、必ずしも片側だけである必要はな
い。回路基板2の信号層5、6に搭載される部品(I
C,LSI等)や信号ラインからの不要輻射が大きい場
合、また電源層4がグランド層3と金属板1の間に挟み
込めない場合等では、両側に金属板を配置し2つの線路
を形成して整合終端する構造が不要輻射の抑制に有効で
ある。
【0045】
【発明の効果】本発明は、回路基板に金属板を隣接させ
た構造を平行板線路として形成し、周辺端部で整合負荷
となる抵抗を介して電気的に接続することにより、線路
上に定在波が立たないようにできるため、不要輻射を大
幅に抑制する効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例であり、隣接した金属板1と
整合終端を実施した回路基板2の断面図及び平行板線路
の整合終端構造の外観図を示す。
【図2】本発明のもう一つの実施例を示し、平行板線路
における整合終端構造で接続リ−ド11を平面的に形成
した場合の断面図及び側面図を示す。
【図3】本発明のもう一つの実施例であり、平行板線路
における整合終端構造で接続リ−ド11を内側にわん曲
するように形成した場合の断面図及び側面図を示す。
【図4】本発明のもう一つの実施例であり、平行板線路
における整合終端構造で接続リ−ド11を外側にわん曲
するように形成した場合の断面図及び側面図を示す。
【図5】本発明のもう一つの実施例であり、平行板線路
における整合終端構造で特性抵抗Rcを角部に配置した
場合の外観図及び平行板線路が大きさの異なる2つの矩
形形状を接続した形状で形成された整合終端構造の外観
図を示す。
【図6】本発明のもう一つの実施例であり、平行板線路
における整合終端構造を着脱可能な部品で形成した場合
の外観図及び整合終端構造で用いた着脱可能な部品の外
観図を示す。
【図7】本発明のもう一つの実施例であり、平行板線路
における整合終端構造でシ−ト状材質18を用いて整合
負荷を接続した場合の断面図及び外観図を示す。
【図8】本発明のもう一つの実施例であり、平行板線路
における整合終端構造で筐体ケ−ス20に取り付けられ
た金属板1を用いた場合の断面図及び平行板線路におけ
る着脱可能な整合終端構造の外観図を示す。
【符号の説明】
1:金属板(グランドプレ−ン) 2:回路基板 3:グランド層 4:電源層 5、6:信号層 10:特性抵抗Rc 11:接続リ−ド

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】少なくとも信号層とグランド層を有する回
    路基板と、これに隣接したグランドプレ−ンとの配置構
    造において、上記グランド層と上記グランドプレ−ンと
    で平行板線路を形成し、上記線路の周辺端部で整合負荷
    となる抵抗を介して電気的に接続したことを特徴とする
    低EMI構造。
  2. 【請求項2】上記請求項1でグランド層とグランドプレ
    −ンとからなる平行板線路を周辺端部で整合負荷となる
    抵抗を介して電気的に接続する構造において、上記整合
    負荷の抵抗と接続される導体を上記線路の特性インピ−
    ダンスを保持させる構造としたことを特徴とする低EM
    I構造。
  3. 【請求項3】上記請求項1で信号層とグランド層に加え
    て電源層も有する回路基板とこれに隣接した上記グラン
    ドプレ−ンとの配置構造において、少なくとも上記電源
    層が上記平行板線路の間に挟まれるように配置した構造
    を特徴とする低EMI構造。
  4. 【請求項4】上記請求項1において、信号層とグランド
    層に加えて電源層も有する回路基板とこれに隣接したグ
    ランドプレ−ンとの配置構造で、上記グランド層に代わ
    る上記電源層と上記グランドプレ−ンとで平行板線路を
    形成し、上記線路の周辺端部で整合負荷となる抵抗を介
    して電気的に接続したことを特徴とする低EMI構造。
  5. 【請求項5】上記請求項1において、上記グランドプレ
    −ンを上記回路基板の上下に配置して2つの平行板線路
    を形成し、各々の線路に対して周辺端部で整合負荷とな
    る抵抗を介して電気的に接続したことを特徴とする低E
    MI構造。
JP19511594A 1994-08-19 1994-08-19 低emi構造 Pending JPH0864984A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19511594A JPH0864984A (ja) 1994-08-19 1994-08-19 低emi構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19511594A JPH0864984A (ja) 1994-08-19 1994-08-19 低emi構造

Publications (1)

Publication Number Publication Date
JPH0864984A true JPH0864984A (ja) 1996-03-08

Family

ID=16335748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19511594A Pending JPH0864984A (ja) 1994-08-19 1994-08-19 低emi構造

Country Status (1)

Country Link
JP (1) JPH0864984A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573804B2 (en) 2000-03-14 2003-06-03 Canon Kabushiki Kaisha Electronic apparatus having a printed circuit board with multi-point grounding
US6614663B1 (en) 1998-07-29 2003-09-02 Hitachi, Ltd. Reducing impedance of power supplying system in a circuit board by connecting two points in one of a power supply pattern and a ground pattern by a resistive member
WO2010047149A1 (ja) * 2008-10-24 2010-04-29 株式会社日立製作所 ノイズ評価装置
JP2011083064A (ja) * 2009-10-02 2011-04-21 Mitsuba Corp 駆動制御装置、およびモータユニット
US11575211B2 (en) 2020-09-24 2023-02-07 Rockwell Collins, Inc. System and method for shielding attenuation of electromagnetic interference emissions

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614663B1 (en) 1998-07-29 2003-09-02 Hitachi, Ltd. Reducing impedance of power supplying system in a circuit board by connecting two points in one of a power supply pattern and a ground pattern by a resistive member
US6573804B2 (en) 2000-03-14 2003-06-03 Canon Kabushiki Kaisha Electronic apparatus having a printed circuit board with multi-point grounding
WO2010047149A1 (ja) * 2008-10-24 2010-04-29 株式会社日立製作所 ノイズ評価装置
JP2010101760A (ja) * 2008-10-24 2010-05-06 Hitachi Ltd ノイズ評価装置
JP2011083064A (ja) * 2009-10-02 2011-04-21 Mitsuba Corp 駆動制御装置、およびモータユニット
US11575211B2 (en) 2020-09-24 2023-02-07 Rockwell Collins, Inc. System and method for shielding attenuation of electromagnetic interference emissions

Similar Documents

Publication Publication Date Title
US4954929A (en) Multi-layer circuit board that suppresses radio frequency interference from high frequency signals
US5315069A (en) Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards
US6459593B1 (en) Electronic circuit board
US6777620B1 (en) Circuit board
JP2004055988A (ja) 情報処理装置
JP3228841B2 (ja) シールド装置
JPH01233795A (ja) 混成集績回路
JP2020021808A (ja) 回路基板とその回路基板を有する電子装置
JPH0864984A (ja) 低emi構造
JP6612008B1 (ja) 電子機器
US6707675B1 (en) EMI containment device and method
JPH08204377A (ja) 遮蔽体
JP2003218541A (ja) Emi低減構造基板
US6933805B1 (en) High density capacitor filter bank with embedded faraday cage
JPH03132059A (ja) Icの実装方法
JPH05136593A (ja) シールド構造
JPH03500593A (ja) 集積回路を電気的に非活性化する装置
JPH11135977A (ja) 電子回路
JP2000115086A (ja) 電磁遮蔽電子回路基板
JPH0462479B2 (ja)
TWI291853B (en) Shielding device for reducing EMI
JP2001223114A (ja) ノイズ除去ユニット
JPS61166200A (ja) ハイブリツド集積回路装置
JPH03239399A (ja) プリント配線板のシールド構造
JPS6214491A (ja) 電子回路基板