KR101087733B1 - 배선기판과 회로모듈 - Google Patents

배선기판과 회로모듈 Download PDF

Info

Publication number
KR101087733B1
KR101087733B1 KR1020040024802A KR20040024802A KR101087733B1 KR 101087733 B1 KR101087733 B1 KR 101087733B1 KR 1020040024802 A KR1020040024802 A KR 1020040024802A KR 20040024802 A KR20040024802 A KR 20040024802A KR 101087733 B1 KR101087733 B1 KR 101087733B1
Authority
KR
South Korea
Prior art keywords
shielding
wiring
films
wiring board
film
Prior art date
Application number
KR1020040024802A
Other languages
English (en)
Other versions
KR20040089558A (ko
Inventor
츠카모토소타로
구로미야사토루
하나이노부히로
하야시다마사토
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20040089558A publication Critical patent/KR20040089558A/ko
Application granted granted Critical
Publication of KR101087733B1 publication Critical patent/KR101087733B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G25/00—Shores or struts; Chocks
    • E04G25/04—Shores or struts; Chocks telescopic
    • E04G25/06—Shores or struts; Chocks telescopic with parts held together by positive means
    • E04G25/061—Shores or struts; Chocks telescopic with parts held together by positive means by pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Architecture (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

배선기판은 베어(bare) 무선 주파수 IC를 수납한다. 차폐 배선막들은 상기 IC의 위아래에 제공된다. 다수의 차폐 층간 접속전도막들, 즉, 차폐 비아-홀(via-holes)은 상기 IC를 둘러싸기 위해서 제공된다. 상기 차폐 배선막들과 상기 차폐 층간 접속전도막들은 상기 IC를 전기적으로 차폐할 수 있는 차폐 케이지를 특징으로 하고 있다. 그러므로 차폐 갭(gap)을 부착시킬 필요가 없다.

Description

배선기판과 회로모듈{Wiring board and circuit module}
도 1은 회로 모듈의 종래 예를 보여주는 단면도이다.
도 2a는 본 발명의 제 1실시 예에 따른 회로 모듈의 단면도이다.
도 2b는 회로 모듈에 포함된 배선기판의 차폐케이지(shield cage)를 보여주는 사시도이다.
도 2c는 차폐 케이지의 평면 단면도이다.
도 3a는 본 발명의 제 2실시 예에 따른 회로 모듈의 단면도이다.
도 3b는 회로 모듈에 포함된 배선기판의 차폐 케이지의 사시도이다.
본 발명은 층간 절연막들 사이에 제공되는 다수의 배선막들과 층간절연막들을 통해서 확장하고 다른 층들에서 배선막들 사이에 전기적 접속을 제공하는 층간 접속전도막들을 가지고, 적어도 하나의 베어(bare) 반도체 집적회로 장치를 수납하는 배선기판에 관한 것이다. 본 발명은 또한 또 다른 반도체 집적회로 장치와 배선기판에 설치되는 수동의 소자를 가지는 회로 모듈에 관한 것이다.
고주파신호 전송/수신용 무선 통신 ICs(semiconductor integrated circuit devices)와 고속 디지털 신호 처리용 ICs은 주위환경들로부터 방사되는(radiated) 노이즈에 영향을 받기 쉽고, 상기 ICs는 역시 다른 장치들에 관련한 소스를 생성하는 방사(radiation)-노이즈일 수 있다.
또한, 전통적인 접근에서, 이러한 ICs은 전도의 차폐 갭들로 덮여있고, 예를들면, 다른 장치들로부터 전기적으로 차폐하기 위해 접지선들과(ground lines) 접속된다(즉, 접지된다).
도 1에서 RF-IC(radio-frequency integrated device)를 가지는 회로 모듈의 종래 예를 설명한다. 예를 들면, 고주파신호 전송/수신용 또는 고속 디지털 신호 처리용이다. 차폐 갭은 전기적 실딩(shielding)을 제공하기 위해 RF-IC에 제공된다.
참조기호 101은 배선기판을 나타내고, 102는 합성수지로 만들어진 층간절연막들을 나타낸다. 참조부호(103)는 구리와 같은 컨덕터로 만들어진 배선막들을 나타낸다. 참조부호(104)는 층간절연막들(102)을 통해 확장하고 다른 층들에서 제공되는 배선막들 사이에 전기적 접속을 제공하는 층간 접속전도막들을 나타낸다. 층간 접속전도막들(104)은 비아-홀(via-holes), 드루-홀(through-holes) 등으로 불린다. 접속전도막들(104)은 아래에서 ‘비아-홀(via-holes)'에 대해 알아보도록 할 것이다.
참조부호(105)는 배선기판(101)의 한 표면에 설치되는 IC를 나타낸다. 참조부호(106)는 배선기판(101)의 표면에 설치되는 수동의 소자(예를 들면, 레지스터, 캐페시터, balun 회로, 크리스탈 오실레이터 또는 필터)를 나타낸다. 참조부호(107)는 예를 들면, 고주파신호 전송/수신용 RF-IC를 나타낸다. 상기 서술 과 같이, 차폐 갭(108)은 RF-IC(107)의 윗면과 외면(바깥쪽 면들)을 전기적으로 차폐하기 위해 제공된다. 말할 필요도 없이, 차폐 갭(108)은 접지선 등의 차폐 포텐셜-포인트(shield potential point)와 접속된다.
이러한 고주파 회로 모듈에 따라서, 차폐 갭(108)은 주위의 노이즈가 RF-IC(107)에 침투하는 것을 막을 수 있고, 또한 RF-IC(107)가 다른 장치들에게 노이즈 방사(radiation) 소스가 되는 것을 막을 수 있다.
일본 심사 특허 출원 공개 번호. 2001-77537은 전기적 실딩을 제공하기 위한 대체 기술을 공개한다. 기술면에서, 베어 IC를 수납하기 위한 수납공간은 배선기판의 안쪽에 제공되고, 차폐 배선막들은 배선기판의 안쪽의 수납공간의 위아래(above and below)에 제공되고 접지선(ground line)에 접속된다. 그러므로 수납공간의 범위내의 IC는 차폐 배선막들의 상하부(upper and lower)에 의해 전기적으로 차폐된다.
그러나 도 1에서 도시된 종래 기술은 정전기 차폐를 제공하기 위해서 IC(예를 들면, RF-IC(107))를 커버링(covering)하기 위한 차폐 갭(108)의 부착(attachment)을 요구하므로, 소형화를 이루는 것이 어렵다는 문제가 발생한다.
특히, 가장 큰 요구는 이동 전화기, 이동 전자 장치들 등의 소형화를 위해 존재하고, 가장 큰 요구는 또한 그것에 사용되기 위한 고주파 모듈 등에 존재한다.
그러므로 도 1에서 도시된 차폐 갭(108)의 부착을 요구하는 종래 기술은 소형화에 대한 요구를 실현하는데 어려움을 가지고 있기 때문에, 그것은 고려할 문제 를 가지고 있다.
게다가, 차폐 갭(108)의 부착은 시간, 비용을 요구하기 때문에, 종래 기술은 비용감소에 대한 요구를 만족시키는 어려움이 있다.
차폐 갭(108)은 또한 IC(107)의 바닥-면(bottom-side)을 전기적으로 차폐할 수 없는 단점이 있다.
다른 한편으로, 일본 심사 특허 출원 공개 번호. 2001-77537에서 공개된 기술에 따르면, 차폐 갭(108)을 부착할 필요가 없다. RF-IC와 같은 IC는 배선기판 범위내의 수납공간 안에 수납되고, 배선기판의 배선막에 의해 전기적으로 차폐된다. 그러므로 기술은 소형화를 용이하게 한다. 게다가, 갭과 같은 부착에 대한 처리가 필요하지 않기 때문에, 도 1에서 도시된 종래 기술과 비교해서 이 기술은 시간과 비용을 감소시킨다.
게다가, 일본 심사 특허 출원 공개 번호. 2001-77537에서 공개된 기술은 또한 IC의 윗면뿐만 아니라 바닥면 또한 전기적으로 차폐하는 데 있어서도 유리하다.
그러나 일본 심사 특허 출원 공개 번호. 2001-77537은 RF-IC의 측 표면들로부터 RF-IC을 침투하는 노이즈에 대하여 정전형(electrostatic) 실딩을 제공하지 않고, 그래서 충분한 정전형 실딩 효과를 제공하지 않는다.
본 발명은 위에서 언급한 문제들을 극복하기 위해 만들어졌고, 본 발명의 목적은 고주파 신호 전송/수신용 IC 또는 고속 디지털신호 처리용 IC와 같은 베어 IC의 수납을 사이즈, 시간 그리고 비용의 증가 없이 더욱 보장된 정전형 실딩을 갖 는 배선기판에 허용하는 것이다.
본 발명의 제 1관점에 따른 배선기판은 내부 베어 반도체 집적회로장치(IC)의 위아래에 제공되는 차폐 배선막들을 가지고, 게다가, IC를 에워싼 다수의 차폐 비아-홀(차폐 드루-홀)을 가진다.
그러므로 배선기판에 따르면, 상하부 차폐 배선막들에 의해 정적으로 차폐되는 베어 IC의 상하부 면뿐만 아니라 베어 IC의 측 표면들은 IC를 에워싼 다수의 차폐 비아-홀(차폐 드루-홀)에 의해 정적으로 차폐될 수 있다.
게다가, 차폐 갭을 부착할 필요가 없기 때문에, 사이즈, 시간 그리고 비용의 증가 없이 정전형 실딩 효과를 높이는 것이 가능하다.
본 발명의 제 2관점에 따르면, 베어 IC는 직접적으로 상부 또는 하부 차폐 배선막들에 설치된다. 다른 배치들은 위에서 설명한 것과 동일하다.
이 배열은 부분을 형성하는 장치의 표면과 마주보는 표면에 부분을 형성하는 RF-IC(8) 장치로부터 열이 방출되는 것을 촉진하게 된다.
베어 IC가 완전히 차폐에 의해 차폐될 때, IC 접지선의 전위가 접근할 수 없는 부분을 가지기 때문에 새김눈(notch)(홀)을 제공할 필요가 있다. 게다가, IC의 전극들은 차폐의 외부에서 뽑아낼 필요가 있다.
그러므로 위/아래의 IC에 배선막의 새김눈(notch)을 제공하거나 그들 사이에 일정한 공간을 가지는 차폐 비아-홀(차폐 드루-홀)을 제공할 필요가 있다.
그러나 공간이 IC의 작동 도중에 방사되는(radiated) 주된 전자기의 파장의 파장(λg)의 1/2보다 클 때, 새김눈 등이 제공되는 부분은 방사(radiation)를 생산 하기 위한 슬릿(slit) 안테나와 같이 작용한다.
그러므로 새김눈 또는 공간이 제공될 때, 상하부 차폐 배선기판 사이의 갭은 아마도 λg/2이하로 설정된다. 이것은 그런 원치 않는 방사(radiation)를 막을 수 있고, 또한 갭의 부분이 방사(radiation)를 생산하는 슬릿 안테나와 같이 작용하는 위험을 제거할 수 있다.
가이드(guide) 파장(λg)은 이제부터 상세히 설명될 것이다. 베어 IC의 전자기파 스펙트럼이 측정되고, λg은 상당한 위조의(spurious) 노이즈의 가장 높은 주파수 성분의 파장이다(예를 들면, 20㏈ 이상의 영상 주파수 노이즈와 고조파(harmonics), 예를 들면, 무선 통신용 IC). 당연히, λg은 기판의 유전체 상수(dielectric constant)이기 때문에 공기중 압축(compression)에 대해 허용하는 값이다(즉, λg=(λo/εr)1/2, λo은 진공에서 가이드 파장을 나타내고 εr은 기판의 상대적인 유전체 상수이다).
홀은 차폐 배선막에 제공된다. 이 조정은 베어 IC의 영향을 주는 특징으로부터 접지선 등의 차폐 전위-포인트의 전위를 막을 수 있다.
게다가, 오히려, 홀의 직경 또는 세로 면(longitudinal side)은 λg/2보다 더 짧고, 즉, 방사(radiating)로부터 금지되기 위한 자기(magnetic) 파장의 파장 (λg)의 1/2이다. 이 조정은 홀의 부분이 반사(reflection)를 야기하는 슬릿 안테나와 같이 작용하는 위험을 제거할 수 있다.
상하부의 배선막들과 다수의 비아-홀(via-holes)은 높이 a, 넓이 b, 길이 c(a≤b≤c)를 갖는 직각의 평행육면체 내부공간을 갖는 차폐케이지(cage)로 정의되 고, 오히려 방사(radiating)로부터 금지되기 위한 자기(magnetic) 파장의 파장(λg)은 λg>2/[{(1/b)2+(1/c)2}1/2]의 관계를 만족한다.
이 조정은 TE101 공진(resonance)을 막을 수 있고, 구멍(cavity) 공진(resonance)의 기본 모드이다. 차폐 케이지의 내부 공간의 높이 a, 넓이 b 그리고 길이 c의 정의는 나중에 도 2a, 2b 및 2c에서 참조하여 상세히 설명된다.
본 발명의 제 3관점은 회로 모듈을 제공하고 게다가 또 다른 IC와 수동의 소자를 포함한다.
IC와 수동의 소자는 위에서 설명된 베어 IC에 더하여 제공되기 때문에, 회로 모듈은 본 발명의 배선기판의 이점과 같은 동일한 이점들을 제공할 수 있다.
본 발명에 따르면, 기본적으로는, 배선기판은 베어 IC를 정적으로(electrostatically) 실딩(shielding)하는 차폐케이지를 가진다. 차폐케이지는 상하부의 베어 IC에 제공되는 차폐 배선막과 층간절연막들을 통해 확장되고 차폐 배선막들 사이에 전기적 접속을 제공하는 다수의 차폐 비아-홀에 의해 구성된다. 베어 IC는 상하부의 차폐 배선막들의 어느 쪽이든 직접적으로 설치될 수 있다. 이러한 경우, 베어 IC에 직접적으로 설치된 차폐 배선막은 설치된 부분과 정전(electrostatic) 실딩 부분 둘 다의 대용이 된다.
홀은 표면(겉 표면)을 형성하는 베어 IC 장치에서 차폐 배선막에 제공되기 위해 필요하고, 즉, 차폐 배선막의 표면을 형성하는 베어 IC 장치가 위쪽으로 향하게 될 때의 상부 차폐 배선막이거나 표면을 형성하는 장치가 아래쪽으로 향하게 될 때의 하부 차폐 배선막이다. 이것은 접지선이 활동적인(active) 표면의 부근에 존재하고, 접지선의 전위가 IC의 특징에 영향을 주는 케이지를 유지한다. 이러한 경우, 방사(radiation)를 막기 위해서, 위에서 기술한 것같이, λg/2 이하로 홀의 직경 또는 세로 면(longitudinal side)을 설정하는 것이 바람직하다.
정적으로 보호되는 IC의 예들은 고주파신호 전송/송신용 RF-IC와 고속 디지털신호 처리용 고속 디지털 IC을 포함한다. 그러나 본 발명은 어떤 IC에도 적용할 수 있다. 본 발명의 아래의 우선 실시 예들은 고주파신호 전송/수신용 RF-IC가 정적으로 차폐되는 예와 관련하여 설명될 것이다.
본 발명은 이제부터 그것의 예들과 관련하여 상세히 설명될 것이다.
도 2a 내지 도 2c는 본 발명의 제 1실시예에 따른 회로 모듈을 나타낸다.
명확하게, 도 2a는 회로 모듈의 단면도이고, 도 2b는 회로 모듈에 포함된 배선기판의 차폐케이지를 보여주는 사시도이고, 도 2c는 차폐 케이지의 평면 단면도이다.
도 2a에서, 참조부호(2)는 회로 모듈, 예를 들면, Bluetooth ISM(공업, 과학 및 의학) 대역(2.4 GHz 대역)에 사용하는 저전력 무선 통신 모듈이고, 참조부호(4)는 배선기판을 나타낸다. 배선기판(4)은 IC 트랜스시버 모뎀용 IC와 같은 RF-IC(8)가 수납되는 수납공간(6)을 가진다.
참조부호(10)는 배선기판(4)을 위한 배선막들을 나타낸다. 배선막들(10)은 구리와 같은 금속으로 만들어진다. 참조부호(12)는 수지로 만들어진 절연층을 나타낸다. 참조부호(14)는 비아-홀은 나타내고, 이것은 층간 절연막들을 통 해 확장하고 다른 층들에 제공되는 배선막들(10) 사이에 전기적 접속을 제공한다.
참조부호(16)는 IC(예를 들면, 제어부와 같이 조작하는 베이스밴드(baseband) IC)를 나타내고, 이것은 배선기판(4)의 한 표면에 설치된다. 참조부호(18)는 수동 소자를 나타내고(예를 들면, 레지스터, 캐페시터, 발룬 회로, 크리스탈 오실레이터 또는 필터) 이것은 배선기판(4)의 표면에 설치된다.
도 2b와 도 2c에서, 참조부호(20)는 RF-IC(8)을 정적으로 실딩하기 위한 차폐 케이지를 나타낸다. 차폐 케이지(20)는 상부 플랫-플레이트(flat-plate) 차폐 배선막(10u), 하부 차폐 배선막(10d)과 차폐 비아-홀(14s)을 가진다. RF-IC(8)는 상부 차폐 배선막(10u)의 바닥(bottom) 표면에 설치된다. 하부 차폐 배선막(10d)은 상부 차폐 배선막(10u)과 평행하게 되기 위해 RF-IC(8)의 아래에 배열된다. 차폐 비아-홀(14s)들은 상부 차폐 배선막(10u)과 하부 차폐 배선막(10d) 사이에 전기적 접속들을 제공하기 위해 그것들 사이, 그리고 근접해서 배열된다.
참조문자 d는 근접한 비아-홀(14s) 사이의 공간을 나타낸다. 차폐 케이지(20)는 공간, 예를 들면, RF-IC(8)의 전극을 바깥 쪽으로 뽑아내기 위한 공간을 요구하고, 그러므로 RF-IC(8)를 밀봉하는 것을 불가능하게 만든다. 본 실시 예에서, 근접한 비아-홀(14s) 사이의 공간은 전극을 뽑아내기 위해 사용되고, 공간의 크기는 d에 의해 표시된다. 참조문자 a는 상부 차폐 배선막(10u)과 하부 차폐 배선막(10d) 사이의 갭을 나타내고, 참조문자 b는 차폐 케이지(20)의 내부 표면의 옆면을 나타내고, 참조문자 c는 차폐 케이지(20)의 내부 표면의 세로 면을 나타낸다. 이 경우, 차폐 케이지(20)의 내부 표면은 상부 차폐 배선막(10u)과 하 부 차폐 배선막(10d)의 사이의 모든 차폐 비아-홀들(14s)에 의해 에워싸인 부분(22)(도 2c에 도시된 기다란 빗금친 이중의 짧은 선)과 관련한다. 옆면(넓이)은 b에 의해 표시되고 세로면(길이)은 c에 의해 표시된다.
말할 필요도 없이, 차폐 케이지(20)를 구성하는 상부 차폐 배선막(10u), 하부 차폐 배선막(10d) 및 차폐 비아-홀(14s)은 예를 들면, 접지선과 연결된다(즉, 접지된다).
회로 모듈(2)은 RF-IC(8)가 차폐 케이지(20)에 의해 정적으로 차폐되기 때문에, 외부 노이즈의 침투를 막을 수 있다.
게다가, 회로 모듈(2)은 차폐 갭의 부착을 요구하지 않고, 그러므로, 크기, 시간 및 비용의 증가 없이 정적 실딩 효과를 강화하는 것을 가능하게 한다.
게다가, 회로 모듈(2)은 RF-IC(8)가 상부 차폐 배선막(10u)에 직접적으로 설치되기 때문에, 부분을 형성하는 RF-IC(8) 장치에서 부분을 형성하는 장치의 표면에 마주보는 표면까지 열을 방출하는 것이 용이하게 할 수 있다. 방사(radiating)로부터 금지되는 전자기파의 파장(λg)은 λg>2[{(1/b)2+(1/c)2}1/2]의 관계를 만족하는 것이 바람직하다.
이것은 그러한 조정이 TE101 공진(resonance)을 방지할 수 있기 때문에, 구멍(cavity) 공진의 베이직 모드이다.
또한, 슬릿 안테나와 같이 작용하므로 차폐케이지(20)를 막기 위해서는, λg/2 이하로 d(d>a)를 설정하는 것이 바람직하다.
도 3a와 도 3b는 본 발명의 제 2실시예에 따른 회로 모듈을 나타낸다. 명확하게, 도 3a는 회로 모듈에 포함된 배선기판의 차폐 케이지의 개략도이고, 차폐케이지는 거꾸로 도시되었다. 참조부호 2a는 본 실시예에 따르는 회로 모듈을 나타낸다. 회로 모듈(2a)은 홀(24)이 하부 차폐 배선막(10d)에 제공되는 특징을 제외하고는, 도 2에서 도시한 회로 모듈(2)과 유사하다.
접지선이 IC의 활동적인 표면의 부근에 제공되고 그것의 전위가 IC의 특징에 영향을 줄 때, 홀(24)은 전위가 IC에 영향을 주지 못하도록 작용한다. 홀(24)의 세로 면이 λg/2 이상의 길이를 가질 때, 홀(24)은 반사(reflection)를 야기하는 슬릿 안테나와 같이 작용한다. 그러므로 세로 면은 λg/2 이하로 설정되는 것이 바람직하다.
참조부호(26)는 회로 모듈(2a)에 설치된 인쇄된 배선기판을 나타낸다. 참조부호(28)는 인쇄된 배선기판(26)의 접지선과 같이 작용하는 배선막을 나타낸다. 참조부호(30)는 드루-홀을 나타낸다.
회로 모듈(2a)은 도 1에서 도시한 회로 모듈(2)과 같이 동일한 이점들을 제공한다. 또한, 하부 차폐 배선막(10d)이 RF-IC(8)의 활동적인 부분에 대응하는 부분에서 홀(24)을 가지기 때문에, 회로 모듈(2a)은 RF-IC(8)의 활동적인 부분위에 접지선의 전위의 작용을 제거하거나 감소할 수 있다.
게다가, 위에서 설명한 것과 같이, 홀(24)의 직경 또는 세로 면을 λg/2이하로 설정하는 것은 홀의 부분이 반사(reflection)를 야기하는 슬릿 안테나와 같이 작용하는 위험을 제거할 수 있다.
배선기판은 베어(bare) 무선 주파수 IC를 수납한다. 차폐 배선막들은 상기 IC의 위아래에 제공된다. 다수의 차폐 층간 접속전도막들, 즉, 차폐 비아-홀(via-holes)은 상기 IC를 둘러싸기 위해서 제공된다. 상기 차폐 배선막들과 상기 차폐 층간 접속전도막들은 상기 IC를 전기적으로 차폐할 수 있는 차폐 케이지로 특징지어진다. 그러므로 차폐 갭(gap)을 부착시킬 필요가 없다.

Claims (6)

  1. 삭제
  2. 층간절연막과;
    적어도 층간절연막의 하나 또는 두 개의 층간절연막의 사이에 각각 제공되는 복수층의 배선막과;
    적어도 상기 두 개의 층간절연막의 사이에 전기적 접속을 제공하기 위해서, 적어도 상기 층간절연막의 하나를 통해서 확장되어 있는 층간 접속전도막과;
    적어도 하나의 베어(bare) 반도체 집적회로 장치와;
    반도체 집적회로 장치 상에 직접 설치된 제 1차폐 배선막과;
    그곳 사이에 삽입된 반도체 집적회로 장치와 상기 제 1차폐 배선막에 반대되도록 제공된 제 2차폐 배선막과;
    상기 반도체 집적회로 장치의 표면의 주위에 제공되고, 제 1차폐 배선막과 제 2차폐 배선막 사이에 전기적 접속을 제공하는 다수의 차폐 층간 접속전도막과;
    적어도 층간절연막의 하나를 통해서 확장되는 각 차폐 층간 접속전도막을 갖는 것을 특징으로 하는 배선기판.
  3. 제 2항에 있어서,
    상기 제 1과 제 2차폐 배선막들은 그들 사이에 갭(gap)을 가지며,
    상기 갭은 방사(radiating) 되지 않는 전자기파 파장(λg)의 1/2보다 작은 것을 특징으로 하는 배선기판.
  4. 제 3항에 있어서,
    적어도 상기 제 1차폐와 제 2차폐 배선막들중 하나는 홀(hole)을 가지며,
    상기 홀의 세로 면 또는 직경이 방사(radiating) 되지 않는 전자기파 파장(λg)의 1/2보다 작은 것을 특징으로 하는 배선기판.
  5. 제 4항에 있어서,
    상기 제 1차폐와 제 2차폐 배선막들과 상기 차폐 층간 접속전도막은 높이 a, 넓이 b, 길이 c(a≤b≤c)를 가지는 직각의 평행육면체의 내부공간을 가지는 차폐 케이지(cage)로 정의하고,
    방사(radiating) 되지 않는 전자기파의 파장(λg)이 다음의 관계를 만족하는 것으로 정의되는 것을 특징으로 하는 배선기판.
    λg> 2/[{(1/b)2+(1/c)2}1/2]
  6. 회로모듈에 있어서,
    제 5항에 따르는 배선기판과;
    상기 배선기판에 제공되는 적어도 하나의 반도체 집적회로 장치와;
    상기 배선기판에 제공되는 적어도 하나의 수동의 소자로 이루어진 것을 특징으로 하는 회로 모듈.
KR1020040024802A 2003-04-14 2004-04-12 배선기판과 회로모듈 KR101087733B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00108544 2003-04-14
JP2003108544A JP3864927B2 (ja) 2003-04-14 2003-04-14 配線基板と回路モジュール

Publications (2)

Publication Number Publication Date
KR20040089558A KR20040089558A (ko) 2004-10-21
KR101087733B1 true KR101087733B1 (ko) 2011-11-30

Family

ID=33469975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040024802A KR101087733B1 (ko) 2003-04-14 2004-04-12 배선기판과 회로모듈

Country Status (6)

Country Link
US (1) US7122881B2 (ko)
JP (1) JP3864927B2 (ko)
KR (1) KR101087733B1 (ko)
CN (1) CN100433955C (ko)
MY (1) MY139471A (ko)
TW (1) TWI241878B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601715B1 (ko) 2004-12-22 2006-07-18 삼성전자주식회사 인쇄회로기판
JP4185499B2 (ja) 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
KR101049390B1 (ko) 2005-12-16 2011-07-14 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조 방법
TWI376774B (en) * 2007-06-08 2012-11-11 Cyntec Co Ltd Three dimensional package structure
KR100898247B1 (ko) 2007-10-24 2009-05-18 주식회사 동부하이텍 반도체형 ｒｆ소자
FR2937796A1 (fr) * 2008-10-29 2010-04-30 St Microelectronics Grenoble Dispositif semi-conducteur a ecran de protection
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
JP5724214B2 (ja) * 2010-05-24 2015-05-27 日本電気株式会社 通信モジュール
US20120217049A1 (en) * 2011-02-28 2012-08-30 Ibiden Co., Ltd. Wiring board with built-in imaging device
CN102740583B (zh) * 2011-03-31 2015-05-27 富士康(昆山)电脑接插件有限公司 电路板
KR101228731B1 (ko) * 2011-09-15 2013-02-01 삼성전기주식회사 전자 부품 모듈 및 그의 제조 방법
US9368457B2 (en) * 2012-03-07 2016-06-14 Mitsubishi Electric Corporation High-frequency package
JP6343871B2 (ja) * 2013-04-04 2018-06-20 大日本印刷株式会社 部品実装多層配線基板
TWI747805B (zh) * 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器
TWI575695B (zh) * 2014-10-21 2017-03-21 瑞昱半導體股份有限公司 電子裝置和電磁輻射抑制方法
CN105555108B (zh) * 2014-10-28 2018-09-04 瑞昱半导体股份有限公司 电子装置和电磁辐射抑制方法
CN105072881B (zh) * 2015-08-17 2019-03-15 深圳星联天通科技有限公司 一种电磁屏蔽结构
US10643953B2 (en) 2015-11-30 2020-05-05 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic component packaged in component carrier serving as shielding cage
CN105636336B (zh) * 2015-12-29 2018-07-06 广东欧珀移动通信有限公司 印刷电路板和移动终端
CN107072131A (zh) * 2017-06-27 2017-08-18 苏州交运电子科技有限公司 电子设备静电放电解决方法和应用其的电子设备
US10573602B2 (en) * 2018-06-22 2020-02-25 Nanya Technology Corporation Semiconductor device and method of forming the same
KR20200067462A (ko) 2018-12-04 2020-06-12 삼성전기주식회사 전자소자 내장 인쇄회로기판
WO2024024278A1 (ja) * 2022-07-28 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 パッケージおよびパッケージの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553269U (ja) * 1991-12-17 1993-07-13 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH0579995U (ja) * 1992-04-03 1993-10-29 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH0758487A (ja) * 1993-08-20 1995-03-03 Cmk Corp 磁性塗膜及び電磁波シールド層を有するプリント配線板 とその製造方法
JPH0758488A (ja) * 1993-08-20 1995-03-03 Cmk Corp 磁性塗膜及び電磁波シールド層を有するプリント配線板 とその製造方法
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP2809122B2 (ja) * 1994-12-26 1998-10-08 日本電気株式会社 半導体集積回路の配線構造およびその製造方法
US5796170A (en) * 1996-02-15 1998-08-18 Northern Telecom Limited Ball grid array (BGA) integrated circuit packages
JP3464116B2 (ja) * 1997-04-22 2003-11-05 京セラ株式会社 高周波用伝送線路の結合構造およびそれを具備する多層配線基板
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
JP3684524B2 (ja) * 1998-02-05 2005-08-17 ユーディナデバイス株式会社 高周波集積回路装置
JP2000040895A (ja) * 1998-07-24 2000-02-08 Sumitomo Metal Electronics Devices Inc 高周波用基板
JP2001077537A (ja) 1999-09-02 2001-03-23 Sony Corp 多層プリント配線板
JP2001237586A (ja) * 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd 回路基板、回路部品内蔵モジュールおよびそれらの製造方法
JP3821630B2 (ja) * 2000-03-31 2006-09-13 株式会社東芝 高周波シールド構造

Also Published As

Publication number Publication date
US20040245640A1 (en) 2004-12-09
KR20040089558A (ko) 2004-10-21
MY139471A (en) 2009-10-30
JP2004319605A (ja) 2004-11-11
US7122881B2 (en) 2006-10-17
JP3864927B2 (ja) 2007-01-10
CN1543297A (zh) 2004-11-03
CN100433955C (zh) 2008-11-12
TW200425818A (en) 2004-11-16
TWI241878B (en) 2005-10-11

Similar Documents

Publication Publication Date Title
KR101087733B1 (ko) 배선기판과 회로모듈
EP0663142B1 (en) Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards
US5966294A (en) Printed circuit board for prevention of unintentional electromagnetic interference
US6847276B2 (en) Radio frequency circuit module on multi-layer substrate
US5488540A (en) Printed circuit board for reducing noise
KR101176800B1 (ko) 노이즈 억제 및 신호 특성 개선을 위한 전자파 억제 구조물의 배치 구조
US6777620B1 (en) Circuit board
KR900008206B1 (ko) 반도체 장치
US6011299A (en) Apparatus to minimize integrated circuit heatsink E.M.I. radiation
JP2001267702A (ja) プリント配線基板
US6344978B1 (en) Shield case including a material giving a large transmission loss to a radio frequency signal
KR0175000B1 (ko) 전자파 억제구조를 갖는 반도체 소자
JPH08204377A (ja) 遮蔽体
KR101053296B1 (ko) 전자파 차폐 기능을 갖는 전자 장치
JP5307664B2 (ja) 多層基板および電子機器
JP2008103870A (ja) 携帯無線機
JP2901793B2 (ja) 高周波回路ユニット
US10172230B1 (en) Surface mount technology device
JP2004200477A (ja) 電子回路基板および電子回路装置
JP2004214534A (ja) シールドボックスおよび電子機器
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판
EP4383974A1 (en) Electronic assembly with electromagnetic shielding
JP6861904B1 (ja) 電磁シールドケース
JPH09246776A (ja) プリント配線板
JP2001203434A (ja) プリント配線板及び電気機器

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee