JP2020113559A - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP2020113559A
JP2020113559A JP2017067489A JP2017067489A JP2020113559A JP 2020113559 A JP2020113559 A JP 2020113559A JP 2017067489 A JP2017067489 A JP 2017067489A JP 2017067489 A JP2017067489 A JP 2017067489A JP 2020113559 A JP2020113559 A JP 2020113559A
Authority
JP
Japan
Prior art keywords
conductor posts
conductor
electronic component
group
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017067489A
Other languages
English (en)
Inventor
礼滋 中嶋
Reiji Nakajima
礼滋 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2017067489A priority Critical patent/JP2020113559A/ja
Priority to KR1020197026935A priority patent/KR102282097B1/ko
Priority to PCT/JP2018/011572 priority patent/WO2018180939A1/ja
Priority to CN201880023136.0A priority patent/CN110476242B/zh
Priority to US16/581,911 priority patent/US10833023B2/en
Publication of JP2020113559A publication Critical patent/JP2020113559A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/0057—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using diplexing or multiplexing filters for selecting the desired band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/114—Indexing scheme relating to amplifiers the amplifier comprising means for electro-magnetic interference [EMI] protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/312—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Details Of Aerials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Transceivers (AREA)

Abstract

【課題】本発明の課題は、外部へのノイズの放射及び外部からのノイズの侵入を抑制しながらも、シールド層によるノイズの回り込みを低減し、電子部品間のアイソレーション特性を向上できる回路モジュールを提供することである。【解決手段】回路モジュール１００は、電子部品３０と、複数の導体ポスト４０と、複数の電子部品３０及び複数の導体ポスト４０を封止するモールド層５０と、モールド層５０上のシールド層６０と、を備える。電子部品３０は、第１電子部品３１及び第２電子部品３２，３６を含む。複数の導体ポスト４０は、第１電子部品３１と第２電子部品３２，３６との間を横切る導体ポストの群４００を含む。シールド層６０は、導体ポストの群４００の各導体ポスト４０に関して、平面視において、導体ポスト４０と第１電子部品３１との間、又は、導体ポスト４０と第２電子部品３２，３６との間を通って延伸するスリット６００を有する。【選択図】 図２

Description

本発明は、回路モジュールに関し、特に、高周波回路用の回路モジュールに関する。
特許文献１（国際公開第２０１２／１０１９２０号）には、基板と、基板の主面上に実装されている電子部品と、基板の主面及び電子部品を覆う絶縁体層と、導電性材料からなるシールド層と、を備えた回路モジュールが記載されている。絶縁体層は、その主面に凹部が設けられている。シールド層は、絶縁体層の主面及び凹部の内周面を覆っている。
国際公開第２０１２／１０１９２０号
特許文献１の回路モジュールでは、シールド層によって、回路モジュール外へのノイズの放射や、回路モジュール内へのノイズの侵入が抑制されている。しかしながら、シールド層は、絶縁体層の主面及び凹部の内周面を覆っていることから、一部の電子部品で発生したノイズが、シールド層を介して別の電子部品に回り込んでしまう可能性があった。
本発明の課題は、外部へのノイズの放射及び外部からのノイズの侵入を抑制しながらも、シールド層によるノイズの回り込みを低減し、電子部品間のアイソレーション特性を向上できる回路モジュールを提供することである。
本発明に係る一態様の回路モジュールは、回路基板と、複数の電子部品と、複数の導体ポストと、モールド層と、シールド層と、を備える。前記回路基板は、実装面を有する電気絶縁層、及び、前記電気絶縁層における前記実装面と反対側にあるグラウンド層を有する。前記複数の電子部品は、前記実装面に実装され、ノイズの発生源となる第１電子部品及び前記第１電子部品で発生するノイズからの保護対象である第２電子部品を含む。前記複数の導体ポストは、前記実装面において前記第１電子部品と前記第２電子部品との間を横切るように並べられ前記グラウンド層に電気的に接続される導体ポストの群を含む。前記モールド層は、電気絶縁性を有し、前記複数の電子部品及び前記複数の導体ポストを封止するように前記実装面に形成される。前記シールド層は、スリットを有する。前記シールド層は、前記モールド層における前記実装面とは反対側の表面に形成される。前記スリットは、前記導体ポストの群に含まれる各導体ポストに関して、平面視において、前記導体ポストと前記第１電子部品との間、又は、前記導体ポストと前記第２電子部品との間を通って延伸する。
本発明に係る一態様の回路モジュールによれば、外部へのノイズの放射及び外部からのノイズの侵入を抑制しながらも、シールド層によるノイズの回り込みを低減し、電子部品間のアイソレーション特性を向上できる。
図１は、本発明に係る一実施形態の回路モジュールの概略回路図である。 図２Ａは、上記実施形態の回路モジュールの概略平面図である。図２Ｂは、図２ＡのＡ−Ａ線断面図である。 図３は、上記実施形態の回路モジュールの回路基板の概略平面図である。 図４は、上記実施形態の回路モジュールの一部を省略した概略平面図である。 図５は、上記実施形態の変形例１の回路モジュールの概略平面図である。 図６は、上記実施形態の変形例２の回路モジュールの概略平面図である。 図７は、上記実施形態の変形例３の回路モジュールの概略平面図である。 図８は、上記実施形態の変形例４の回路モジュールの概略平面図である。 図９は、上記実施形態の変形例５の回路モジュールの概略平面図である。 図１０は、上記実施形態の変形例６の回路モジュールの概略平面図である。 図１１は、上記実施形態の変形例７の回路モジュールの概略断面図である。
１．実施形態
１．１ 構成
図１は、本発明に係る一実施形態の回路モジュール１００の概略回路図である。回路モジュール１００は、高周波回路で利用される回路モジュールである。特に、本実施形態において、回路モジュール１００は、無線通信用のフロントエンド回路（無線フロントエンド回路）で使用される各種機能部品を一体化した超小型集積モジュール（フロントエンドモジュール）である。このようなフロントエンド回路は、外部装置から受け取った無線信号（送信信号）をアンテナに伝送し、アンテナで受け取った無線信号（受信信号）を外部装置に伝送するための回路である。
回路モジュール１００は、図１に示すように、入力端子１０１と、出力端子１０２と、アンテナ端子１０３と、制御端子１０４と、を備える。入力端子１０１は、外部装置に接続され、外部装置から送信信号を受け取るための端子である。出力端子１０２は、外部装置に接続され、外部装置に受信信号を出力するための端子である。アンテナ端子１０３は、外部のアンテナに接続される端子である。制御端子１０４は、外部装置から制御信号を受け取るための端子である。
回路モジュール１００は、無線通信用のフロントエンド回路にて用いられる各種機能部品（電子部品）を備える。これらの電子部品は、図１に示すように、パワーアンプ３１と、ローノイズアンプ３２と、複数のデュプレクサ３３と、第１スイッチ回路３４と、第２スイッチ回路３５と、アンテナスイッチ回路３６と、制御回路３７と、を含む。
パワーアンプ３１は、外部装置からアンテナに送られる送信信号を増幅するための回路である。パワーアンプ３１は、例えば、複数の通信バンドで動作するように設計されたマルチバンドパワーアンプである。パワーアンプ３１は、入力端が入力端子１０１に電気的に接続され、出力端が第１スイッチ回路３４に電気的に接続されている。パワーアンプ３１は、入力端子１０１から受け取った送信信号を増幅し、増幅された送信信号を第１スイッチ回路３４に出力する。
ローノイズアンプ３２は、アンテナから外部装置に送られる受信信号を増幅するための回路である。ローノイズアンプ３２は、入力端が第２スイッチ回路３５に電気的に接続され、出力端が出力端子１０２に電気的に接続されている。ローノイズアンプ３２は、第２スイッチ回路３５から受け取った受信信号を増幅し、増幅された受信信号を出力端子１０２に出力する。
複数のデュプレクサ３３は、各々、送信側フィルタと受信側フィルタとを備える。送信側フィルタは、送信周波数帯域の信号を通過させ、送信周波数帯域以外の信号を減衰させる。受信側フィルタは、受信周波数帯域の信号を通過させ、受信周波数帯域以外の信号を減衰させる。デュプレクサ３３は、送信周波数帯域の信号と受信周波数帯域の信号のフィルタリングを行う機能を有しており、フィルタ回路に相当する。本実施形態において、複数のデュプレクサ３３は、互いに異なる送信周波数帯域及び受信周波数帯域を有している。デュプレクサ３３では、送信側フィルタの入力端子が送信信号を受け取る送信端子として用いられ、受信側フィルタの出力端子が受信信号を出力する受信端子として用いられる。また、デュプレクサ３３では、送信側フィルタの出力端子と受信側フィルタの入力端子との接続点がアンテナとの接続用のアンテナ接続用端子として用いられる。
第１スイッチ回路３４、第２スイッチ回路３５、及びアンテナスイッチ回路３６は、各々、半導体スイッチ回路である。半導体スイッチ回路は、例えば、電界効果トランジスタ（FET：Field effect transistor）、ＭＥＭＳ（Micro Electro Mechanical Systems）スイッチ、又はバイポーラトランジスタなどで構成される。第１スイッチ回路３４は、パワーアンプ３１の出力端を、複数のデュプレクサ３３の送信端子のいずれかに接続する回路を含む。パワーアンプ３１に接続されるデュプレクサ３３は、第１スイッチ回路３４の接続を切り替えることにより、複数のデュプレクサ３３の中から選択される。第２スイッチ回路３５は、ローノイズアンプ３２の入力端を、複数のデュプレクサ３３の受信端子のいずれかに接続する回路を含む。ローノイズアンプ３２に接続されるデュプレクサ３３は、第２スイッチ回路３５の接続を切り替えることにより、複数のデュプレクサ３３の中から選択することができる。アンテナスイッチ回路３６は、アンテナ端子１０３を、複数のデュプレクサ３３のアンテナ接続用端子のいずれかに接続する回路を含む。つまり、アンテナスイッチ回路３６は、複数のデュプレクサ３３からアンテナ端子１０３に接続されるデュプレクサ３３を選択するための回路である。なお、複数の通信バンドを共用して通信する場合には、複数のデュプレクサ３３が同時に選択される場合がある。
制御回路３７は、制御端子１０４を介して外部装置から制御信号を受け取り、制御信号に基づいて第１スイッチ回路３４、第２スイッチ回路３５、及びアンテナスイッチ回路３６のそれぞれを制御する。これによって、制御回路３７は、パワーアンプ３１、ローノイズアンプ３２、及びアンテナ端子１０３を、複数のデュプレクサ３３のうちの特定のデュプレクサ３３に接続する。つまり、送信信号及び受信信号に適したデュプレクサ３３が特定のデュプレクサ３３として選択される。制御回路３７は、例えば、集積回路である。
次に、図２Ａ、図２Ｂ、図３、及び図４を参照して、回路モジュール１００の構造（物理構造）について説明する。なお、図２Ａ、図２Ｂ、図３、及び図４では、回路モジュール１００の構造を分かりやすく示すために、回路モジュール１００の構成要素を概略的に示している。また、図２Ａと図４はいずれも回路モジュール１００の概略平面図であるが、図４では回路モジュール１００の構造をより詳細に説明するために、一部の電子部品３０の図示を省略している。なお、以下の説明で、「平面視において」という表現は、「回路モジュール１００をその厚み方向から見た場合に」という意味と同義であってよい。
回路モジュール１００は、図２Ａ及び図２Ｂに示すように、回路基板２０と、複数の電子部品３０と、複数の導体ポスト４０と、モールド層５０と、シールド層６０と、を備える。
回路基板２０は、図２Ａ、図２Ｂ、及び図３に示すように、四角形状の多層基板（樹脂多層基板又はセラミック多層基板）である。回路基板２０は、電気絶縁層（第１電気絶縁層）２１と、グラウンド層（第１グラウンド層）２２と、電気絶縁層（第２電気絶縁層）２３と、グラウンド層（第２グラウンド層）２４と、を備える。
第１電気絶縁層２１は、実装面（図２Ｂの上面）２１１を有する。実装面２１１は、平坦な面であり、複数の電子部品３０が実装される。
第１グラウンド層２２は、第１電気絶縁層２１における実装面２１１と反対側（図２Ｂの下側）にある。第１グラウンド層２２は、第１電気絶縁層２１における実装面２１１とは反対側の面（図２Ｂの下面）の全体を覆うように形成される。ただし、第１グラウンド層２２は、図３に示すように、３つの間隙（第１間隙、第２間隙、及び第３間隙）２２１，２２２，２２３を有している。第１間隙２２１は、後述する第１スリット６１０（図２Ａ参照）と対向するように形成されている。言い換えれば、第１間隙２２１は、第１スリット６１０に沿って延びている。また、第２間隙２２２は、後述する第２スリット６２０（図２Ａ参照）と対向するように形成されている。言い換えれば、第２間隙２２２は、第２スリット６２０に沿って延びている。第３間隙２２３は、後述する第３スリット６３０（図２Ａ参照）と対向するように形成されている。言い換えれば、第３間隙２２３は、第３スリット６３０に沿って延びている。したがって、第１グラウンド層２２において、各間隙２２１，２２２，２２３を横切るようなノイズの伝播が抑制される。
第２電気絶縁層２３は、第１グラウンド層２２における第１電気絶縁層２１とは反対側（図２Ｂの下側）にある。第２電気絶縁層２３は、第１グラウンド層２２における第１電気絶縁層２１とは反対側の面（図２Ｂの下面）の全体を覆うように形成される。第１グラウンド層２２は、上述したように３つの間隙２２１，２２２，２２３を有しているため、第１電気絶縁層２１と第２電気絶縁層２３とは各間隙２２１，２２２，２２３の内部では一体になっている。
第２グラウンド層２４は、第２電気絶縁層２３における第１グラウンド層２２とは反対側（図２Ｂの下側）にある。第２グラウンド層２４は、第２電気絶縁層２３における第１グラウンド層２２とは反対側の面（図２Ｂの下面）の全体を覆うように形成される。第２グラウンド層２４における第２電気絶縁層２３とは反対側の面（図２Ｂの下面）が、回路基板２０の底面となる。
第１電気絶縁層２１は、図２Ｂ及び図３に示すように、複数の導体ポスト４０をそれぞれ第１グラウンド層２２に電気的に接続するための複数のビア（貫通導電体）２１２を有する。第２電気絶縁層２３は、第１グラウンド層２２と第２グラウンド層２４とを電気的に接続するための複数のビア（貫通導電体）２３１を有する。つまり、各導体ポスト４０は、ビア２１２を介して第１グラウンド層２２に電気的に接続され、これによって、第２グラウンド層２４にも電気的に接続されている。
複数の電子部品３０は、パワーアンプ３１と、ローノイズアンプ３２と、複数のデュプレクサ３３と、第１スイッチ回路３４と、第２スイッチ回路３５と、アンテナスイッチ回路３６と、制御回路３７と、を含む。また、複数の電子部品３０は、図２Ａに示すように、複数のキャパシタ３８と、複数のインダクタ３９とを含んでいる。
ここで、パワーアンプ３１は、ノイズの発生源となる電子部品（第１電子部品）である。パワーアンプ３１で発生するノイズの周波数は、パワーアンプ３１で増幅する送信信号の周波数帯域による。例えば、ノイズの周波数は、数百ＭＨｚ〜数ＧＨｚ程度になる。一方、ローノイズアンプ３２及びアンテナスイッチ回路３６は、パワーアンプ３１（第１電子部品）で発生するノイズからの保護対象である電子部品（第２電子部品）である。図２Ａに示すように、パワーアンプ３１は、実装面２１１の第１方向Ｘの第１端（図２Ａの左端）２１１ａ側に実装されている。ローノイズアンプ３２及びアンテナスイッチ回路３６は、実装面２１１の第１方向Ｘの第２端（図２Ａの右端）２１１ｂ側に実装されている。また、ローノイズアンプ３２及びアンテナスイッチ回路３６は、実装面２１１の第１方向Ｘに直交する第２方向Ｙの第１端（図２Ａの上端）２１１ｃ側及び第２端（図２Ａの下端）２１１ｄ側にそれぞれ実装されている。また、第１スイッチ回路３４及び第２スイッチ回路３５は、実装面２１１の第１方向Ｘの中央近傍における第２方向Ｙの第１端２１１ｃ側に実装されている。また、制御回路３７は、実装面２１１において、パワーアンプ３１と実装面２１１の第２方向Ｙの第２端２１１ｄとの間に実装されている。複数のキャパシタ３８及び複数のインダクタ３９は、実装面２１１に適宜実装されている。
複数の導体ポスト４０は、ノイズの発生源となる第１電子部品と第１電子部品で発生するノイズからの保護対象である第２電子部品との間を電磁的に遮蔽するために設けられる。複数の導体ポスト４０を設けることで、電子部品間（第１電子部品と第２電子部品との間）のアイソレーション特性の向上を図ることができる。複数の導体ポスト４０は、図２Ａ及び図４に示すように、導体ポスト４０の３つの群４００（第１の群４１０、第２の群４２０、及び第３の群４３０）を含む。以下、必要に応じて、第１の群４１０に含まれる導体ポスト４０を、第１導体ポスト４１という。同様に、第２の群４２０に含まれる導体ポスト４０を、第２導体ポスト４２といい、第３の群４３０に含まれる導体ポスト４０を、第３導体ポスト４３という。各導体ポスト４０は、導電性を有する材料により形成されている。導電性を有する材料は、例えば、アルミ、銅、鉄などの金属、又は、導電性材料を混ぜたエラストマなどの樹脂である。また、各導体ポスト４０の形状は、例えば、円柱状である。複数の導体ポスト４０は、いずれも、ビア２１２により第１グラウンド層２２に電気的に接続されている。また、導体ポスト４０の群４００における導体ポスト４０間の間隔は、第１電子部品であるパワーアンプ３１で発生するノイズの波長の１／１６以下である。このようにすれば、ノイズが導体ポスト４０間の隙間を通り抜ける可能性を低減できる。このような導体ポスト４０は、実装面２１１において電子部品３０が実装されていない空き領域を利用して配置することができる。そのため、導体ポスト４０の配置の自由度が比較的高い。そのため、導体ポスト４０を配置するために電子部品３０の配置を変更しなくても済む可能性が高い。なお、導体ポスト４０の間隔の下限値は特に限定されない。導体ポスト４０の間隔が狭いほど、ノイズが導体ポスト４０間の隙間を通り抜ける可能性を低減できるが、導体ポスト４０の数が増え、導体ポスト４０の配置の自由度が低下する。一方、導体ポスト４０の間隔が広いほど、導体ポスト４０間の領域が大きくなる。そのため、導体ポスト４０間の領域を電子部品の配置や配線の形成に利用しやすくなる。ただし、上述の理由から、導体ポスト４０間の間隔は、第１電子部品（パワーアンプ３１）で発生するノイズの波長の１／１６以下であることが好ましい。
第１の群４１０は、図２Ａに示すように、実装面２１１においてパワーアンプ３１とローノイズアンプ３２及びアンテナスイッチ回路３６との間を横切るように並べられる複数の第１導体ポスト４１の群である。複数の第１導体ポスト４１は、第１電子部品（パワーアンプ３１）で発生するノイズから第２電子部品（ローノイズアンプ３２及びアンテナスイッチ回路３６）を保護するために設けられる。より詳細には、図４に示すように、複数の第１導体ポスト４１は、実装面２１１を第２方向Ｙにおいて横切るように並べられる。これによって、複数の第１導体ポスト４１は、パワーアンプ３１が存在する実装面２１１の領域とローノイズアンプ３２及びアンテナスイッチ回路３６が存在する実装面２１１の領域とを隔てる。
複数の第１導体ポスト４１は、図４に示すように、複数の第１導体ポスト４１１ａ，４１１ｂ，４１１ｃ，４１１ｄ，４１１ｅ，４１１ｆ，４１１ｇ，４１１ｈ，４１１ｉと、複数の第１導体ポスト４１２ａ，４１２ｂ，４１２ｃ，４１２ｄ，４１２ｅ，４１２ｆとを含む。また、複数の第１導体ポスト４１は、複数の第１導体ポスト４１３ａ，４１３ｂ，４１３ｃ，４１３ｄ，４１３ｅ，４１３ｆと、複数の第１導体ポスト４１４ａ，４１４ｂ，４１４ｃ，４１４ｄ，４１４ｅ，４１４ｆ，４１４ｇ，４１４ｈと、を含む。
複数の第１導体ポスト４１１ａ〜４１１ｉは、実装面２１１の第１方向Ｘにおけるローノイズアンプ３２及びアンテナスイッチ回路３６とパワーアンプ３１との間に、第２方向Ｙの第１端２１１ｃから第２端２１１ｄに向かって第２方向Ｙに沿って一列に並ぶ。複数の第１導体ポスト４１１ａ〜４１１ｄは、第１方向Ｘにおいて、パワーアンプ３１と対向している。つまり、複数の第１導体ポスト４１１ａ〜４１１ｄは、パワーアンプ３１に隣接して配置されている。換言すれば、第１導体ポスト４１１ａ〜４１１ｄとパワーアンプ３１との間には、パワーアンプ３１とは別の電子部品３０が存在していない。複数の第１導体ポスト４１２ａ〜４１２ｆは、第１方向Ｘにおけるローノイズアンプ３２及びアンテナスイッチ回路３６と複数の第１導体ポスト４１１ａ〜４１１ｉの群との間に、第１端２１１ｃから第２端２１１ｄに向かって第２方向Ｙに沿って一列に並ぶ。第１導体ポスト４１２ａ〜４１２ｅは、第１方向Ｘにおいて、第１導体ポスト４１１ａ〜４１１ｅと対向している。なお、第１導体ポスト４１２ｅ，４１２ｆの間隔が、第１導体ポスト４１２ａ〜４１２ｅの間隔より大きいのは、デュプレクサ３３を避けたためである（図２Ａ参照）。複数の第１導体ポスト４１３ａ〜４１３ｆは、実装面２１１の第２方向Ｙの第１端２１１ｃとパワーアンプ３１との間に、第２方向Ｙに沿って一列に並ぶ。同様に、複数の第１導体ポスト４１４ａ〜４１４ｈは、実装面２１１の第２方向Ｙの第１端２１１ｃとパワーアンプ３１との間に、第２方向Ｙに沿って一列に並ぶ。ただし、複数の第１導体ポスト４１４ａ〜４１４ｈは、複数の第１導体ポスト４１３ａ〜４１３ｆよりもローノイズアンプ３２に近い。第１導体ポスト４１３ａ〜４１３ｆ及び第１導体ポスト４１４ａ〜４１４ｈは、パワーアンプ３１の中心とローノイズアンプ３２の中心とを結ぶ直線の方向において、パワーアンプ３１とローノイズアンプ３２との間に位置している。第１導体ポスト４１３ａ〜４１３ｆは、第１方向Ｘにおいて、第１導体ポスト４１４ｃ〜４１４ｈとそれぞれ対向している。
第２の群４２０は、図２Ａに示すように、実装面２１１においてパワーアンプ３１とローノイズアンプ３２との間を横切るように並べられる複数の第２導体ポスト４２の群である。複数の第２導体ポスト４２は、第１電子部品（パワーアンプ３１）で発生するノイズから第２電子部品（ローノイズアンプ３２）を保護するために設けられる。特に、第２の群４２０に含まれる複数の第２導体ポスト４２の群は、実装面２１１において第１の群４１０とローノイズアンプ３２との間に配置される。より詳細には、図４に示すように、複数の第２導体ポスト４２は、ローノイズアンプ３２を部分的に囲うようにＬ字形に配置されている。第２の群４２０は、複数（図４では６個）の第２導体ポスト４２１と、複数（図４では７個）の第２導体ポスト４２２と、を含む。複数の第２導体ポスト４２１は、実装面２１１の第２方向Ｙにおけるパワーアンプ３１とローノイズアンプ３２との間に、第１方向Ｘに沿って一列に並ぶ。複数の第２導体ポスト４２１の一部は、第２方向Ｙにおいて、ローノイズアンプ３２と対向している。複数の第２導体ポスト４２２は、実装面２１１の第１方向Ｘにおけるパワーアンプ３１とローノイズアンプ３２との間に、第２方向Ｙに沿って一列に並ぶ。複数の第２導体ポスト４２２の一部は、第１方向Ｘにおいて、ローノイズアンプ３２と対向している。各第２導体ポスト４２は、ローノイズアンプ３２に隣接して配置されている。換言すれば、第２導体ポスト４２とローノイズアンプ３２との間には、ローノイズアンプ３２とは別の電子部品３０が存在していない。なお、図２Ａ及び図４では、第２導体ポスト４２の数は１３であるが、特に限定されない。
第３の群４３０は、図２Ａに示すように、実装面２１１においてパワーアンプ３１とアンテナスイッチ回路３６との間を横切るように並べられる複数の第３導体ポスト４３の群である。複数の第３導体ポスト４３は、第１電子部品（パワーアンプ３１）で発生するノイズから第２電子部品（アンテナスイッチ回路３６）を保護するために設けられる。特に、第３の群４３０に含まれる複数の第３導体ポスト４３の群は、実装面２１１において第１の群４１０とアンテナスイッチ回路３６との間に配置される。より詳細には、図４に示すように、複数の第３導体ポスト４３は、アンテナスイッチ回路３６を部分的に囲うようにＬ字形に配置されている。第３の群４３０は、複数（図４では６個）の第３導体ポスト４３１と、複数（図４では５個）の第３導体ポスト４３２と、を含む。複数の第３導体ポスト４３１は、実装面２１１の第１方向Ｘにおけるパワーアンプ３１とアンテナスイッチ回路３６との間に、第２方向Ｙに沿って一列に並ぶ。複数の第３導体ポスト４３１の一部は、第１方向Ｘにおいて、アンテナスイッチ回路３６と対向している。複数の第３導体ポスト４３２は、実装面２１１の第２方向Ｙにおけるパワーアンプ３１とアンテナスイッチ回路３６との間に、第１方向Ｘに沿って一列に並ぶ。複数の第３導体ポスト４３２の一部は、第２方向Ｙにおいて、アンテナスイッチ回路３６と対向している。各第３導体ポスト４３は、アンテナスイッチ回路３６に隣接して配置されている。換言すれば、第３導体ポスト４３とアンテナスイッチ回路３６との間には、アンテナスイッチ回路３６とは別の電子部品３０が存在していない。なお、図２Ａ及び図４では、第３導体ポスト４３の数は１１であるが、特に限定されない。
複数の導体ポスト４０は、上述したように、第１導体ポスト４１の群（第１の群）４１０と、第２導体ポスト４２の群（第２の群）４２０と、第３導体ポスト４３の群（第３の群）４３０との３つの群を含む。ここで、第１の群４１０は、図４に示すように、第２の群４２０及び第３の群４３０よりも第１電子部品（パワーアンプ３１）に近い。複数の導体ポスト４０が複数の群を含む場合、第１電子部品に最も近い導体ポスト４０の群を、主導体ポストの群といい、主導体ポストの群以外の導体ポスト４０の群を副導体ポストの群という。つまり、副導体ポストの群は、実装面２１１において主導体ポストの群と第２電子部品との間に配置されグラウンド層に電気的に接続される導体ポストの群として定義される。
モールド層５０は、図２Ｂに示すように、実装面２１１に形成される。モールド層５０は、電気絶縁性であり、複数の電子部品３０及び複数の導体ポスト４０を封止する。モールド層５０は、実装面２１１の全体を覆うように形成されている。モールド層５０は、例えば、電気絶縁性の樹脂（例えば、エポキシ樹脂）により形成される。また、モールド層５０は、実装面２１１とは反対側の表面（図２Ｂの上面）５０１が平坦であるように形成される。また、モールド層５０は、複数の導体ポスト４０の先端が表面５０１に露出するように形成される。
シールド層６０は、回路モジュール１００の内部から外部へのノイズの放射、及び、回路モジュール１００の外部から内部へのノイズの侵入を抑制するために設けられる。シールド層６０は、図２Ｂに示すように、モールド層５０における実装面２１１とは反対側の表面５０１に形成される。シールド層６０は、モールド層５０の表面５０１の全体を覆う。特に、シールド層６０は、複数の導体ポスト４０の先端に接触するように表面５０１に形成される。そのため、シールド層６０は、複数の導体ポスト４０、複数のビア２１２、及び第１グラウンド層２２を介して、第２グラウンド層２４に電気的に接続される。このように、複数の導体ポスト４０によりシールド層６０がグラウンド層２２に電気的に接続されるから、シールド層６０の接地用の配線を新たに設ける必要がない。
また、シールド層６０は、図２Ａ及び図４に示すように、３つのスリット６００（第１スリット６１０、第２スリット６２０、及び第３スリット６３０）を有する。各スリット６００は、導体ポスト４０の群４００に含まれる各導体ポスト４０に関して、平面視において、導体ポスト４０と第１電子部品との間、又は、導体ポスト４０と第２電子部品との間を通って延伸する。ここで、導体ポスト４０と第１電子部品との間とは、第１電子部品と第２電子部品とを結ぶ直線に直交し当該導体ポスト４０を通る中心線と、当該直線に直交し第１電子部品を通る中心線との間を意味する。また、導体ポスト４０と第２電子部品との間とは、第１電子部品と第２電子部品とを結ぶ直線に直交し当該導体ポスト４０を通る中心線と、当該直線に直交し第２電子部品を通る中心線との間を意味する。
シールド層６０は、導電性を有する材料により形成される。導電性を有する材料は、例えば、アルミ、銅、鉄などの金属、又は、導電性材料を混ぜたエラストマなどの樹脂である。また、シールド層６０は、スパッタリングなどの周知の薄膜形成技術により形成できる。また、スリット６００は、ダイサー又はレーザなどを利用して、シールド層６０を一部除去することで形成される。つまり、スリット６００は、シールド層６０を加工するだけで形成でき、モールド層５０を加工する必要がない。したがって、製造コストの低減が図れる。
第１スリット６１０は、第１の群４１０に対応する。第１スリット６１０は、パワーアンプ３１とローノイズアンプ３２及びアンテナスイッチ回路３６との間を横切る。より詳細には、図４に示すように、第１スリット６１０は、シールド層６０を第２方向Ｙに横切るＺ字形である。第１スリット６１０は、第１部位６１１と、第２部位６１２と、第３部位６１３と、を有する。第１部位６１１は、実装面２１１の第２方向Ｙに沿って延伸する直線状であり、第１導体ポスト４１１ａ〜４１１ｉの組と、第１導体ポスト４１２ａ〜４１２ｆの組との間を通る。つまり、第１部位６１１は、第１の群４１０の導体ポスト４１（４１１ａ〜４１１ｉ）に関して、平面視において、導体ポスト４１とアンテナスイッチ回路３６との間（つまり、導体ポスト４１に対してアンテナスイッチ回路３６側）を通る。また、第１部位６１１は、第１の群４１０の導体ポスト４１（４１２ａ〜４１２ｆ）に関して、平面視において、導体ポスト４１とパワーアンプ３１との間（つまり、導体ポスト４１に対してパワーアンプ３１側）を通る。第２部位６１２は、実装面２１１の第２方向Ｙに沿って延伸する直線状であり、第１導体ポスト４１３ａ〜４１３ｆの組と、第１導体ポスト４１４ａ〜４１４ｈの組との間を通る。つまり、第２部位６１２は、第１の群４１０の導体ポスト４１（４１３ａ〜４１３ｆ）に関して、平面視において、導体ポスト４１とローノイズアンプ３２との間（つまり、導体ポスト４１に対してローノイズアンプ３２側）を通る。また、第２部位６１２は、第１の群４１０の導体ポスト４１（４１４ａ〜４１４ｈ）に関して、平面視において、導体ポスト４１とパワーアンプ３１との間（つまり、導体ポスト４１に対してパワーアンプ３１側）を通る。第３部位６１３は、第１部位６１１と第２部位６１２とを連結する。このように、第１スリット６１０は、導体ポストの群４１０に沿って、第１電子部品（パワーアンプ３１）と第２電子部品（ローノイズアンプ３２及びアンテナスイッチ回路３６）との間を横切る。また、第１スリット６１０は、両端が開放されている。つまり、シールド層６０は、モールド層５０の表面５０１を覆う部位が第１スリット６１０によって分断されている。
第２スリット６２０は、第２の群４２０に対応する。第２スリット６２０は、パワーアンプ３１とローノイズアンプ３２との間を横切る。より詳細には、図４に示すように、第２スリット６２０は、ローノイズアンプ３２を部分的に囲うＬ字形である。第２スリット６２０は、第１部位６２１と、第２部位６２２とを有する。第１部位６２１は、実装面２１１の第１方向Ｘに沿って延伸する直線状であり、第２の群４２０の導体ポスト４２１に関して、平面視において、導体ポスト４２１と第１電子部品（パワーアンプ３１）との間（つまり、導体ポスト４２１に対して第１電子部品側）を通る。第２部位６２２は、実装面２１１の第２方向Ｙに沿って延伸する直線状であり、第２の群４２０の導体ポスト４２２に関して、平面視において、導体ポスト４２２と第１電子部品（パワーアンプ３１）との間（つまり、導体ポスト４２２に対して第１電子部品側）を通る。このように、第２スリット６２０は、導体ポストの群４２０に沿って、第１電子部品（パワーアンプ３１）と第２電子部品（ローノイズアンプ３２）との間を横切る。また、第２スリット６２０は、両端が開放されている。つまり、シールド層６０は、モールド層５０の表面５０１を覆う部位が第２スリット６２０によって分断されている。
第３スリット６３０は、第３の群４３０に対応する。第３スリット６３０は、パワーアンプ３１とアンテナスイッチ回路３６との間を横切る。より詳細には、図４に示すように、第３スリット６３０は、アンテナスイッチ回路３６を部分的に囲うＬ字形である。第３スリット６３０は、第１部位６３１と、第２部位６３２とを有する。第１部位６３１は、実装面２１１の第２方向Ｙに沿って延伸する直線状であり、第３の群４３０の導体ポスト４３１に関して、平面視において、導体ポスト４３１と第１電子部品（パワーアンプ３１）との間（つまり、導体ポスト４３１に対して第１電子部品側）を通る。第２部位６３２は、実装面２１１の第１方向Ｘに沿って延伸する直線状であり、第３の群４３０の導体ポスト４３２に関して、平面視において、導体ポスト４３２と第１電子部品（パワーアンプ３１）との間（つまり、導体ポスト４３２に対して第１電子部品側）を通る。このように、第３スリット６３０は、導体ポストの群４３０に沿って、第１電子部品（パワーアンプ３１）と第２電子部品（アンテナスイッチ回路３６）との間を横切る。また、第３スリット６３０は、両端が開放されている。つまり、シールド層６０は、モールド層５０の表面５０１を覆う部位が第３スリット６３０によって分断されている。
このようにシールド層６０は、第１スリット６１０と、第２スリット６２０と、第３スリット６３０との３つのスリット６００を含む。ここで、主導体ポストの群となる第１の群４１０に対応する第１スリット６１０を、主スリットといい、副導体ポストの群となる第２の群４２０及び第３の群４３０にそれぞれ対応する第２スリット６２０及び第３スリット６３０を、副スリットという。つまり、副スリットは、副導体ポストの群に含まれる各副導体ポストに関して、平面視において、副導体ポストと主導体ポストの群との間、又は、副導体ポストと第２電子部品との間を通るスリットとして定義される。
１．２ まとめ
本実施形態の回路モジュール１００では、シールド層６０は、パワーアンプ３１とローノイズアンプ３２及びアンテナスイッチ回路３６との間を横切る第１スリット６１０を有している。つまり、シールド層６０においてパワーアンプ３１を覆う部位とローノイズアンプ３２及びアンテナスイッチ回路３６を覆う部位との間に第１スリット６１０が存在している。そのため、パワーアンプ３１で発生したノイズが、シールド層６０を介して、ローノイズアンプ３２及びアンテナスイッチ回路３６に回り込むことが抑制される。特に、本実施形態では、第１スリット６１０は、両端が開放されているから、シールド層６０においてパワーアンプ３１を覆う部位がローノイズアンプ３２及びアンテナスイッチ回路３６を覆う部位から分離されている。これによって、パワーアンプ３１で発生したノイズが、シールド層６０を介して、ローノイズアンプ３２及びアンテナスイッチ回路３６に回り込むことがさらに抑制される。また、シールド層６０に第１スリット６１０が形成されていると、第１スリット６１０を介して、パワーアンプ３１で発生したノイズが回路モジュール１００の外部へ放射される可能性がある。しかしながら、第１スリット６１０は、第１の群４２０に含まれる各導体ポスト４１（４１１ａ〜４１１ｉ，４１３ａ〜４１３ｆ）に関して、平面視において、導体ポスト４１と第２電子部品（ローノイズアンプ３２及びアンテナスイッチ回路３６）との間を通る。言い換えれば、第１スリット６１０は、第１の群４２０に含まれる各導体ポスト４１（４１１ａ〜４１１ｉ，４１３ａ〜４１３ｆ）に関して、平面視において、導体ポスト４１におけるパワーアンプ３１とは反対側を通る。
そのため、第１の群４１０によって、ノイズが第１グラウンド層２２へ流される。つまり、導体ポスト４１の群４１０が、外部へのノイズの放射を抑制する。したがって、パワーアンプ３１から外部へのノイズの放射を抑制できる。特に、第１スリット６１０は、導体ポストの群４１０に沿って、パワーアンプ３１とローノイズアンプ３２及びアンテナスイッチ回路３６との間を横切る。つまり、第１スリット６１０は、パワーアンプ３１とローノイズアンプ３２及びアンテナスイッチ回路３６よりも導体ポストの群４１０に近い。このように、第１スリット６１０が導体ポストの群４１０に近いほど、外部へのノイズの放射及び外部からのノイズの侵入を抑制する効果が高くなる。
第１グラウンド層２２の第１間隙２２１は、第１スリット６１０に沿って延びている。したがって、第１間隙２２１は、第１スリット６１０と同様に、導体ポストの群４１０に沿って、第１電子部品（パワーアンプ３１）と第２電子部品（ローノイズアンプ３２及びアンテナスイッチ回路３６）との間を横切る。つまり、第１グラウンド層２２においてパワーアンプ３１に対応する部位とローノイズアンプ３２及びアンテナスイッチ回路３６に対応する部位との間に第１間隙２２１が存在している。そのため、パワーアンプ３１で発生したノイズが、第１グラウンド層２２を介して、ローノイズアンプ３２及びアンテナスイッチ回路３６に回り込むことが抑制される。
また、シールド層６０は、パワーアンプ３１とローノイズアンプ３２との間を横切る第２スリット６２０を有している。つまり、シールド層６０においてパワーアンプ３１を覆う部位とローノイズアンプ３２を覆う部位との間に第２スリット６２０が存在している。そのため、パワーアンプ３１で発生したノイズが、シールド層６０を介して、ローノイズアンプ３２に回り込むことが抑制される。特に、本実施形態では、第２スリット６２０は、両端が開放されているから、シールド層６０においてパワーアンプ３１を覆う部位がローノイズアンプ３２を覆う部位から分離されている。これによって、パワーアンプ３１で発生したノイズが、シールド層６０を介して、ローノイズアンプ３２に回り込むことがさらに抑制される。シールド層６０に第２スリット６２０が形成されていると、第２スリット６２０を介して、ノイズが回路モジュール１００の内部に侵入してローノイズアンプ３２に到達する可能性がある。しかしながら、第２スリット６２０は、第２の群４２０に含まれる各導体ポスト４２に関して、平面視において、導体ポスト４２とパワーアンプ３１との間（つまり、導体ポスト４２におけるローノイズアンプ３２とは反対側）を通る。
そのため、第２スリット６２０を通過して回路モジュール１００に侵入したノイズは、第２の群４２０の導体ポスト４２により第１グラウンド層２２へ流される。つまり、導体ポスト４２の群４２０が、外部からのノイズの侵入を抑制する。したがって、ローノイズアンプ３２をノイズから保護できる。特に、第２スリット６２０は、導体ポストの群４２０に沿って、パワーアンプ３１とローノイズアンプ３２との間を横切る。つまり、第２スリット６２０は、パワーアンプ３１とローノイズアンプ３２よりも導体ポストの群４２０に近い。このように、第２スリット６２０が導体ポストの群４２０に近いほど、外部へのノイズの放射及び外部からのノイズの侵入を抑制する効果が高くなる。
第１グラウンド層２２の第２間隙２２２は、第２スリット６２０に沿って延びている。したがって、第２間隙２２２は、第２スリット６２０と同様に、導体ポストの群４２０に沿って、第１電子部品（パワーアンプ３１）と第２電子部品（ローノイズアンプ３２）との間を横切る。つまり、第１グラウンド層２２においてパワーアンプ３１に対応する部位とローノイズアンプ３２に対応する部位との間に第２間隙２２２が存在している。そのため、パワーアンプ３１で発生したノイズが、第１グラウンド層２２を介して、ローノイズアンプ３２に回り込むことが抑制される。
また、シールド層６０は、パワーアンプ３１とアンテナスイッチ回路３６との間を横切る第３スリット６３０を有している。つまり、シールド層６０においてパワーアンプ３１を覆う部位とアンテナスイッチ回路３６を覆う部位との間に第３スリット６３０が存在している。そのため、パワーアンプ３１で発生したノイズが、シールド層６０を介して、アンテナスイッチ回路３６に回り込むことが抑制される。特に、本実施形態では、第３スリット６３０は、両端が開放されているから、シールド層６０においてパワーアンプ３１を覆う部位がアンテナスイッチ回路３６を覆う部位から分離されている。これによって、パワーアンプ３１で発生したノイズが、シールド層６０を介して、アンテナスイッチ回路３６に回り込むことがさらに抑制される。シールド層６０に第３スリット６３０が形成されていると、第３スリット６３０を介して、ノイズが回路モジュール１００の内部に侵入してアンテナスイッチ回路３６に到達する可能性がある。しかしながら、第３スリット６３０は、第３の群４３０に含まれる各導体ポスト４３に関して、平面視において、導体ポスト４３とパワーアンプ３１との間（つまり、導体ポスト４３におけるアンテナスイッチ回路３６とは反対側）を通る。
そのため、第３スリット６３０を通過して回路モジュール１００に侵入したノイズは、第３の群４３０の導体ポスト４３により第１グラウンド層２２へ流される。つまり、導体ポスト４３の群４３０が、外部からのノイズの侵入を抑制する。したがって、アンテナスイッチ回路３６をノイズから保護できる。特に、第３スリット６３０は、導体ポストの群４３０に沿って、パワーアンプ３１とアンテナスイッチ回路３６との間を横切る。つまり、第３スリット６３０は、パワーアンプ３１とアンテナスイッチ回路３６よりも導体ポストの群４３０に近い。このように、第３スリット６３０が導体ポストの群４３０に近いほど、外部へのノイズの放射及び外部からのノイズの侵入を抑制する効果が高くなる。
第１グラウンド層２２の第３間隙２２３は、第３スリット６３０に沿って延びている。したがって、第３間隙２２３は、第３スリット６３０と同様に、導体ポストの群４３０に沿って、第１電子部品（パワーアンプ３１）と第２電子部品（アンテナスイッチ回路３６）との間を横切る。つまり、第１グラウンド層２２においてパワーアンプ３１に対応する部位とアンテナスイッチ回路３６に対応する部位との間に第３間隙２２３が存在している。そのため、パワーアンプ３１で発生したノイズが、第１グラウンド層２２を介して、アンテナスイッチ回路３６に回り込むことが抑制される。
さらに、回路モジュール１００では、複数の導体ポスト４０は、主導体ポストの群となる第１の群４１０に加えて、副導体ポストの群となる、第２の群４２０及び第３の群４３０を含む。そのため、複数の導体ポスト４０が主導体ポストの群だけを含む場合に比べれば、第１電子部品と第２電子部品との間のアイソレーション特性のさらなる向上が図れる。また、回路モジュール１００では、シールド層６０は、主スリットとなる第１スリット６１０に加えて、副スリットとなる、第２スリット６２０及び第３スリット６３０を含む。そのため、シールド層６０が主スリットだけを含む場合に比べれば、シールド層６０によるノイズの回り込みのさらなる抑制が図れる。
以上述べたように、本実施形態の回路モジュール１００では、複数の導体ポスト４０は、導体ポストの群４００（４１０，４２０，４３０）を備えている。導体ポストの群４００（４１０，４２０，４３０）は、実装面２１１において第１電子部品（パワーアンプ３１）と第２電子部品（ローノイズアンプ３２、アンテナスイッチ回路３６）との間を横切るように並べられ、グラウンド層２２に電気的に接続される。そのため、第１電子部品と第２電子部品との間のアイソレーション特性の向上を図ることができる。また、シールド層６０は、スリット６００（６１０，６２０，６３０）を有している。スリット６００は、導体ポストの群４００に含まれる各導体ポスト４０に関して、平面視において、導体ポスト４０と第１電子部品（パワーアンプ３１）との間、又は、導体ポスト４０と第２電子部品（ローノイズアンプ３２、アンテナスイッチ回路３６）との間を通って延伸する。つまり、スリット６００は、導体ポストの群４００に沿って、第１電子部品（パワーアンプ３１）と第２電子部品（ローノイズアンプ３２、アンテナスイッチ回路３６）との間を横切る。したがって、シールド層６０によるノイズの回り込みを低減できる。また、導体ポストの群（４１０，４２０，４３０）が、スリット（６１０，６２０，６３０）を介した外部へのノイズの放射及び外部からのノイズの侵入を抑制する。したがって、本実施形態の回路モジュール１００によれば、外部へのノイズの放射及び外部からのノイズの侵入を抑制しながらも、シールド層６０によるノイズの回り込みを低減し、電子部品間のアイソレーション特性を向上できる。
２．変形例
以上説明した実施形態は、本発明の様々な実施形態の一つに過ぎない。また、上記実施形態は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。以下に、上記実施形態の変形例を列挙する。
２．１ 第１変形例
図５は、第１変形例の回路モジュール１００Ａを示す。回路モジュール１００Ａでは、複数の導体ポスト４０は、第１の群４１０Ａと、第２の群４２０Ａと、第３の群４３０Ａと、を含む。第１の群４１０Ａは、第１の群４１０と同様に実装面２１１においてパワーアンプ３１とローノイズアンプ３２及びアンテナスイッチ回路３６との間を横切るように並べられる第１導体ポスト４１の群であるが、第１の群４１０よりも導体ポスト４１の数が少ない。第１の群４１０Ａの第１導体ポスト４１は、複数の第１導体ポスト４１１ｂ，４１１ｄ，４１１ｆ，４１１ｇ，４１１ｈ，４１１ｉと、複数の第１導体ポスト４１２ａ，４１２ｃ，４１２ｅ，４１２ｆとを含む。さらに、第１の群４１０Ａの第１導体ポスト４１は、複数の第１導体ポスト４１３ａ，４１３ｃ，４１３ｅと、複数の第１導体ポスト４１４ａ，４１４ｂ，４１４ｄ，４１４ｆ，４１４ｈとを含む。第１の群４１０Ａでは、第１導体ポスト４１同士が、実装面２１１の第１方向Ｘにおいて互いに対向しないように、配置されている。ただし、導体ポスト４１間の間隔は、パワーアンプ３１で発生するノイズの波長の１／１６以下に設定されている。第２の群４２０Ａは、第２の群４２０と同様に実装面２１１においてパワーアンプ３１とローノイズアンプ３２との間を横切るように並べられる複数の第２導体ポスト４２の群である。第２の群４２０は、複数（図５では３個）の第２導体ポスト４２１と、複数（図５では４個）の第２導体ポスト４２２と、を含む。つまり、第２の群４２０Ａは、第２の群４２０よりも導体ポスト４２（４２１，４２２）の数が少ない。ただし、導体ポスト４２間の間隔は、パワーアンプ３１で発生するノイズの波長の１／１６以下に設定されている。第３の群４３０Ａは、第３の群４３０と同様に実装面２１１においてパワーアンプ３１とアンテナスイッチ回路３６との間を横切るように並べられる複数の第３導体ポスト４３の群である。第３の群４３０は、複数（図５では３個）の第３導体ポスト４３１と、複数（図５では３個）の第３導体ポスト４３２と、を含む。つまり、第３の群４３０Ａは、第３の群４３０よりも導体ポスト４３（４３１，４３２）の数が少ない。ただし、導体ポスト４３間の間隔は、パワーアンプ３１で発生するノイズの波長の１／１６以下に設定されている。
また、回路モジュール１００Ａでは、シールド層６０は、第１スリット６１０Ａと、第２スリット６２０Ａと、第３スリット６３０Ａと、を有する。第１スリット６１０Ａは、第１スリット６１０と同様に、第１部位６１１と、第２部位６１２と、第３部位６１３と、を有する。ただし、第１スリット６１０Ａは、両端が開放されていない。つまり、シールド層６０は、モールド層５０の表面５０１を覆う部位が第１スリット６１０Ａによっては分断されていない。第２スリット６２０Ａは、第２スリット６２０と同様に、第１部位６２１と、第２部位６２２と、を有する。ただし、第２スリット６２０Ａは、両端が開放されていない。つまり、シールド層６０は、モールド層５０の表面５０１を覆う部位が第２スリット６２０Ａによっては分断されていない。第３スリット６３０Ａは、第３スリット６３０と同様に、第１部位６３１と、第２部位６３２と、を有する。ただし、第３スリット６３０Ａは、両端が開放されていない。つまり、シールド層６０は、モールド層５０の表面５０１を覆う部位が第３スリット６３０Ａによっては分断されていない。
このような回路モジュール１００Ａにおいても、回路モジュール１００と同様に、外部へのノイズの放射及び外部からのノイズの侵入を抑制しながらも、シールド層６０によるノイズの回り込みを低減し、電子部品間のアイソレーション特性を向上できる。また、導体ポスト４０（４１，４２，４３）間の間隔がパワーアンプ３１で発生するノイズの波長の１／１６以下であれば、導体ポストの群４００による効果を維持できる。つまり、外部へのノイズの放射及び外部からのノイズの侵入の抑制する効果を維持できる。したがって、回路モジュール１００Ａでは、外部へのノイズの放射及び外部からのノイズの侵入の抑制する効果を維持しながらも、導体ポスト４０の数を減らすことができ、製造コストの低下及び導体ポスト４０の設置に必要な領域を小さくできる。
２．２ 第２変形例
図６は、第２変形例の回路モジュール１００Ｂを示す。回路モジュール１００Ｂでは、複数の導体ポスト４０は、第１の群４１０Ｂと、第２の群４２０と、第３の群４３０と、を含む。
第１の群４１０Ｂは、第１の群４１０と同様に、実装面２１１においてパワーアンプ３１とローノイズアンプ３２及びアンテナスイッチ回路３６との間を横切るように並べられる複数の第１導体ポスト４１の群である。複数の第１導体ポスト４１は、複数（図６では６個）の第１導体ポスト４１５ａ，４１５ｂ，４１５ｃ，４１５ｄ，４１５ｅ，４１５ｆと、複数（図６では２個）の第１導体ポスト４１６ａ，４１６ｂとを含む。複数の第１導体ポスト４１は、さらに、複数（図６では５個）の第１導体ポスト４１７ａ，４１７ｂ，４１７ｃ，４１７ｄ，４１７ｅを含む。複数の第１導体ポスト４１５ａ〜４１５ｆは、実装面２１１の第１方向Ｘにおけるローノイズアンプ３２及びアンテナスイッチ回路３６とパワーアンプ３１との間に、第２方向Ｙの第１端２１１ｃから第２端２１１ｄに向かって第２方向Ｙに沿って一列に並ぶ。複数の第１導体ポスト４１５ａ〜４１５ｃは、第１方向Ｘにおいて、パワーアンプ３１と対向している。つまり、複数の第１導体ポスト４１５ａ〜４１５ｃは、パワーアンプ３１に隣接して配置されている。換言すれば、第１導体ポスト４１５ａ〜４１５ｃとパワーアンプ３１との間には、パワーアンプ３１とは別の電子部品３０が存在していない。複数の第１導体ポスト４１６ａ，４１６ｂは、第１方向Ｘにおけるローノイズアンプ３２及びアンテナスイッチ回路３６と第１導体ポスト４１５ａ〜４１５ｆの群との間に、第１端２１１ｃから第２端２１１ｄに向かって第２方向Ｙに沿って一列に並ぶ。第１導体ポスト４１６ａは、第２方向Ｙにおいて、第１導体ポスト４１５ｃ，４１５ｄ間に位置する。第１導体ポスト４１６ｂは、第２方向Ｙにおいて、第１導体ポスト４１５ｆと第２端２１１ｄとの間に位置する。複数の第１導体ポスト４１７ａ〜４１７ｅは、実装面２１１の第２方向Ｙの第１端２１１ｃとパワーアンプ３１との間に、第２方向Ｙに沿って一列に並ぶ。第１の群４１０Ｂにおいて、隣接する２つの導体ポストの間隔は、パワーアンプ３１で発生するノイズの波長の１／１６以下に設定されている。
また、回路モジュール１００Ｂでは、シールド層６０は、第１スリット６１０Ｂを有しているが、第２スリット６２０及び第３スリット６３０を有していない。言い換えれば、シールド層６０は、主スリットを有しているが、副スリットを有していない。第１スリット６１０Ｂは、第１の群４１０Ｂに対応する。第１スリット６１０Ｂは、パワーアンプ３１とローノイズアンプ３２及びアンテナスイッチ回路３６との間を横切る。より詳細には、第１スリット６１０Ｂは、第１部位６１１Ｂと、第２部位６１２Ｂと、第３部位６１３Ｂと、第４部位６１４Ｂと、第５部位６１５Ｂと、第６部位６１６Ｂと、第７部位６１７Ｂと、を有する。
第１部位６１１Ｂは、実装面２１１の第２方向Ｙの第２端２１１ｄから第１導体ポスト４１５ｃ〜４１５ｆの組と、第１導体ポスト４１６ａ，４１６ｂの組との間を通って延伸する。つまり、第１部位６１１Ｂは、第１の群４１０Ｂの第１導体ポスト４１（４１５ｃ〜４１５ｆ）に関して、第１導体ポスト４１とアンテナスイッチ回路３６との間を通る。また、第１部位６１１Ｂは、第１の群４１０Ｂの第１導体ポスト４１（４１６ａ，４１６ｂ）に関して、第１導体ポスト４１とパワーアンプ３１との間を通る。第２部位６１２Ｂは、第１部位６１１Ｂから、第１導体ポスト４１５ｂとパワーアンプ３１との間を通って延伸する。第３部位６１３Ｂは、第２部位６１２Ｂから、第１導体ポスト４１５ａとローノイズアンプ３２及びアンテナスイッチ回路３６との間、及び、第１導体ポスト４１７ｅとローノイズアンプ３２との間を通って延伸する。第４部位６１４Ｂは、第３部位６１３Ｂから、第１導体ポスト４１７ｄとパワーアンプ３１との間を通って延伸する。第５部位６１５Ｂは、第４部位６１４Ｂから、第１導体ポスト４１５ａとローノイズアンプ３２との間を通って延伸する。第６部位６１６Ｂは、第５部位６１５Ｂから、第１導体ポスト４１７ｄとパワーアンプ３１との間を通って延伸する。第７部位６１７Ｂは、第６部位６１６Ｂから、第１導体ポスト４１５ａとローノイズアンプ３２との間を通って延伸する。
このように、第１スリット６１０Ｂは、隣接する２つの導体ポスト４１の一方と第１電子部品（パワーアンプ３１）との間と他方と第２電子部品（アンテナスイッチ回路３６）との間とを通る部位（６１１Ｂ〜６１３Ｂ）を有する。また、第１スリット６１０Ｂは、隣接する２つの導体ポスト４１の一方と第１電子部品（パワーアンプ３１）との間と他方と第２電子部品（ローノイズアンプ３２）との間とを通る部位（６１３Ｂ〜６１７Ｂ）を有する。このように、隣接する２つの導体ポスト４１の一方と第１電子部品との間と他方と第２電子部品との間とを通る部位では、第１スリット６１０Ｂの両側に隣接する２つの導体ポスト４１が位置することになる。そのため、回路モジュール１００のように、第１スリット６１０の両側に、第１導体ポスト４１３ａ〜４１３ｆの組と第１導体ポスト４１４ａ〜４１４ｈの組とを配置した場合と同様の効果が得られる。つまり、外部へのノイズの放射及び外部からのノイズの侵入の抑制する効果を維持しながらも、導体ポスト４０（４１）の数を減らすことができ、製造コストの低下及び導体ポスト４０（４１）の設置に必要な領域を小さくできる。
このような回路モジュール１００Ｂにおいても、回路モジュール１００と同様に、外部へのノイズの放射及び外部からのノイズの侵入を抑制しながらも、シールド層６０によるノイズの回り込みを低減し、電子部品間のアイソレーション特性を向上できる。
２．３ 第３変形例
図７は、第３変形例の回路モジュール１００Ｃを示す。回路モジュール１００Ｃでは、複数の導体ポスト４０は、第１の群４１０Ｃを含んでいるが、第２の群４２０及び第３の群４３０を含んでいない。
第１の群４１０Ｃは、第１の群４１０と同様に、実装面２１１においてパワーアンプ３１とローノイズアンプ３２及びアンテナスイッチ回路３６との間を横切るように並べられる複数の第１導体ポスト４１の群である。複数の第１導体ポスト４１は、複数（図６では６個）の第１導体ポスト４１５ａ，４１５ｂ，４１５ｃ，４１５ｄ，４１５ｅ，４１５ｆと、複数（図６では２個）の第１導体ポスト４１６ａ，４１６ｂとを含む。複数の第１導体ポスト４１は、さらに、複数（図６では６個）の第１導体ポスト４１８ａ，４１８ｂ，４１８ｃ，４１８ｄ，４１８ｅ，４１８ｆを含む。複数の第１導体ポスト４１８ａ〜４１８ｆは、実装面２１１の第２方向Ｙの第１端２１１ｃとパワーアンプ３１との間に、第２方向Ｙに沿って並ぶ。ここで、第１導体ポスト４１８ａ〜４１８ｅは、一列に並んでいる。第１導体ポスト４１８ａ，４１８ｂは、図７に示すように、第２方向Ｙにおいて、キャパシタ３８の両側に位置する。また、第１導体ポスト４１８ｆは、第１導体ポスト４１８ｅと第１導体ポスト４１５ａとの間に位置する。第１の群４１０Ｃにおいて、隣接する２つの導体ポストの間隔は、パワーアンプ３１で発生するノイズの波長の１／１６以下に設定されている。
また、回路モジュール１００Ｃでは、シールド層６０は、第１スリット６１０Ｃを有しているが、第２スリット６２０及び第３スリット６３０を有していない。言い換えれば、シールド層６０は、主スリットを有しているが、副スリットを有していない。第１スリット６１０Ｃは、第１の群４１０Ｃに対応する。第１スリット６１０Ｃは、パワーアンプ３１とローノイズアンプ３２及びアンテナスイッチ回路３６との間を横切る。より詳細には、第１スリット６１０Ｃは、第１部位６１１Ｃと、第２部位６１２Ｃと、第３部位６１３Ｃと、第４部位６１４Ｃと、を有する。
第１部位６１１Ｃは、実装面２１１の第２方向Ｙの第２端２１１ｄから第１導体ポスト４１５ｃ〜４１５ｆの組と、第１導体ポスト４１６ａ，４１６ｂの組との間を通って延伸する。第２部位６１２Ｃは、第１部位６１１Ｃから、第１導体ポスト４１５ｂとパワーアンプ３１との間を通って延伸する。第３部位６１３Ｃは、第２部位６１２Ｃから、第１導体ポスト４１５ａとローノイズアンプ３２及びアンテナスイッチ回路３６との間、及び、第１導体ポスト４１７ｅとローノイズアンプ３２との間を通って延伸する。第４部位６１４Ｃは、第３部位６１３Ｃから、第１導体ポスト４１８ａ〜４１８ｅの組とパワーアンプ３１との間を通って延伸する。
このように、第１スリット６１０Ｃは、隣接する２つの導体ポスト４１の一方と第１電子部品（パワーアンプ３１）との間と他方と第２電子部品（アンテナスイッチ回路３６）との間を通る部位（６１１Ｃ〜６１３Ｃ）を有する。また、第１スリット６１０Ｃは、隣接する２つの導体ポスト４１の一方と第１電子部品（パワーアンプ３１）との間と他方と第２電子部品（ローノイズアンプ３２）との間とを通る部位（６１３Ｃ、６１４Ｃ）を有する。そのため、外部へのノイズの放射及び外部からのノイズの侵入の抑制する効果を維持しながらも、導体ポスト４０（４１）の数を減らすことができ、製造コストの低下及び導体ポスト４０（４１）の設置に必要な領域を小さくできる。
また、第４部位６１４Ｃは、図７に示すように、平面視において、第１導体ポスト４１８ａ，４１８ｂ間にあるキャパシタ３８上を通っている。つまり、第１スリット６１０Ｃは、キャパシタ３８を横切っている。キャパシタ３８は、複数の電子部品３０のうち、第２電子部品（ローノイズアンプ３２、アンテナスイッチ回路３６）よりもノイズ（パワーアンプ３１で発生するノイズ）の影響を受けにくい電子部品（第３電子部品）である。言い換えれば、第３電子部品は第２電子部品に比べて第１電子部品と磁気結合し難い部品であるともいえる。そのため、第１スリット６１０Ｃを、第３電子部品（キャパシタ３８）を横切らないように形成しなくて済む。つまり、実装面２１１において第３電子部品（キャパシタ３８）が実装されている領域を利用してスリット６１０Ｃを形成できるから、実装面２１１上のスペースを有効に利用できる。
このような回路モジュール１００Ｃにおいても、回路モジュール１００と同様に、外部へのノイズの放射及び外部からのノイズの侵入を抑制しながらも、シールド層６０によるノイズの回り込みを低減し、電子部品間のアイソレーション特性を向上できる。
２．４ 第４変形例
図８は、第４変形例の回路モジュール１００Ｄを示す。回路モジュール１００Ｄでは、複数の導体ポスト４０は、第１の群４１０Ｄを含んでいるが、第２の群４２０及び第３の群４３０を含んでいない。
第１の群４１０Ｄは、第１の群４１０と同様に、実装面２１１においてパワーアンプ３１とローノイズアンプ３２及びアンテナスイッチ回路３６との間を横切るように並べられる複数の第１導体ポスト４１の群である。複数の第１導体ポスト４１は、第１の群４１０Ａと同様に、複数（図６では６個）の第１導体ポスト４１１ｂ，４１１ｄ，４１１ｆ〜４１１ｉと、複数（図６では４個）の第１導体ポスト４１２ａ，４１２ｃ，４１２ｅ，４１２ｆと、を含む。さらに、複数の第１導体ポスト４１は、複数（図８では３個）の第１導体ポスト４１９ａ，４１９ｂ，４１９ｃを含む。複数の第１導体ポスト４１９ａ〜４１９ｃは、実装面２１１の第２方向Ｙの第１端２１１ｃとパワーアンプ３１との間に、第１方向Ｘの第１端２１１ａから第２端２１１ｂに向かって第１方向Ｘに沿って一列に並ぶ。第１の群４１０Ｄにおいて、隣接する２つの導体ポストの間隔は、パワーアンプ３１で発生するノイズの波長の１／１６以下に設定されている。
また、回路モジュール１００Ｄでは、シールド層６０は、第１スリット６１０Ｄを有しているが、第２スリット６２０及び第３スリット６３０を有していない。言い換えれば、シールド層６０は、主スリットを有しているが、副スリットを有していない。第１スリット６１０Ｄは、第１の群４１０Ｄに対応する。第１スリット６１０Ｄは、パワーアンプ３１とローノイズアンプ３２及びアンテナスイッチ回路３６との間を横切るようにパワーアンプ３１を囲う。より詳細には、第１スリット６１０Ｄは、第１部位６１１Ｄと、第２部位６１２Ｄと、第３部位６１３Ｄと、第４部位６１４Ｄと、を有する。
第１部位６１１Ｄは、実装面２１１の第２方向Ｙに沿って延伸する直線状であり、第１導体ポスト４１１ｂ，４１１ｄ，４１１ｆ，４１１ｇ，４１１ｈ，４１１ｉの組と、第１導体ポスト４１２ａ，４１２ｃ，４１２ｅ，４１２ｆの組との間を通る。第２部位６１２Ｄは、第１部位６１１Ｄにおける、実装面２１１の第２方向Ｙの第１端２１１ｃ側の端から実装面２１１の第１方向Ｘに沿って延伸する直線状であり、第１導体ポスト４１９ｂ〜４１９ｉの組とパワーアンプ３１との間を通る。第３部位６１３Ｄは、第２部位６１２Ｄにおける、実装面２１１の第１方向Ｘの第１端２１１ａ側の端から実装面２１１の第２方向Ｙに沿って延伸する直線状であり、実装面２１１の第１方向Ｘの第１端２１１ａとパワーアンプ３１との間を通る。第４部位６１４Ｄは、第３部位６１３Ｄにおける実装面２１１の第２方向Ｙの第２端２１１ｄ側の端から、第１部位６１１Ｄにおける実装面２１１の第２方向Ｙの第２端２１１ｄ側の端まで実装面２１１の第２方向Ｙに沿って延伸する直線状である。第４部位６１４Ｄは、実装面２１１の第２方向Ｙの第２端２１１ｄとパワーアンプ３１との間を通る。
また、第３部位６１３Ｄ及び第４部位６１４Ｄは、図８に示すように、平面視において、実装面２１１に実装されているキャパシタ３８上を通っている。つまり、第１スリット６１０Ｄは、第３電子部品であるキャパシタ３８を横切っている。したがって、実装面２１１において第３電子部品（キャパシタ３８）が実装されている領域を利用してスリット６１０Ｄを形成できるから、実装面２１１上のスペースを有効に利用できる。
また、シールド層６０では、第１スリット６１０Ｄによって囲まれた部位（つまり、パワーアンプ３１に対向する部位）が、他の部位から分離されている。そのため、パワーアンプ３１で発生したノイズが、シールド層６０を介して、ローノイズアンプ３２及びアンテナスイッチ回路３６に回り込むことが抑制される。なお、回路モジュール１００Ｄでは、第１の群４１０Ｄの導体ポスト４１は、パワーアンプ３１を囲うように並べられていることが好ましい。
このような回路モジュール１００Ｄにおいても、回路モジュール１００と同様に、外部へのノイズの放射及び外部からのノイズの侵入を抑制しながらも、シールド層６０によるノイズの回り込みを低減し、電子部品間のアイソレーション特性を向上できる。
２．５ 第５変形例
図９は、第５変形例の回路モジュール１００Ｅを示す。回路モジュール１００Ｅでは、複数の導体ポスト４０は、第２の群４２０を含んでいるが、第１の群４１０及び第３の群４３０を含んでいない。また、シールド層６０は、第２スリット６２０を有しているが、第１スリット６１０及び第３スリット６３０を有していない。なお、第１グラウンド層２２は、第２間隙２２２を有しているが、第１間隙２２１及び第３間隙２２３を有していない。このような回路モジュール１００Ｅにおいても、回路モジュール１００と同様に、外部へのノイズの放射及び外部からのノイズの侵入を抑制しながらも、シールド層６０によるノイズの回り込みを低減し、電子部品間のアイソレーション特性を向上できる。
２．６ 第６変形例
図１０は、第６変形例の回路モジュール１００Ｆを示す。回路モジュール１００Ｆでは、複数の導体ポスト４０は、第３の群４３０を含んでいるが、第１の群４１０及び第２の群４２０を含んでいない。また、シールド層６０は、第３スリット６３０を有しているが、第１スリット６１０及び第２スリット６２０を有していない。なお、第１グラウンド層２２は、第３間隙２２３を有しているが、第１間隙２２１及び第２間隙２２２を有していない。このような回路モジュール１００Ｆにおいても、回路モジュール１００と同様に、外部へのノイズの放射及び外部からのノイズの侵入を抑制しながらも、シールド層６０によるノイズの回り込みを低減し、電子部品間のアイソレーション特性を向上できる。
２．７ 第７変形例
図１１は、第７変形例の回路モジュール１００Ｇを示す。回路モジュール１００Ｇでは、モールド層５０が、空隙５０２を有している。空隙５０２は、第１スリット６１０に沿って延伸する。したがって、空隙５０２は、第１スリット６１０と同様に、導体ポストの群４１０に沿って、第１電子部品（パワーアンプ３１）と第２電子部品（ローノイズアンプ３２及びアンテナスイッチ回路３６）との間を横切る。つまり、モールド層５０においてパワーアンプ３１を封止する部位とローノイズアンプ３２及びアンテナスイッチ回路３６を封止する部位との間に空隙５０２が存在している。そのため、第１電子部品（パワーアンプ３１）と第２電子部品（ローノイズアンプ３２及びアンテナスイッチ回路３６）との間のアイソレーション特性のさらなる向上が図れる。なお、回路モジュール１００Ｇでは、空隙５０２は、実装面２１１を露出させているが、必ずしも実装面２１１を露出させる必要はなく、表面５０１より凹んだ凹所であってもよい。また、回路モジュール１００Ｇは、第２スリット６２０に沿って延伸する空隙を有していてもよいし、第３スリット６３０に沿って延伸する空隙を有していてもよい。
２．８ その他の変形例
図１の概略回路図は、回路モジュールの回路の一例である。例えば、回路モジュールにおいて、複数の電子部品３０は、複数のデュプレクサ３３を含む代わりに、単一のデュプレクサを含んでいてもよい。この場合には、第１スイッチ回路３４、第２スイッチ回路３５、及びアンテナスイッチ回路３６は必須ではない。また、電子部品３０は、第２スイッチ回路３５の代わりに、ローノイズアンプ３２を複数含んでいてもよい。要するに、回路モジュールの回路構成は、必要に応じて適宜変更してもよい。
また、回路基板２０は、四角形状（例えば、正方形状又は矩形状）でなくてもよく、多角形状、円形状等、所望の形状であってよい。また、回路基板２０は、第２電気絶縁層２３及び第２グラウンド層２４を有していなくてもよい。また、グラウンド層２２は、間隙（２２１，２２２，２２３）を有していなくてもよい。あるいは、第２グラウンド層２４が、間隙（２２１，２２２，２２３）を有していてもよい。
また、複数の電子部品３０は、少なくとも、パワーアンプ３１のような第１電子部品と、ローノイズアンプ３２及びアンテナスイッチ回路３６のような第２電子部品を含んでいればよい。また、複数の電子部品３０の実装面２１１における配置は、特に限定されず、必要に応じて適宜変更してもよい。
また、複数の導体ポスト４０は、第１の群（４１０，４１０Ａ〜４１０Ｄ）、第２の群（４２０，４２０Ａ）、及び第３の群（４３０，４３０Ａ）の少なくとも一つを含んでいればよい。また、導体ポストの群４００に含まれる導体ポスト４０の数も特に限定されない。なお、各導体ポスト４０は、円柱状以外の形状（例えば、角柱状、板状）であってもよい。また、導体ポスト４０自体の大きさは、第１電子部品からのノイズの遮断効果が得られる大きさであればよい。
また、シールド層６０は、導体ポストの群４００が複数ある場合でも、少なくとも一つの導体ポストの群４００に対応するスリット６００を有していればよい。また、スリット６００（６１０，６１０Ａ，６１０Ｂ，６１０Ｃ，６１０Ｄ，６２０，６２０Ａ，６３０，６３０Ａ）は、単一のスリットではなく、複数の円形状又は多角形状の孔によって構成されていてもよい。
３．態様
以上述べた実施形態及び変形例から明らかなように、第１の態様の回路モジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）は、回路基板（２０）と、複数の電子部品（３０）と、複数の導体ポスト（４０）と、モールド層（５０）と、シールド層（６０）と、を備える。前記回路基板（２０）は、実装面（２１１）を有する電気絶縁層（２１）、及び、前記電気絶縁層（２１）における前記実装面（２１１）と反対側にあるグラウンド層（２２）を有する。前記複数の電子部品（３０）は、前記実装面（２１１）に実装され、ノイズの発生源となる第１電子部品（３１）及び前記第１電子部品で発生するノイズからの保護対象である第２電子部品（３２，３６）を含む。前記複数の導体ポスト（４０）は、前記実装面（２１１）において前記第１電子部品（３１）と前記第２電子部品（３２，３６）との間を横切るように並べられ前記グラウンド層（２２）に電気的に接続される導体ポストの群（４００）を含む。前記モールド層（５０）は、電気絶縁性を有し、前記複数の電子部品（３０）及び前記複数の導体ポスト（４０）を封止するように前記実装面（２１１）に形成される。前記シールド層（６０）は、前記モールド層（５０）における前記実装面とは反対側の表面（５０１）を覆う。前記シールド層（６０）は、スリット（６００）を有する。前記スリット（６００）は、前記導体ポストの群（４００）に含まれる各導体ポスト（４０）に関して、平面視において、前記導体ポスト（４０）と前記第１電子部品（３１）との間、又は、前記導体ポスト（４０）と前記第２電子部品（３２，３６）との間を通って延伸する。第１の態様によれば、外部へのノイズの放射及び外部からのノイズの侵入を抑制しながらも、シールド層（６０）によるノイズの回り込みを低減し、電子部品（第１及び第２電子部品）間のアイソレーション特性を向上できる。
第２の態様の回路モジュール（１００Ｂ；１００Ｃ）は、第１の態様との組み合わせにより実現され得る。第２の態様では、前記スリット（６１０Ｂ；６１０Ｃ）は、前記導体ポストの群（４００）に含まれる隣接する２つの導体ポスト（４０）の一方と前記第１電子部品（３１）との間と他方と前記第２電子部品（３２，３６）との間とを通る部位を有する。第２の態様によれば、外部へのノイズの放射及び外部からのノイズの侵入の抑制する効果を維持しながらも、導体ポスト（４０）の数を減らすことができ、製造コストの低下及び導体ポスト（４０）の設置に必要な領域を小さくできる。
第３の態様の回路モジュール（１００Ｃ；１００Ｄ）は、第１又は第２の態様との組み合わせにより実現され得る。第３の態様では、前記複数の電子部品（３０）は、前記第２電子部品（３２，３６）よりも前記ノイズの影響を受けにくい第３電子部品（３８）を含む。前記スリット（６１０Ｃ；６１０Ｄ）は、前記第３電子部品（３８）を横切る。第３の態様によれば、実装面（２１１）上のスペースを有効に利用できる。
第４の態様の回路モジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）は、第１〜第３の態様のいずれかとの組み合わせにより実現され得る。第４の態様では、前記グラウンド層（２２）は、前記グラウンド層（２２）を厚み方向に貫通する間隙（２２１，２２２，２２３）を有する。前記間隙（２２１，２２２，２２３）は、前記スリット（６１０，６２０，６３０）に沿って延びている。第４の態様によれば、グラウンド層（２２）によるノイズの回り込みを低減できる。
第５の態様の回路モジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）は、第１〜第４の態様のいずれかとの組み合わせにより実現され得る。第５の態様では、前記モールド層（５０）は、前記複数の導体ポスト（４０）の先端が前記表面（５０１）に露出するように形成される。前記シールド層（６０）は、前記複数の導体ポスト（４０）の前記先端に接触するように前記表面（５０１）に形成される。第５の態様によれば、複数の導体ポスト（４０）によりシールド層（６０）がグラウンド層（２２）に電気的に接続されるから、シールド層（６０）の接地用の配線を新たに設ける必要がない。
第６の態様の回路モジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）は、第１〜第５の態様のいずれかとの組み合わせにより実現され得る。第６の態様では、前記導体ポストの群（４００）における導体ポスト（４０）間の間隔は、前記ノイズの波長の１／１６以下である。第６の態様によれば、外部へのノイズの放射及び外部からのノイズの侵入の抑制する効果を維持しながらも、導体ポスト（４０）の数を減らすことができ、製造コストの低下及び導体ポスト（４０）の設置に必要な領域を小さくできる。
第７の態様の回路モジュール（１００；１００Ａ）は、第１〜第６の態様のいずれかとの組み合わせにより実現され得る。第７の態様では、前記導体ポストの群（４００）は、主導体ポストの群（４１０；４１０Ａ）である。前記複数の導体ポスト（４０）は、前記実装面（２１１）において前記主導体ポストの群（４１０；４１０Ａ）と前記第２電子部品（３２，３６）との間に配置され前記グラウンド層（２２）に電気的に接続される副導体ポストの群（４２０，４３０）を含む。第７の態様によれば、複数の導体ポスト（４０）が主導体ポストの群（４１０；４１０Ａ）だけを含む場合に比べれば、第１電子部品と第２電子部品との間のアイソレーション特性のさらなる向上が図れる。
第８の態様の回路モジュール（１００）は、第７の態様との組み合わせにより実現され得る。第８の態様では、前記スリット（６００）は、主スリット（６１０）である。前記シールド層（６０）は、副スリット（６２０，６３０）を有する。副スリット（６２０，６３０）は、前記副導体ポストの群（４２０，４３０）に含まれる各副導体ポスト（４２，４３）に関して、平面視において、副導体ポスト（４２，４３）と前記主導体ポストの群（４１０）との間、又は、副導体ポスト（４２，４３）と前記第２電子部品（３２，３６）との間を通る。第８の態様によれば、シールド層（６０）が主スリット（６１０）だけを含む場合に比べれば、シールド層（６０）によるノイズの回り込みのさらなる抑制が図れる。
第９の態様の回路モジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）は、第１〜第８の態様のいずれかとの組み合わせにより実現され得る。第９の態様では、前記第１電子部品（３１）は、パワーアンプ（３１）であり、前記第２電子部品（３２，３６）は、ローノイズアンプ（３２）又はアンテナスイッチ回路（３６）である。第９の態様によれば、パワーアンプ（３１）で発生するノイズのローノイズアンプ（３２）又はアンテナスイッチ回路（３６）への影響を低減できる。
１００，１００Ａ〜１００Ｇ 回路モジュール
２０ 回路基板
２１ 電気絶縁層（第１電気絶縁層）
２２ グラウンド層（第１グラウンド層）
２１１ 実装面
３０ 電子部品
３１ パワーアンプ（第１電子部品）
３２ ローノイズアンプ（第２電子部品）
３６ アンテナスイッチ回路（第２電子部品）
３８ キャパシタ（第３電子部品）
４０ 導体ポスト
４１ 第１導体ポスト
４２ 第２導体ポスト
４３ 第３導体ポスト
４００ 導体ポストの群
４１０，４１０Ａ〜４１０Ｄ 第１群（導体ポストの群）
４２０，４２０Ａ 第２群（導体ポストの群）
４３０，４３０Ａ 第３群（導体ポストの群）
５０ モールド層
５０１ 表面
６０ シールド層
６００ スリット
６１０，６１０Ａ〜６１０Ｄ スリット（第１スリット）
６２０，６２０Ａ スリット（第２スリット）
６３０，６３０Ａ スリット（第３スリット）

Claims (9)

  1. 実装面を有する電気絶縁層、及び、前記電気絶縁層における前記実装面と反対側にあるグラウンド層を有する回路基板と、
    前記実装面に実装され、ノイズの発生源となる第１電子部品及び前記第１電子部品で発生するノイズからの保護対象である第２電子部品を含む複数の電子部品と、
    前記実装面において前記第１電子部品と前記第２電子部品との間を横切るように並べられ前記グラウンド層に電気的に接続される導体ポストの群を含む、複数の導体ポストと、
    電気絶縁性を有し、前記複数の電子部品及び前記複数の導体ポストを封止するように前記実装面に形成されるモールド層と、
    前記モールド層における前記実装面とは反対側の表面を覆うシールド層と、
    を備え、
    前記シールド層は、前記導体ポストの群に含まれる各導体ポストに関して、平面視において、前記導体ポストと前記第１電子部品との間、又は、前記導体ポストと前記第２電子部品との間を通って延伸するスリットを有する、
    回路モジュール。
  2. 前記スリットは、前記導体ポストの群に含まれる隣接する２つの導体ポストの一方と前記第１電子部品との間と他方と前記第２電子部品との間とを通る部位を有する、
    請求項１の回路モジュール。
  3. 前記複数の電子部品は、前記第２電子部品よりも前記ノイズの影響を受けにくい第３電子部品を含み、
    前記スリットは、前記第３電子部品を横切る、
    請求項１又は２の回路モジュール。
  4. 前記グラウンド層は、前記グラウンド層を厚み方向に貫通する間隙を有し、
    前記間隙は、前記スリットに沿って延びている、
    請求項１〜３のいずれか一つの回路モジュール。
  5. 前記モールド層は、前記複数の導体ポストの先端が前記表面に露出するように形成され、
    前記シールド層は、前記複数の導体ポストの前記先端に接触するように前記表面に形成される、
    請求項１〜４のいずれか一つの回路モジュール。
  6. 前記導体ポストの群における導体ポスト間の間隔は、前記ノイズの波長の１／１６以下である、
    請求項１〜５のいずれか一つの回路モジュール。
  7. 前記導体ポストの群は、主導体ポストの群であり、
    前記複数の導体ポストは、前記実装面において前記主導体ポストの群と前記第２電子部品との間に配置され前記グラウンド層に電気的に接続される副導体ポストの群を含む、
    請求項１〜６のいずれか一つの回路モジュール。
  8. 前記スリットは、主スリットであり、
    前記シールド層は、前記副導体ポストの群に含まれる各副導体ポストに関して、平面視において、副導体ポストと前記主導体ポストの群との間、又は、副導体ポストと前記第２電子部品との間を通る副スリットを有する、
    請求項７の回路モジュール。
  9. 前記第１電子部品は、パワーアンプであり、
    前記第２電子部品は、ローノイズアンプ又はアンテナスイッチ回路である、
    請求項１〜８のいずれか一つの回路モジュール。
JP2017067489A 2017-03-30 2017-03-30 回路モジュール Pending JP2020113559A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017067489A JP2020113559A (ja) 2017-03-30 2017-03-30 回路モジュール
KR1020197026935A KR102282097B1 (ko) 2017-03-30 2018-03-23 회로모듈
PCT/JP2018/011572 WO2018180939A1 (ja) 2017-03-30 2018-03-23 回路モジュール
CN201880023136.0A CN110476242B (zh) 2017-03-30 2018-03-23 电路模块
US16/581,911 US10833023B2 (en) 2017-03-30 2019-09-25 Circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017067489A JP2020113559A (ja) 2017-03-30 2017-03-30 回路モジュール

Publications (1)

Publication Number Publication Date
JP2020113559A true JP2020113559A (ja) 2020-07-27

Family

ID=63677568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017067489A Pending JP2020113559A (ja) 2017-03-30 2017-03-30 回路モジュール

Country Status (5)

Country Link
US (1) US10833023B2 (ja)
JP (1) JP2020113559A (ja)
KR (1) KR102282097B1 (ja)
CN (1) CN110476242B (ja)
WO (1) WO2018180939A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022138386A1 (ja) * 2020-12-25 2022-06-30 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022230682A1 (ja) * 2021-04-26 2022-11-03 株式会社村田製作所 高周波モジュール及び通信装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021093607A (ja) * 2019-12-09 2021-06-17 株式会社村田製作所 高周波モジュール及び通信装置
JP2021106336A (ja) * 2019-12-26 2021-07-26 株式会社村田製作所 高周波モジュール及び通信装置
CN115917731A (zh) * 2020-09-30 2023-04-04 株式会社村田制作所 高频模块以及通信装置
US11640944B2 (en) * 2021-05-04 2023-05-02 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a slot in EMI shielding layer using a plurality of slot lines to guide a laser

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
US8186048B2 (en) * 2007-06-27 2012-05-29 Rf Micro Devices, Inc. Conformal shielding process using process gases
JP5188816B2 (ja) * 2005-12-16 2013-04-24 イビデン株式会社 多層プリント配線板およびその製造方法
CN101442895B (zh) * 2007-11-23 2011-12-14 青岛海信电器股份有限公司 电路板屏蔽方法及应用该方法的电子设备
US9137934B2 (en) * 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US8248892B2 (en) * 2010-08-20 2012-08-21 Tdk Corporation Head gimbal assembly with two wiring layers comprising thermally-assisted head
WO2012101920A1 (ja) 2011-01-27 2012-08-02 株式会社村田製作所 回路モジュール及びその製造方法
JP5370445B2 (ja) 2011-09-09 2013-12-18 株式会社村田製作所 電源制御回路モジュール
KR101680511B1 (ko) * 2012-06-14 2016-11-28 스카이워크스 솔루션즈, 인코포레이티드 계조를 갖는 쌍극성 트랜지스터 및 관련된 시스템, 장치, 및 방법을 포함하는 전력 증폭기 모듈
TWI611533B (zh) * 2014-09-30 2018-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN107078406B (zh) * 2014-10-31 2021-07-23 株式会社村田制作所 天线模块以及电路模块

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022138386A1 (ja) * 2020-12-25 2022-06-30 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022230682A1 (ja) * 2021-04-26 2022-11-03 株式会社村田製作所 高周波モジュール及び通信装置

Also Published As

Publication number Publication date
KR102282097B1 (ko) 2021-07-27
CN110476242A (zh) 2019-11-19
US20200020645A1 (en) 2020-01-16
US10833023B2 (en) 2020-11-10
CN110476242B (zh) 2022-10-25
KR20190117660A (ko) 2019-10-16
WO2018180939A1 (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
KR102282097B1 (ko) 회로모듈
US11631933B2 (en) Antenna module and communication device
US8830010B2 (en) High frequency circuit module with a filter in a core layer of a circuit substrate
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
US5764189A (en) Doppler radar module
US9357633B2 (en) Structure, wiring board, and method of manufacturing wiring board
JP2014112629A (ja) 高周波回路モジュール
CN112074992B (zh) 天线模块和搭载该天线模块的通信装置
WO2011021328A1 (ja) シールド層と素子側電源端子が容量結合した半導体装置
US11233303B2 (en) High frequency filter
JP5047357B2 (ja) 高周波収納ケースおよび高周波モジュール
JP2015023473A (ja) アンテナ装置
CN113169450A (zh) 天线模块、通信模块以及通信装置
US10461403B2 (en) Antenna device
JP6146801B2 (ja) 配線基板、及び電子装置
US20230180380A1 (en) Module conductive shield including discontinuities to reduce device coupling
US11894593B2 (en) Filter device, and antenna module and communication device including the same
US11804661B2 (en) Array antenna
US10709045B2 (en) High frequency module
US10827603B2 (en) Printed circuit substrate
CN117121302A (zh) 电波吸收元件以及集合体
CN116137387A (zh) 天线模块
CN117117495A (zh) 一种天线装置和终端设备
JP2019129209A (ja) 配線基板、電子部品用パッケージおよび電子装置
JP2016063045A (ja) 配線基板及びその製造方法