CN103178050B - 半导体封装结构及其制作方法 - Google Patents

半导体封装结构及其制作方法 Download PDF

Info

Publication number
CN103178050B
CN103178050B CN201110435578.6A CN201110435578A CN103178050B CN 103178050 B CN103178050 B CN 103178050B CN 201110435578 A CN201110435578 A CN 201110435578A CN 103178050 B CN103178050 B CN 103178050B
Authority
CN
China
Prior art keywords
layer
metal
insulating barrier
line layer
connection gasket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201110435578.6A
Other languages
English (en)
Other versions
CN103178050A (zh
Inventor
俞宛伶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xin Qiang Electronics (Qingyuan) Co., Ltd.
Original Assignee
俞宛伶
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 俞宛伶 filed Critical 俞宛伶
Priority to CN201110435578.6A priority Critical patent/CN103178050B/zh
Publication of CN103178050A publication Critical patent/CN103178050A/zh
Application granted granted Critical
Publication of CN103178050B publication Critical patent/CN103178050B/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体封装结构及其制作方法，将半导体晶粒镶入间隔件来进行封装，且半导体晶粒上形成至少由连接垫、第一金属层、绝缘层、线路层、接脚底座、导孔以及金属凸块组成的结构，又线路可以为单层或多层，必须使连接垫与外部接脚形成电性连通，此外，在制作过程中，设计定位机构进行定位，能克服传统胶料因热胀冷缩所导致的定位偏移误差，从而大幅提高导孔与连接垫的对准，而确保连接垫与外部接脚电性连接的可靠性。

Description

半导体封装结构及其制作方法
技术领域
本发明涉及一种半导体封装结构及其制作方法，尤其是无须利用凸块下金属层而能大幅降低成本，并且于晶圆未分割前形成导孔，并以定位机构来减少定位误差。
背景技术
对于现有技术中覆晶封装技术而言，为利用金属凸块藉以于半导体晶粒的连接垫与封装载板或导线架之间建立电气链接。传统方式为，介于金属凸块与半导体晶粒的连接垫间，需先形成凸块下金属层UBM。
一般而言，凸块下金属层UBM为包含一黏附层、一阻障层以及一接合层，由下而上依序堆栈于连接垫上；依据所采用的材料，凸块可分成锡铅凸块、金凸块、铜柱凸块，以及混合金属凸块。
传统上所采用的现有技术，如美国专利USPatentNo.5,508,229中所揭露的半导体装置的锡焊凸块(solderbump)形成方法，仅适用于整片晶圆(wafer)，并于微影(microlithography)制程时沿用半导体晶圆前制程所预留的定位点，再应用凸块下金属层UBM来导通电流，形成金属凸块。
基于某些考虑，于一些现有技术中，不再采用整片晶圆、一起电镀金属凸块或连接线路，而是先将整片晶圆切割成半导体晶粒(die)，再将单颗晶粒线路面先定位放在胶片上并予以固定，然后进行灌胶或热压固定其背面；再应用镭射或其他方法在胶片上形成盲孔，暴露出半导体晶粒的连接垫，再以离子溅射或化学蒸镀形成金属层，如美国专利USPatentNo.5,353,498及7,067356中所揭示的，或是，以化学浸镀形成金属层如美国专利USPatentNo.7,067,356中所揭示的；或以金属箔粘附在胶片，再在盲孔内以化学浸镀形成金属膜，如美国专利USPatentNo.6,991,966中所揭示的；然后，依一般印刷线路板制程，完成连接垫与外部接脚的连接。
前述的现有技术均采用，先在核心板上形成参考点及孔穴，再将半导体晶粒以参考点定位，再封胶固定并形成导通孔暴露晶粒的连接垫，然而，进行灌胶或热压的封胶作业均为使用高温高压，而晶粒、胶片、以及核心板材料的热胀系数均不同，灌胶或封胶热压前已定位的半导体晶粒，势必因材料的热胀冷缩过程而移位，之后再依核心板的定位点定位，形成暴露连接垫的导孔，这将导致导孔与连接垫不易对准，进而将严重影响封装质量。
所以如何寻求一种适用于半导体晶粒的覆晶封装环境的半导体晶粒覆晶封装方法，可适用于晶圆及/或芯片及/或晶粒上，无须利用凸块下金属层UBM(UnderBumpMetallurgy)，及/或，无须利用胶片先固定晶粒、再进行灌胶或热压固定，避免由于晶粒、胶片、以及固定材料的热胀系数的不同而引起的位置偏移，所引发的封装质量疑虑，均是待解决的问题。
发明内容
本发明的主要目的在于提供一种半导体封装结构，该半导体封装结构包含半导体晶粒、连接垫、钝化层、第一金属层、绝缘层、线路层、接脚底座、金属凸块、绝缘板以及黏接片，绝缘板形成在黏接片之上，且具有多个模穴，半导体晶粒设置于所述模穴中，连接垫设置于半导体晶粒的接线面上，而半导体晶粒相对于接线面的底面与黏接片连接，钝化层覆盖半导体晶粒的接线面，且具有开口以暴露出该至少一连接垫的上表面。
第一金属层形成在连接垫的上表面，绝缘层形成在钝化层及第一金属层之上，且具有导孔以暴露出第一金属层，线路层形成于绝缘层的部份表面，且形成于所述导孔的孔壁中而与该第一金属层连接，接脚底座设置于线路层上，金属凸块连接在接脚底座，且与线路层接触，用以将半导体晶粒上的连接垫与外部的电路板形成电气连接。
进一步地在线路层上，再次设置具有开口的第二绝缘层，该开口暴露出部份的该线路层，并在第二绝缘层的部份表面及开口的孔壁形成外部线路层，该外部线路层与线路层连接，此结构可再连续堆栈，再于最外层的线路层上设置接脚底座，将金属凸块连接在接脚底座，该接脚底座与外部线路层接触，用以将半导体晶粒的连接垫与外部的电路板形成电气连接。
本发明的另一目的在于提供一种半导体封装结构的制作方法，该方法包含半导体晶圆准备步骤、第一金属层形成步骤、绝缘层形成步骤、导孔及定位机构形成步骤、分割步骤、对位及压合步骤、第二金属层形成步骤、线路形成步骤以及凸块连接步骤。半导体晶圆准备步骤主要是准备一半导体晶圆，半导体晶圆至少包含一半导体晶粒，每一半导体晶粒上具有至少一个连接垫以及钝化层，连接垫形成在半导体晶粒的接线面上，钝化层覆盖半导体晶粒的接线面，但具有开口以暴露出该至少一连接垫的上表面。
第一金属层形成步骤，在连接垫上形成第一金属层。绝缘层形成步骤是在半导体晶圆之上形成一绝缘层，而导孔及定位机构形成步骤是在绝缘层之上形成导孔以显露出第一金属层，并形成定位机构，以利后续定位。分割步骤是将每个半导体晶粒从半导体晶圆分割。对位及压合步骤是将分割的半导体晶粒摆入一间隔件，该间隔件包含绝缘板及黏接片，绝缘板固定在黏接片之上，且具有多个模穴以设置半导体晶粒，并且模穴的周围以及该间隔件的外围都具有定位标志，用以与之定位机构相对来定位。在定位后，绝缘板与绝缘层的表面在同一水平。
第二金属层形成步骤在绝缘层及绝缘板的表面形成第二金属层，第二金属层亦形成在绝缘层的导孔的孔壁而与第一金属层连接，线路形成步骤是将第二金属层图案化。凸块连接步骤是线路层上形成接脚底座，接着在接脚底座上形成金属凸块，使金属凸块对应于半导体晶粒上的连接垫，而完成半导体封装结构。
进一步地，在凸块连接步骤之前还可进一步包含一次或多次线路堆栈步骤，该线路堆栈步骤包含绝缘层形成步骤、导孔形成步骤以及外部线路形成步骤，绝缘层形成步骤是在线路层及绝缘层上形成第二绝缘层，导孔形成步骤是在第二绝缘层中形成开口，以暴露出部分该线路层，外部线路形成步骤是在第二绝缘层形成外部金属层，该外部金属层亦形成在开口的孔壁中，且使外部金属层与线路层连接，接着以影像转移方式将外部金属层图案化，而形成外部线路层。
本发明的半导体封装结构及其制作方法的特点在于，在半导体晶粒上形成至少由连接垫、第一金属层、第二金属层所组成的结构，使连接垫与外部接脚形成电性连通，因而，无须利用凸块下金属层UBM(UnderBumpMetallurgy)，及/或，无须利用胶片固定晶粒、再进行灌胶或热压固定晶粒，从而克服胶料热胀冷缩所导致的定位偏移误差。另外，以半导体晶圆原有的定位机构来进行定位，可避免灌胶及/或压胶后热胀冷缩导致的定位误差，从而大幅提高导通孔与连接垫的对准，而确保连接垫与外部接脚电性连接的可靠性。
附图说明
图1A是本发明半导体封装结构第一实施例的剖面示意图。
图1B是本发明半导体封装结构第二实施例的剖面示意图。
图2是本发明半导体封装结构的制作方法的流程图。
图3A至图3I以及图4A至图4E，为辅助图2说明的结构示意图。
主要组件符号说明
2半导体封装结构
3半导体封装结构
10半导体晶粒
12连接垫
14钝化层
18第一金属层
20绝缘层
22导孔
24定位机构
26第二金属层
28线路层
30第二绝缘层
32开口
34外部金属层
36外部线路层
40接脚底座
50金属凸块
100绝缘板
102模穴
104定位标志
106全板定位标志
200黏接片
S1半导体封装结构的制作方法
S10半导体晶圆准备步骤
S15第一金属层形成步骤
S20色缘层形成步骤
S25导孔及定位机构形成步骤
S30分割步骤
S35对位及压合步骤
S40第二金属层形成步骤
S45线路形成步骤
S50线路堆栈步骤
S51色缘层形成步骤
S53导孔形成步骤
S55外部线路形成步骤
S60凸块连接步骤
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
参阅图1A，本发明半导体封装结构第一实施例的剖面示意图。如图1A所示，半导体封装结构2包含半导体晶粒10、第一金属层18、绝缘层20、线路层28、至少一接脚底座40、至少一金属凸块50、绝缘板100以及黏接片200，半导体晶粒10上具有至少一连接垫12及钝化层14，绝缘板100形成在黏接片200之上，且具有多个模穴以及多个定位标志104，半导体晶粒10设置于所述模穴中，图1A仅显示其中之一来用以说明，该至少一连接垫12设置于半导体晶粒10的接线面上，而半导体晶粒10相对于接线面的底面，与黏接片连接，钝化层14覆盖半导体晶粒10的接线面，且具有开口以暴露出该至少一连接垫12的上表面，并且绝缘层20具有至少一定位机构24，所述定位机构24对应于所述定位标志104。
第一金属层18形成在连接垫12的上表面，绝缘层20形成在钝化层14及第一金属层18的至少一部分上，且具有至少一导孔，以暴露出部分的第一金属层18，线路层28形成在绝缘层20的部份表面上，与该第一金属层18连接，线路层28可以填满导孔，也可以在导孔的孔壁中形成覆盖层，此外，线路层28也可由绝缘层20延伸至绝缘板100的表面。接脚底座40与线路层28接触，可以设置于之导孔上，也可以远离导孔而设置在线路层28的适当位置，金属凸块50连接在接脚底座40上，用以将半导体晶粒10的连接垫与外部的电路板(未显示)形成电气连接。
连接垫12的材质为铜、铝或其合金，第一金属层18的材质为铜或镍，其中当连接垫12的材质为铝或其合金时，进一步在连接垫12及第一金属层18之间设置一锌层(未显示)，以作为表面改质，使后续的第一金属层18更容易附着。线路层28的材质为铜、镍、金、银、锡的至少其中之一。接脚底座40为线路层28选定的适当位置，也可在其上镀覆一层金属，以利于与金属凸块接合，该金属为铜、金、银、锡、镍的至少其中之一，而金属凸块50为铜、金、银、锡、镍的至少其中之一。
参阅图1B，本发明半导体封装结构第二实施例的剖面示意图。如图1B所示，第二实施例的半导体封装结构3与第一实施例半导体封装结构2相似，主要的差异在于在线路层28上，再一次设置具有至少一开口的第二绝缘层30，并在第二绝缘层30上形成外部线路层36，外部线路层36形成在第二绝缘层30的部份表面，与该线路层28连接，外部线路层36可以填满开口，也可以在开口的孔壁中形成覆盖层，此结构可再连续堆栈，接着再如同第一实施例，设置接脚底座40与外部线路层36接触，设置接脚底座40可以设置于开口上，也可以远离开口而设置。金属凸块50连接在接脚底座40上，用以将半导体晶粒10的连接垫与外部的电路板(未显示)形成电气连接。
参阅图2、图3A至图3I以及图4A至图4E，分别为本发明半导体封装结构的制作方法的流程图、以及辅助图2说明的结构示意图。参阅图2，本发明半导体封装结构的制作方法S1包含半导体晶圆准备步骤S10、第一金属层形成步骤S15、绝缘层形成步骤S20、导孔及定位机构形成步骤S25、分割步骤S30、对位及压合步骤S35、第二金属层形成步骤S40、线路形成步骤S45以及凸块连接步骤S60。
半导体晶圆准备步骤S10主要是准备一半导体晶圆，半导体晶圆中包含多个图3A所示的半导体晶粒10，各该半导体晶粒10上具有至少一个连接垫12以及钝化层14，连接垫12形成在半导体晶粒10的接线面上，钝化层14覆盖半导体晶粒10的接线面，但具有开口以暴露出该至少一连接垫12的上表面。
如图3B所示，第一金属层形成步骤S15在连接垫12之上，以浸镀形成第一金属层18。如图3C所示，绝缘层形成步骤S20是在第一金属层18及该钝化层14之上形成一绝缘层20。如图3D所示，导孔及定位机构形成步骤S25是在绝缘层20之上形成至少一导孔22以显露出第一金属层18，并形成定位机构24，以利后续定位。
分割步骤S30，是将每个半导体晶粒10从半导体晶圆分割。对位及压合步骤S35是将分割的半导体晶粒10摆入如图3E及图3F所示的间隔件，该间隔件包含绝缘板100及黏接片200，绝缘板100固定在黏接片200之上，且具有多个模穴102，半导体晶粒10设置于所述模穴102中，使其底面相对于接线面的底面与黏接片200连接，且如图3E所示，在模穴102的周围具有定位标志104，用以与定位机构24相对来定位。在定位后，绝缘板100与绝缘层20的表面在同一水平，接着进行压合，利用加热及加压，让黏接片200将半导体晶粒10与绝缘板100黏成一体，同时也将胶体灌入定位机构24及定位标志104中，使其与绝缘层20为同一水平。另外，在绝缘板100外围还具有全板定位机构106，以利于制程上将整个绝缘板100与制程的设备定位。
如图3G所示，第二金属层形成步骤S40是以溅镀、电镀及化学浸镀的至少其中之一在绝缘层20及绝缘板100的表面形成一第二金属层26，第二金属层26亦形成在绝缘层20的导孔22的孔壁，或将导孔22填满，而与第一金属层18连接。如图3H所示，线路形成步骤S45以影像转移方式，将第二金属层26图案化，而形成线路层28。如图3I所示，凸块连接步骤S60是在已被第二金属层26覆盖的导孔22中填入接脚底座40，或在远离导孔22的位置设置接脚底座40，接着再接脚底座40上形成金属凸块50，使该至少一连接垫12接通至对应的该至少一金属凸块50，而完成半导体封装结构2。另外，该接脚底座40不设于导孔22上方时，其下方可行成一凹陷(未显示)，以增强金属凸块50的牢固。
进一步地，本发明半导体封装结构的制作方法S1在凸块连接步骤S60之前还可进一步包含一次或多次线路堆栈步骤S50，该线路堆栈步骤S50包含绝缘层形成步骤S51、导孔形成步骤S53以及外部线路形成步骤S55。绝缘层形成步骤S51是在线路层28及绝缘层20之上形成第二绝缘层30，如图4A所示。导孔形成步骤S53是在第二绝缘层30中形成至少一开口32，以暴露出部分该线路层，如图4B所示。外部线路形成步骤S55是在第二绝缘层30形成外部金属层34，该外部金属层34形成在开口32的孔壁中，或是将开口32填满，使外部金属层34与线路层28连接，而能电路导通，如图4C所示。接着以影像转移方式将外部金属层图案化，而形成外部线路层36，如图4D所示。
本发明的图示中，仅以施行一次线路堆栈步骤S50，但实际上可以依据线路的堆栈密度需求，而施行多次，而形成更多层的线路层堆栈。最后，在完成线路堆栈步骤S50后，如图4E所示，接脚底座40设置在已被外部线路层36覆盖之的开口32凹陷处，或是远离开口32来设置，接着在接脚底座40上形成金属凸块50，而完成半导体封装结构3。
其中第一金属层18是以化学浸镀形成，而及第二金属层26是以溅镀、电镀或化学浸镀的方式形成，化学浸镀液以无电解镍(ElectrolessNickle)或无电解铜(ElectrolessCopper)为最佳选择，当连接垫12表面为铝或铝合金时，进一步在连接垫12及第一金属层18之间以无电镀的方式形成一镀层(未显示)来作为表面改质，使后续的第一金属层18更容易附着，该镀层为锌，锌是以化学浸镀方式来置换。另外，在绝缘层20表面以及绝缘板100的表面，以及第二绝缘层30表面可以设置一具有金属微粒层(未显示)，以使线路层28及/或外部线路层36更容易附着在绝缘层20及/或绝缘板100及/或第二绝缘层30之上，其中该金属微粒层在高分子层中包含如铜或镍等的金属微粒。另外，该接脚底座40若不在导孔22及/或开口32位置，其下方可行成一凹陷(未显示)，以增强金属凸块50的牢固。
本发明的半导体封装结构及其制作方法的特点在于，在半导体晶粒上形成至少由连接垫、第一金属层、第二金属层所组成的结构，使连接垫与外部接脚形成电性连通，因而，无须利用凸块下金属层UBM(UnderBumpMetallurgy)，即可形成连接垫与外部接脚的连通。另外，以半导体晶圆原有的定位机构来标志以形成导孔，可避免灌胶及/或压胶后热胀冷缩导致的定位误差，从而大幅提高导孔与连接垫的对准，而确保连接垫与外部接脚电性连接的可靠性。
以上所述者仅为用以解释本发明的较佳实施例，并非企图据以对本发明做任何形式上的限制，是以，凡有在相同的精神下所作有关本发明的任何修饰或变更，皆仍应包括在本发明意图保护的范畴。

Claims (11)

1.一种半导体封装结构，包含：
一黏接片；
一绝缘板，固定在该黏接片之上，且具有多个模穴，以及多个定位标志；
至少一半导体晶粒，设置于所述模穴的其中之一之中，各该半导体晶粒上具有至少一连接垫及一钝化层，且各该半导体晶粒的一底面与该黏接片连接；
一第一金属层，形成在该至少一连接垫的上表面；
一绝缘层，形成在该钝化层及该第一金属层之上，且具有至少一导孔，以暴露出该第一金属层；
一线路层，形成在该绝缘层的部份表面及该至少一导孔中，且与该第一金属层连接；
至少一接脚底座，为设置于该线路层上；以及
至少一金属凸块，连接在该至少一接脚底座上，用以将该半导体晶粒上的该至少一连接垫与一外部的电路板形成电气连接，
其中该至少一连接垫设置于该至少一半导体晶粒相对于该底面的一接线面上，而该钝化层，覆盖该半导体晶粒的该接线面，且具有多个开口以暴露出该至少一连接垫的上表面，并且包含至少一定位机构，该至少一定位机构对应于所述定位标志。
2.如权利要求1所述的半导体封装结构，其中该线路层填满该至少一导孔，或是在该至少一导孔的孔壁形成一覆盖层，而该至少一接脚底座设置于该至少一导孔中，或是远离该至少一导孔而设置于该线路层的另一端，该接脚底座下方可行成一凹陷，用以增强金属凸块的牢固。
3.如权利要求1所述的半导体封装结构，进一步在该线路层上包含：
一第二绝缘层，具有至少一开口以暴露出部份的该线路层；
一外部线路层，设置在该第二绝缘层的部份表面及该至少一开口中，且与该线路层接触，
其中该外部线路层填满该至少一开口，或是在该至少一开口的孔壁中形成一覆盖层，而该至少一接脚底座设置于该外部线路层上，该至少一接脚底座填入未被该线路层填满的该至少一开口中，或是远离该至少一开口而设置。
4.如权利要求1所述的半导体封装结构，其中该线路层进一步延展至该绝缘板的表面。
5.如权利要求3所述的半导体封装结构，进一步在该绝缘层的表面以及该线路层之间，及/或该第二绝缘层与该外部线路层之间设置一金属微粒层，该金属微粒层在高分子层中具有多个金属微粒。
6.如权利要求1所述的半导体封装结构，其中该第一金属层是以化学浸镀的方式形成，化学浸镀液为无电解镍或无电解铜，当该至少一连接垫的表面为铝或铝合金时，进一步在该连接垫及该第一金属层之间以无电镀的方式形成一锌层以作为表面改质，该线路层、该至少一接脚底座以及该至少一金属凸块为铜、金、银、锡、镍的至少其中之一。
7.一种半导体封装结构的制作方法，包含：
一半导体晶圆准备步骤，准备一半导体晶圆，该半导体晶圆包含至少一个半导体晶粒，每一半导体晶粒上具有至少一个连接垫以及一钝化层，该至少一连接垫形成在该半导体晶粒的一接线面上，该钝化层覆盖半导体晶粒的接线面，但具有至少一开口以暴露出该至少一连接垫的上表面；
一第一金属层形成步骤，在该至少一连接垫之上以化学浸镀的方式形成一第一金属层；
一绝缘层形成步骤，在该第一金属层及该钝化层之上形成一绝缘层；
一导孔及定位机构形成步骤，在各该半导体晶粒的该绝缘层之上形成至少一导孔以显露出部分的该第一金属层，并形成一定位机构；
一分割步骤，将各该半导体晶粒从该半导体晶圆分割；
一对位及压合步骤，将分割的各该半导体晶粒置入一间隔件中，该间隔件包含一绝缘板及一黏接片，该绝缘板固定在该黏接片之上，且该绝缘板具有多个模穴以及多个定位标志，用以将各该半导体晶粒设置于所述模穴中，而使该半导体晶粒相对于该接线面的一底面与该黏接片连接，所述定位标志对应于该定位机构，在定位后，该绝缘板与该绝缘层的表面在同一水平，接着加压加热让该半导体晶粒与该绝缘板及该黏接片黏成一体，同时将胶体灌入该定位机构及该定位标志中，使该定位机构及该定位标志与该绝缘层为同一水平；
一第二金属层形成步骤，在该绝缘层及该绝缘板的表面形成一第二金属层，该第二金属层与该第一金属层连接；
一线路形成步骤，以影像转移方式，将该第二金属层图案化，而形成一线路层；以及
一凸块连接步骤，在该线路层上形成至少一接脚底座，接着再该接脚底座上形成金属凸块，用以将该半导体晶粒上的连接垫与一外部电路电气导通。
8.如权利要求7所述的方法，其中该线路层填满该至少一导孔，或是在该至少一导孔的孔壁形成一覆盖层，而该至少一接脚底座设置于至少一导孔中，或是远离该至少一导孔而设置于该线路层的另一端，该接脚底座下方进一步形成一凹陷，用以增强金属凸块的牢固。
9.如权利要求7所述的方法，进一步在该线路形成步骤后包含一线路堆栈步骤，该线路堆栈步骤包含：
一绝缘层形成步骤，是在该线路层及该绝缘层上形成一第二绝缘层；
一导孔形成步骤，是在该第二绝缘层中形成至少一开口，以暴露出部分该线路层；以及
一外部线路形成步骤，是先在该第二绝缘层上形成一外部金属层接着以影像转移方式将该外部金属层图案化，而形成一外部线路层，该外部金属层与该线路层连接，
其中该外部线路层填满该至少一开口，或是在该至少一开口的孔壁中形成一覆盖层，而该至少一接脚底座设置于该外部线路层上，而该至少一接脚底座填入该至少一开口中，或是远离该至少一开口而设置于该外部线路层另一端，使该至少一连接垫接通至对应的该至少一金属凸块。
10.如权利要求7所述的方法，其中该第一金属层是以化学浸镀的方式形成、该第二金属层是溅镀、化学浸镀以及电镀的至少其中一种的方式形成，化学浸镀液为无电解镍或无电解铜，当该至少一连接垫的表面为铝或铝合金时，进一步在该连接垫及该第一金属层之间以无电镀的方式形成一锌层以作为表面改质，该至少一接脚底座以及该至少一金属凸块为铜、镍、金、银、镍的至少其中之一。
11.如权利要求9所述的方法，进一步在该绝缘层的表面以及该线路层之间，及/或该第二绝缘层与该外部线路层之间设置一金属微粒层，该金属微粒层在高分子层中具有多个金属微粒。
CN201110435578.6A 2011-12-22 2011-12-22 半导体封装结构及其制作方法 Withdrawn - After Issue CN103178050B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110435578.6A CN103178050B (zh) 2011-12-22 2011-12-22 半导体封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110435578.6A CN103178050B (zh) 2011-12-22 2011-12-22 半导体封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN103178050A CN103178050A (zh) 2013-06-26
CN103178050B true CN103178050B (zh) 2015-11-18

Family

ID=48637809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110435578.6A Withdrawn - After Issue CN103178050B (zh) 2011-12-22 2011-12-22 半导体封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN103178050B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116108900A (zh) * 2021-11-05 2023-05-12 安徽寒武纪信息科技有限公司 加速器结构、生成加速器结构的方法及其设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764113A (zh) * 2008-12-25 2010-06-30 俞宛伶 半导体元件的线路面的连接垫上的金属凸块结构及形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764113A (zh) * 2008-12-25 2010-06-30 俞宛伶 半导体元件的线路面的连接垫上的金属凸块结构及形成方法

Also Published As

Publication number Publication date
CN103178050A (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
CN206992089U (zh) 半导体装置
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
CN102629561B (zh) 叠层式半导体组件制备方法
US20080093749A1 (en) Partial Solder Mask Defined Pad Design
CN101276809B (zh) 半导体器件及其制造方法
CN105575913A (zh) 埋入硅基板扇出型3d封装结构
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
CN106206488A (zh) 内建散热座的散热增益型面朝面半导体组体及制作方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
CN102760712A (zh) 半导体封装
CN102376687A (zh) 半导体元件封装结构及其制造方法
CN104769713A (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
CN102144291B (zh) 半导体基板、封装与装置
CN105789058A (zh) 中介层嵌置于加强层中的线路板及其制作方法
CN102693955B (zh) 封装载板及其制造方法
CN101911291A (zh) 具有用于镀敷芯片下方的垫的迹线的球栅阵列封装
TW201407733A (zh) 具有內嵌半導體以及內建定位件之連線基板及其製造方法
US20140048949A1 (en) Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US8723313B2 (en) Semiconductor package structure and method for manufacturing the same
CN101567355B (zh) 半导体封装基板及其制法
CN105321900A (zh) 用于集成电路封装的暴露的、可焊接的散热器
US20180359886A1 (en) Methods of making interconnect substrate having stress modulator and crack inhibiting layer and making flip chip assembly thereof
CN103178050B (zh) 半导体封装结构及其制作方法
CN1980538A (zh) 形成电路板电性连接端的制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160628

Address after: 511500 Guangdong city of Qingyuan province high tech Industrial Development Zone Industrial Park Yinzhan Jiafu Industrial Zone D

Patentee after: Xin Qiang Electronics (Qingyuan) Co., Ltd.

Address before: Taipei City, Taiwan, China

Patentee before: Yu Wanling

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20151118

Effective date of abandoning: 20220215

AV01 Patent right actively abandoned

Granted publication date: 20151118

Effective date of abandoning: 20220215