CN104576402A - 封装载板及其制作方法 - Google Patents

封装载板及其制作方法 Download PDF

Info

Publication number
CN104576402A
CN104576402A CN201310491525.5A CN201310491525A CN104576402A CN 104576402 A CN104576402 A CN 104576402A CN 201310491525 A CN201310491525 A CN 201310491525A CN 104576402 A CN104576402 A CN 104576402A
Authority
CN
China
Prior art keywords
layer
metal
encapsulating carrier
patterned metal
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310491525.5A
Other languages
English (en)
Other versions
CN104576402B (zh
Inventor
孙世豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Subtron Technology Co Ltd
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Priority to CN201310491525.5A priority Critical patent/CN104576402B/zh
Publication of CN104576402A publication Critical patent/CN104576402A/zh
Application granted granted Critical
Publication of CN104576402B publication Critical patent/CN104576402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

本发明公开一种封装载板的制作方法，包括下列步骤。接合两基底金属层。分别压合两支撑层于两基底金属层上。分别设置两离型金属膜于两支撑层上，各离型金属膜包括可彼此分离的第一金属箔层以及第二金属箔层。分别形成两第一图案化金属层于两离型金属膜上，各第一图案化金属层包括接垫图案。分别形成两介电层于两离型金属膜上并覆盖对应的第一图案化金属层。各介电层具有导通孔，分别连接对应的接垫图案。分别形成两第二图案化金属层于两介电层上，各第二图案化金属层至少覆盖对应的导通孔的上表面。令两基底金属层分离，以形成各自独立的两封装载板。

Description

封装载板及其制作方法
技术领域
本发明涉及一种封装结构及其制作方法，且特别是涉及一种封装载板及其制作方法。
背景技术
芯片封装的目的在于保护裸露的芯片、降低芯片接点的密度及提供芯片良好的散热。常见的封装方法是芯片通过打线接合（wire bonding）或倒装接合（flip chip bonding）等方式而安装至封装载板，以使芯片上的接点可电连接至封装载板。因此，芯片的接点分布可通过封装载板重新配置，以符合下一层级的外部元件的接点分布。
一般来说，封装载板的制作通常是以核心（core）介电层作为蕊材，并利用全加成法（fully additive process）、半加成法（semi-additive process）、减成法（subtractive process）或其他方式，将图案化线路层与图案化介电层交错堆叠于核心介电层上。如此一来，核心介电层在封装载板的整体厚度上便会占着相当大的比例。因此，若无法有效地缩减核心介电层的厚度，势必会使封装结构于厚度缩减上产生极大的障碍。
发明内容
本发明的目的在于提供一种封装载板，适于承载芯片，且使用此封装载板的封装结构的封装厚度较小。
本发明的再一目的在于提供一种封装载板的制作方法，用以制作上述的封装载板。
为达上述目的，本发明的封装载板的制作方法包括下列步骤：首先，接合两基底金属层。接着，分别压合两支撑层于两基底金属层上。之后，分别设置两离型金属膜于两支撑层上，其中，各离型金属膜包括可彼此分离的第一金属箔层以及第二金属箔层。接着，分别形成两第一图案化金属层于两离型金属膜上。各第一图案化金属层包括接垫图案。接着，分别形成两介电层于两离型金属膜上并覆盖对应的第一图案化金属层，且各介电层具有导通孔，分别连接对应的接垫图案。接着，分别形成两第二图案化金属层于两介电层上。各第二图案化金属层至少覆盖对应的导通孔的上表面。之后，令两基底金属层分离，以形成各自独立的两封装载板。
本发明的封装载板适于承载芯片，其包括支撑层、基底金属层、离型金属膜、第一图案化金属层、介电层以及第二图案化金属层。支撑层包括第一表面以及相对第一表面的第二表面。基底金属层设置于支撑层的第一表面上。离型金属膜设置于支撑层的第二表面上。离型金属膜包括可彼此分离的第一金属箔层以及第二金属箔层，其中第二金属箔层与支撑层接合。第一图案化金属层设置于离型金属膜上并包括至少一接垫图案。介电层设置于离型金属膜上并覆盖第一图案化金属层。介电层具有至少一导通孔，连接对应的接垫图案。第二图案化金属层设置于介电层上并至少覆盖对应的导通孔的上表面。芯片适于设置于第二图案化金属层上并与其电连接。
基于上述，本发明的封装载板采用对称的方式分别于两彼此接合的基底金属层上进行封装载板的制作工艺，因此，在两基底金属层上分别形成堆叠结构后，将两彼此接合的基底金属层分离，即可同时得到两个各自独立的封装载板，有效节省制作工艺时间，并提高生产效能。此外，本发明利用压合介电层于支撑层上并于介电层上形成导通孔及图案化金属层的方法来形成承载及电连接芯片的叠构，并且将离型金属膜连接于支撑层以及图案化金属层之间，使支撑层适于通过离型金属膜的可分离特性而轻易被移除。因此，相比较于现有的封装载板而言，本发明的封装载板可使后续完成的封装结构具有较薄的封装厚度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1H是依照本发明的一实施例的一种封装载板的制作工艺步骤的剖面示意图；
图2A至图2C为图1H的封装载板承载芯片的制作工艺步骤的剖面示意图；
图3是依照本发明的另一实施例的封装载板承载芯片的剖面示意图。
符号说明
10、10a：封装结构
100：封装载板
105：胶层
110：基底金属层
120：支撑层
122：第一表面
124：第二表面
130：离型金属膜
132：第一金属箔层
134：第二金属箔层
140：蚀刻终止层
150：第一图案化金属层
152：接垫图案
160：介电层
162：导通孔
164：通孔
166：导电层
170：第二图案化金属层
172：表面处理层
174：芯片接垫
176：接合接垫
180：图案化防焊层
200：芯片
210：导线
220：封装胶体
230：焊球
具体实施方式
图1A至图1H是依照本发明的一实施例的一种封装载板的制作工艺步骤的剖面示意图。在本实施例中，封装载板的制作方法包括下列步骤：首先，请参照图1A，接合两基底金属层110。在本实施例中，两基底金属层110可分别为两铜箔层，并通过将胶层105涂布于两基底金属层110的周缘来接合两基底金属层110，并于两基底金属层110的周缘形成密合区，使两基底金属层110暂时地接合在一起，以避免后续制作工艺中所使用的药剂渗入于两基底金属层110之间。
请接续参照图1B，分别压合两支撑层120于两基底金属层110上。接着，再分别设置两离型金属膜130于两支撑层120上，其中，各离型金属膜130包括可彼此分离的第一金属箔层132及第二金属箔层134。在本实施例中，第二金属箔层134的厚度实质上大于第一金属箔层132的厚度。具体而言，第二金属箔层134的厚度约为18微米（μm），第一金属箔层132的厚度约为5微米（μm）。当然，本实施例仅用以举例说明而并不以此为限。
接着，请同时参照图1C，分别形成两第一图案化金属层150于两离型金属膜130上，其中，各第一图案化金属层150包括至少一接垫图案152。在此，图1C所示的第一图案化金属层150仅用以举例说明，本实施例并不限定接垫图案152的数量。第一图案化金属层150可通过图案化电镀等加成法（additive process）而形成，当然，在本发明的其他实施例中，图案化金属层150也可通过蚀刻制作工艺等减成法（subtractive process）形成。
此外，在本发明的一实施例中，可在形成图案化金属层150之前，先分别形成如图1C所示的两蚀刻终止层140于离型金属膜130上。蚀刻终止层140例如为镍层，并可通过电镀的方式形成于离型金属膜130上。
接着，请同时参照图1D以及图1E，分别形成两介电层160于两离型金属膜130上，两介电层160如图1D所示覆盖对应的第一图案化金属层150。接着，如图1E所示，形成至少一通孔164于各介电层160上，其中，各通孔164暴露对应的接垫图案152。接着，再形成导电层166于各通孔164内，以形成至少一导通孔162于各介电层160上，以使各介电层160具有至少一导通孔162，其分别连接对应的接垫图案152。在本实施例中，通孔164可例如通过激光钻孔形成于介电层160上，再通过例如化学镀等方法形成导电层166于通孔164内。此外，在其他实施例中，导电层166也可通过电镀等方法填充于通孔164内。本发明并不限制导通孔162的形成方式。
接着，请再参照图1F，分别形成两第二图案化金属层170于两介电层160上，其中，各第二图案化金属层170至少覆盖对应的导通孔162的上表面。在本实施例中，若各第二图案化金属层170的宽度约介于15微米至35微米之间，意即，第二图案化金属层170可视为一种细线路，则第二图案化金属层170的形成方式可例如通过图案化电镀等加成法（additive process）而形成。详细而言，第二图案化金属层170的形成方法可包括下列步骤：首先，分别形成两图案化光致抗蚀剂层于两介电层160上，各图案化光致抗蚀剂层暴露对应的部分介电层160以及对应的导通孔162。接着，再以图案化光致抗蚀剂层为电镀掩模，分别通过电镀形成第二图案化金属层170于暴露的部分介电层160上。之后，再移除图案化光致抗蚀剂层即可。
此外，本实施例也可在移除图案化光致抗蚀剂层之前，先分别形成如图1F所示的两表面处理层172于两第二图案化金属层170的上表面上。在本实施例中，表面处理层172可包括电镀金层、电镀银层、还原金层、还原银层、电镀镍钯金层、化镍钯金层或有机保焊剂（organic solderabilitypreservatives,OSP）层，当然，本实施例并不以此为限。之后，再移除图案化光致抗蚀剂层，即可形成如图1F所示的第二图案化金属层170及表面处理层172于介电层160上。
当然，在其他实施例中，第二图案化金属层170也可通过蚀刻制作工艺等减成法（subtractive process）形成。详细而言，若各第二图案化金属层170的宽度例如为35微米以上，则第二图案化金属层170的形成方法可例如包括下列步骤：首先，分别形成两第二金属层于两介电层160上，各第二金属层全面性覆盖对应的介电层160，接着，在分别形成两图案化光致抗蚀剂层于两第二金属层上，各图案化光致抗蚀剂层覆盖对应的部分第二金属层以及对应的导通孔162的上表面，之后，再移除未被两图案化光致抗蚀剂层覆盖的部分两第二金属层，以形成第二图案化金属层170。当然，本发明并不限制第二图案化金属层170的形成方法及其线宽。
此外，本实施例也可在形成图案化光致抗蚀剂层于第二金属层上之前，先分别形两表面处理层172于第二金属层上。在本实施例中，表面处理层172可包括电镀金层、电镀银层、还原金层、还原银层、电镀镍钯金层、化镍钯金层或有机保焊剂（organic solderability preservatives,OSP）层，当然，本实施例并不以此为限。之后，再对第二金属层以及表面处理层172一起进行后续的图案化制作工艺，即可形成如图1F所示的第二图案化金属层170及表面处理层172于介电层160上。
接着，请再参照图1G，分别形成两图案化防焊层180于两介电层160上，各图案化防焊层180如图1G所示具有多个开口，以暴露对应的第二图案化金属层170。接着，再如图1H所示，分离两基底金属层110的密合区，以令两基底金属层110分离而形成各自独立的两封装载板100。如此，依上述制作方法所形成的各封装载板100包括支撑层120、基底金属层110、离型金属膜130、第一图案化金属层150、介电层160以及第二图案化金属层170。支撑层120包括第一表面122以及相对第一表面122的第二表面124。基底金属层110设置于支撑层120的第一表面122上，而离型金属膜130则设置于支撑层120的第二表面124上。离型金属膜130包括可彼此分离的第一金属箔层132以及第二金属箔层134，其中，第二金属箔层134与支撑层120接合，而第一图案化金属层150则设置于离型金属膜130的第一金属箔层132上并包括至少一接垫图案152。介电层160设置于离型金属膜130上并覆盖第一图案化金属层150。介电层160具有至少一导通孔162，连接对应的接垫图案152。第二图案化金属层170则设置于介电层160上并至少覆盖对应的导通孔162的上表面。
在此需说明的是，本实施例的封装载板100仅说明堆叠单层介电层的制作方法，当然，本发明并不限定封装载板100的叠构层数，任何所属技术领域中具有通常知识者皆可依产品的需求对封装载板100的叠构层数自行做变动及调整。并且，由于本实施例是采用对称的方式来进行封装载板的制作工艺，因此于拆板后（即分离两基底金属层110之后），可同时得到两个各自独立的封装载板，可有效节省制作工艺时间，并提高生产效能。
图2A至图2C为图1H的封装载板承载芯片的制作工艺步骤的剖面示意图。请先参考图2A，在本实施例中，前述制作方法所形成的封装载板100适用于承载以及电连接芯片200。在本实施例中，芯片200例如是单一芯片或是芯片模块。本实施例并不限定芯片200的种类，而第二图案化金属层170可包括至少一芯片接垫174以及多个接合接垫176，芯片200可通过粘着层而配置于芯片接垫174上，且芯片200可例如通过至少一导线210与第二图案化金属层170的接合接垫176电连接。也就是说，本实施例的芯片200是通过打线接合而电连接至第二图案化金属层170。
接着，如图2B所示，进行封胶制作工艺，以形成封装胶体220于封装载板100上，其中，封装胶体220包倒装芯片200、导线210以及封装载板100的上表面。之后，再使第一金属箔层132以及第二金属箔层134彼此分离，以移除支撑层120，并通过蚀刻制作工艺移除残留于介电层160上的离型金属膜130（例如为第一金属箔层132），以暴露出介电层160以及第一图案化金属层150的下表面。
在此，由于本实施例在形成第一图案化金属层150之前，先形成蚀刻终止层140于离型金属膜130上，也就是说，蚀刻终止层140位于第一图案化金属层150与离型金属膜130之间。因此，在通过蚀刻制作工艺移除残留的离型金属膜130时，蚀刻制作工艺会停止于蚀刻终止层140而不会伤害到第一图案化金属层150。最后，再移除蚀刻终止层140即可形成如图2C所示的封装结构10。
图3是依照本发明的另一实施例的封装载板承载芯片的剖面示意图。在此必须说明的是，图3的实施例与图2C的封装结构10相似，因此沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
请先参照图3，本实施例的封装载板适于承载多个芯片200（绘示为两个），基此，各第一图案化金属层150可包括对应于芯片200的多个接垫图案152，而介电层160则对应包括与接垫图案152连接的多个导通孔162，第二图案化金属层170也对应包括多个芯片接垫174。芯片200分别设置于芯片接垫174上，并通过多条导线210分别与第二图案化金属层170的多个接合接垫176电连接，之后，封装结构10a再例如通过多个焊球230与外部电子元件电连接。除此之外，本实施例还可选择性地形成图案化防焊层180于介电层160上，各图案化防焊层180如图3所示具有多个开口，以暴露对应的第二图案化金属层170，而导通孔162可如图3所示通过激光钻孔形成微通孔（micro via）于介电层160上，再通过例如化学镀等方法形成导电层于微通孔内。或者，在其他实施例中，导通孔162也可例如通过电镀等方法而形成导电凸柱（conductive post）。当然，本发明并不限制导通孔162的形成方式，更不限定封装载板承载芯片的数量。
综上所述，本发明的封装载板采用对称的方式分别于两彼此接合的基底金属层上进行封装载板的制作工艺，因此，在封装载板的制作工艺完成后，将两彼此接合的基底金属层，即可同时得到两个各自独立的封装载板，有效节省制作工艺时间，并提高生产效能。此外，本发明利用压合介电层于支撑层上并于介电层上形成导通孔及图案化金属层的方法来形成承载及电连接芯片的叠构，并且将离型金属膜连接于支撑层以及图案化金属层之间，使支撑层在完成芯片的封胶制作工艺后可通过离型金属膜的分离特性而轻易被移除。因此，相比较于现有由多层图案化线路层与图案化介电层交错堆叠于核心介电层所构成的封装载板而言，本发明的封装载板可使后续完成的封装结构具有较薄的封装厚度。因此，本发明的封装载板不仅可有效节省制作工艺时间，提高生产效能，还可有效减少其后续完成的封装结构的封装厚度。
虽然已结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (20)

1.一种封装载板的制作方法，其特征在于包括：
接合两基底金属层；
分别压合两支撑层于该两基底金属层上；
分别设置两离型金属膜于该两支撑层上，其中各该离型金属膜包括可彼此分离的第一金属箔层以及第二金属箔层；
分别形成两第一图案化金属层于该两离型金属膜上，各该第一图案化金属层包括至少一接垫图案；
分别形成两介电层于该两离型金属膜上并覆盖对应的该第一图案化金属层，各该介电层具有至少一导通孔，分别连接对应的接垫图案；
分别形成两第二图案化金属层于该两介电层上，各该第二图案化金属层至少覆盖对应的导通孔的上表面；以及
令该两基底金属层分离，以形成各自独立的两封装载板。
2.如权利要求1所述的封装载板的制作方法，其中该第二金属箔层的厚度实质上大于该第一金属箔层的厚度。
3.如权利要求1所述的封装载板的制作方法，其中各该介电层具有至少一导通孔的步骤还包括：
形成至少一通孔于各该介电层上，其中各该通孔暴露对应的接垫图案；以及
形成导电层于各该通孔内，以形成该至少一导通孔于各该介电层上。
4.如权利要求3所述的封装载板的制作方法，其中形成该导电层于各该通孔内的方法包括化学镀或电镀。
5.如权利要求1所述的封装载板的制作方法，其中分别形成该两第二图案化金属层于该两介电层上的步骤包括：
分别形成两图案化光致抗蚀剂层于该两介电层上，各该图案化光致抗蚀剂层暴露对应的部分介电层以及对应的导通孔；
以该两图案化光致抗蚀剂层为掩模，分别形成该两第二图案化金属层于暴露的部分该两介电层上；以及
移除该两图案化光致抗蚀剂层。
6.如权利要求5所述的封装载板的制作方法，其中各该第二图案化金属层的宽度实质上介于15微米至35微米之间。
7.如权利要求1所述的封装载板的制作方法，其中分别形成该两第二图案化金属层于该两介电层上的步骤包括：
分别形成两第二金属层于该两介电层上；
分别形成两图案化光致抗蚀剂层于该两第二金属层上，各该图案化光致抗蚀剂层覆盖对应的部分第二金属层以及对应的导通孔；以及
移除未被该两图案化光致抗蚀剂层覆盖的部分该两第二金属层，以形成该两第二图案化金属层于该两介电层上。
8.如权利要求7所述的封装载板的制作方法，其中各该第二图案化金属层的宽度实质上为35微米以上。
9.如权利要求1所述的封装载板的制作方法，还包括：
在分别形成该两第一图案化金属层于该两离型金属膜上之前，分别形成两蚀刻终止层于该两离型金属膜上。
10.如权利要求9所述的封装载板的制作方法，其中该两蚀刻终止层包括电镀镍层。
11.如权利要求1所述的封装载板的制作方法，还包括：
在分别形成该两第二图案化金属层于该两介电层上之后，分别形成两图案化防焊层于该两介电层上，并暴露对应的第二图案化金属层。
12.如权利要求1所述的封装载板的制作方法，还包括：
在分别形成该两第二图案化金属层于该两介电层上之后，分别形成两表面处理层于该两第二图案化金属层上。
13.如权利要求12所述的封装载板的制作方法，其中各该表面处理层包括电镀金层、电镀银层、还原金层、还原银层、电镀镍钯金层、化镍钯金层或有机保焊剂层。
14.一种封装载板，适于承载芯片，其特征在于包括：
支撑层，包括第一表面以及相对该第一表面的第二表面；
基底金属层，设置于该支撑层的该第一表面上；
离型金属膜，设置于该支撑层的该第二表面上，该离型金属膜包括可彼此分离的第一金属箔层以及第二金属箔层，该第二金属箔层与该支撑层接合；
第一图案化金属层，设置于该离型金属膜上并包括至少一接垫图案；
介电层，设置于该离型金属膜上并覆盖该第一图案化金属层，该介电层具有至少一导通孔，连接对应的接垫图案；以及
第二图案化金属层，设置于该介电层上并至少覆盖对应的导通孔的上表面，其中该芯片适于设置于该第二图案化金属层上并与其电连接。
15.如权利要求14所述的封装载板，其中该第二金属箔层的厚度实质上大于该第一金属箔层的厚度。
16.如权利要求14所述的封装载板，还包括蚀刻终止层，设置于该离型金属膜与该图案化金属层之间。
17.如权利要求16所述的封装载板，其中该蚀刻终止层包括电镀镍层。
18.如权利要求14所述的封装载板，还包括表面处理层，覆盖该图案化金属层的上表面。
19.如权利要求18所述的封装载板，其中该表面处理层包括电镀金层、电镀银层、还原金层、还原银层、电镀镍钯金层、化镍钯金层或有机保焊剂层。
20.如权利要求14所述的封装载板，还包括防焊层，设置于该介电层上并暴露该第二图案化金属层。
CN201310491525.5A 2013-10-18 2013-10-18 封装载板及其制作方法 Active CN104576402B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310491525.5A CN104576402B (zh) 2013-10-18 2013-10-18 封装载板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310491525.5A CN104576402B (zh) 2013-10-18 2013-10-18 封装载板及其制作方法

Publications (2)

Publication Number Publication Date
CN104576402A true CN104576402A (zh) 2015-04-29
CN104576402B CN104576402B (zh) 2017-10-13

Family

ID=53092161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310491525.5A Active CN104576402B (zh) 2013-10-18 2013-10-18 封装载板及其制作方法

Country Status (1)

Country Link
CN (1) CN104576402B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109967747A (zh) * 2019-04-03 2019-07-05 深圳第三代半导体研究院 一种多层金属膜及其制备方法
CN110214329A (zh) * 2017-12-29 2019-09-06 林武旭 电子模组预备层及其制造方法
CN112105174A (zh) * 2019-06-18 2020-12-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070124924A1 (en) * 2005-12-07 2007-06-07 Shinko Electric Industries Co. Ltd. Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure
TW201114002A (en) * 2009-10-13 2011-04-16 Unimicron Technology Corp Method of fabricating package structure
CN103119710A (zh) * 2010-09-29 2013-05-22 日立化成株式会社 半导体元件搭载用封装基板的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070124924A1 (en) * 2005-12-07 2007-06-07 Shinko Electric Industries Co. Ltd. Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure
TW201114002A (en) * 2009-10-13 2011-04-16 Unimicron Technology Corp Method of fabricating package structure
CN103119710A (zh) * 2010-09-29 2013-05-22 日立化成株式会社 半导体元件搭载用封装基板的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110214329A (zh) * 2017-12-29 2019-09-06 林武旭 电子模组预备层及其制造方法
CN109967747A (zh) * 2019-04-03 2019-07-05 深圳第三代半导体研究院 一种多层金属膜及其制备方法
CN112105174A (zh) * 2019-06-18 2020-12-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法
CN112105174B (zh) * 2019-06-18 2022-02-22 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法

Also Published As

Publication number Publication date
CN104576402B (zh) 2017-10-13

Similar Documents

Publication Publication Date Title
CN206992089U (zh) 半导体装置
CN101252096B (zh) 芯片封装结构以及其制作方法
CN103904050B (zh) 封装基板、封装基板制作方法及封装结构
CN103458628B (zh) 多层电路板及其制作方法
CN204792778U (zh) 半导体衬底结构及半导体封装
TWI474450B (zh) 封裝載板及其製作方法
CN103187314B (zh) 封装载板及其制作方法
CN101252092B (zh) 多芯片封装结构及其制作方法
CN104703384A (zh) 线路板及其制作方法
CN102652358A (zh) 基于面板的引线框封装方法和装置
CN103151330B (zh) 线路基板及线路基板制作工艺
CN107195607A (zh) 一种芯片封装方法及芯片封装结构
CN105280601A (zh) 封装结构及封装基板结构
CN105621345A (zh) Mems芯片集成的封装结构及封装方法
CN104299919B (zh) 无芯层封装结构及其制造方法
CN105489565A (zh) 嵌埋元件的封装结构及其制法
CN104576402A (zh) 封装载板及其制作方法
CN106158792A (zh) 半导体封装及其制造方法
CN103489791B (zh) 封装载板及其制作方法
CN103456715B (zh) 中介基材及其制作方法
CN101937901B (zh) 线路基板及其制作方法与封装结构
US20150069626A1 (en) Chip package, chip package module based on the chip package, and method of manufacturing the chip package
CN105023847A (zh) 基板结构及其制作方法
CN202940236U (zh) 封装基板构造
CN104576403A (zh) 封装载板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant