CN104576403A - 封装载板及其制作方法 - Google Patents
封装载板及其制作方法 Download PDFInfo
- Publication number
- CN104576403A CN104576403A CN201310492363.7A CN201310492363A CN104576403A CN 104576403 A CN104576403 A CN 104576403A CN 201310492363 A CN201310492363 A CN 201310492363A CN 104576403 A CN104576403 A CN 104576403A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- encapsulating carrier
- release
- carrier plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000004806 packaging method and process Methods 0.000 title abstract 4
- 239000002184 metal Substances 0.000 claims abstract description 164
- 229910052751 metal Inorganic materials 0.000 claims abstract description 164
- 239000011888 foil Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000003825 pressing Methods 0.000 claims abstract description 6
- 239000007800 oxidant agent Substances 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 239000003755 preservative agent Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000002335 preservative effect Effects 0.000 claims description 3
- 238000012856 packing Methods 0.000 description 5
- 239000000654 additive Substances 0.000 description 4
- 239000000084 colloidal system Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明公开一种封装载板及其制作方法，该制作方法包括下列步骤。首先，接合两基底金属层。接着，分别压合两支撑层于两基底金属层上。接着，分别设置两离型金属膜于两支撑层上，其中各离型金属膜包括可彼此分离的第一金属箔层及第二金属箔层。接着，分别形成两图案化金属层于两离型金属膜上。各图案化金属层适于承载以及电连接芯片。之后，令两基底金属层分离，以形成各自独立的两封装载板。本发明还提出一种经由上述制作方法所制作出的封装载板。
Description
技术领域
本发明涉及一种封装结构及其制作方法，且特别是涉及一种封装载板及其制作方法。
背景技术
芯片封装的目的在于保护裸露的芯片、降低芯片接点的密度及提供芯片良好的散热。常见的封装方法是芯片通过打线接合（wire bonding）或倒装接合（flip chip bonding）等方式而安装至封装载板，以使芯片上的接点可电连接至封装载板。因此，芯片的接点分布可通过封装载板重新配置，以符合下一层级的外部元件的接点分布。
一般来说，封装载板的制作通常是以核心（core）介电层作为蕊材，并利用全加成法（fully additive process）、半加成法（semi-additive process）、减成法（subtractive process）或其他方式，将图案化线路层与图案化介电层交错堆叠于核心介电层上。如此一来，核心介电层在封装载板的整体厚度上便会占着相当大的比例。因此，若无法有效地缩减核心介电层的厚度，势必会使封装结构于厚度缩减上产生极大的障碍。
发明内容
本发明的目的在于提供一种封装载板，适于承载芯片，且使用此封装载板的封装结构的封装厚度较小。
本发明的再一目的在于提供一种封装载板的制作方法，用以制作上述的封装载板。
为达上述目的，本发明的封装载板的制作方法包括下列步骤。首先，接合两基底金属层。接着，分别压合两支撑层于两基底金属层上。接着，分别设置两离型金属膜于两支撑层上，其中各离型金属膜包括可彼此分离的第一金属箔层及第二金属箔层。接着，分别形成两图案化金属层于两离型金属膜上，其中各图案化金属层适于承载以及电连接芯片。之后，令两基底金属层分离，以形成各自独立的两封装载板。
本发明的封装载板适于承载芯片。封装载板包括支撑层、基底金属层、离型金属膜以及图案化金属层。支撑层包括第一表面以及相对第一表面的第二表面。基底金属层设置于支撑层的第一表面上。离型金属膜设置于支撑层的第二表面上。离型金属膜包括可彼此分离的第一金属箔层以及第二金属箔层，且第二金属箔层与支撑层接合。图案化金属层设置于第一金属箔层上，其中芯片适于设置于图案化金属层上并与图案化金属层电连接。
基于上述，本发明的封装载板采用对称的方式分别于两彼此接合的基底金属层上进行封装载板的制作工艺，因此，于拆板后，可同时得到两个各自独立的封装载板，故能有效节省制作工艺时间，并提高生产效能。此外，本发明的封装载板是利用图案化金属层来承载及电连接芯片，并且将离型金属膜连接于支撑层以及图案化金属层之间，使支撑层在完成芯片的封胶制作工艺后可通过离型金属膜的可分离特性而轻易被移除。因此，相较于现有由多层图案化线路层与图案化介电层交错堆叠于核心介电层所构成的封装载板而言，本发明的封装载板可使后续完成的封装结构具有较薄的封装厚度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1G是依照本发明的一实施例的一种封装载板的制作方法的剖面示意图；
图2A至图2D为图1G的封装载板承载芯片的制作工艺步骤的剖面示意图。
符号说明
10：封装结构
100：封装载板
105：胶层
110：基底金属层
120：支撑层
122：第一表面
124：第二表面
130：离型金属膜
132：第一金属箔层
134：第二金属箔层
140：图案化金属层
142：芯片接垫
144：接合接垫
150：图案化光致抗蚀剂层
152：开口
160：蚀刻终止层
170：表面处理层
200：芯片
210：导线
220：封装胶体
230：焊球
具体实施方式
图1A至图1G是依照本发明的一实施例的一种封装载板的制作方法的剖面示意图。在本实施例中，封装载板的制作方法包括下列步骤：首先，请参照图1A，接合两基底金属层110。在本实施例中，两基底金属层110分别可为两铜箔层，并通过将胶层105涂布于两基底金属层110的周缘来接合两基底金属层110，并于两基底金属层110的周缘形成密合区，使两基底金属层110暂时地接合在一起，以避免后续制作工艺中所使用的药剂渗入于两基底金属层110之间。
请接续参照图1B，分别压合两支撑层120于两基底金属层110上。接着，再分别设置两离型金属膜130于两支撑层120上，其中，各离型金属膜130包括可彼此分离的第一金属箔层132及第二金属箔层134。在本实施例中，第二金属箔层134的厚度实质上大于第一金属箔层132的厚度。具体而言，第二金属箔层134的厚度约为18微米（μm），第一金属箔层132的厚度约为5微米（μm）。当然，本实施例仅用以举例说明而并不以此为限。
接着，请同时参照图1C以及图1D，先分别形成如图1C所示的两图案化光致抗蚀剂层150于两离型金属膜130上，其中，图案化光致抗蚀剂层150可包括多个开口152，以分别暴露部分离型金属膜130。接着，再如图1D所示，以图案化光致抗蚀剂层150为掩模，分别形成两图案化金属层140于开口152内，使两图案化金属层140覆盖于开口152暴露的部分离型金属膜130上。各图案化金属层140适于承载以及电连接芯片。在本实施例中，图案化金属层140可如图1D所示包括芯片接垫142与多个接合接垫144。芯片可例如设置于芯片接垫142上，再通过多条导线与接合接垫144电连接。在本实施例中，图案化金属层140的线宽例如是介于15微米至35微米之间。意即，本实施例的图案化金属层140可视为一种细线路。并且，依此方式所形成的图案化金属层140可依据图案化光致抗蚀剂层150的厚度轻易控制图案化金属层140的形成厚度。因此，使用者也可通过控制图案化金属层140的厚度来调整依此制作工艺所形成的封装载板的厚度。当然，在本发明的其他实施例中，图案化金属层140也可通过蚀刻制作工艺等减成法（subtractiveprocess）形成。
此外，在本发明的一实施例中，也可在形成图案化金属层140之前，先分别形成如图1D所示的两蚀刻终止层160于图案化光致抗蚀剂层150的开口152所暴露的部分离型金属膜130内。蚀刻终止层160例如为镍层，并可通过电镀的方式形成于图案化光致抗蚀剂层150的开口152内。
之后，可再分别形成如图1E所示的两表面处理层170于两图案化金属层140的上表面上。在本实施例中，表面处理层170可包括电镀金层、电镀银层、还原金层、还原银层、电镀镍钯金层、化镍钯金层或有机保焊剂（organicsolderability preservatives,OSP）层，当然，本实施例并不以此为限。接着，再移除图案化光致抗蚀剂层150，即可形成如图1F所示的两图案化金属层140于两离型金属膜130上。
之后，分离两基底金属层110的密合区，以使两基底金属层110分离，即可形成如图1G所示的各自独立的两封装载板100。如此，依上述制作方法所形成的各封装载板100包括基底金属层110、支撑层120、离型金属膜130以及图案化金属层140。支撑层120包括第一表面122以及相对第一表面122的第二表面124。基底金属层110设置于支撑层120的第一表面122上。离型金属膜130则设置于支撑层120的第二表面124上，其中，离型金属膜130包括可彼此分离的第一金属箔层132以及第二金属箔层134，其中，第二金属箔层134与支撑层120接合，而图案化金属层140则设置于第一金属箔层132上。也就是说，第一金属箔层132以及第二金属箔层134分别与图案化金属层140以及支撑层120接合。
在此需说明的是，由于本实施例是采用对称的方式来形成两个支撑层120及其上的图案化金属层140，因此，于压合支撑层120的过程中，可以有效避免压合后结构呈现弯翘的问题。再者，由于本实施例是采用对称的方式来进行封装载板的制作工艺，因此于拆板后（即分离两基底金属层110之后），可同时得到两个各自独立的封装载板，可有效节省制作工艺时间，并提高生产效能。
图2A至图2D为图1G的封装载板承载芯片的制作工艺步骤的剖面示意图。请先参考图2A，在本实施例中，前述制作方法所形成的封装载板100适用于承载以及电连接芯片200。在本实施例中，芯片200例如是单一芯片或是芯片模块。本实施例并不限定芯片200的种类。芯片200可通过粘着层而配置于图案化金属层140的芯片接垫142上，且芯片200可例如通过导线210与图案化金属层140的接合接垫144电连接。也就是说，本实施例的芯片200是通过打线接合而电连接至图案化金属层140。
接着，如图2B所示，进行封胶制作工艺，以形成封装胶体220于封装载板100上，其中，封装胶体220包倒装芯片200、导线210以及图案化金属层140，且覆盖支撑层120的部分第一表面122。之后，再如图2C所示，使第一金属箔层132以及第二金属箔层134彼此分离，以移除支撑层120，并通过蚀刻制作工艺移除残留于图案化金属层140上的离型金属膜130（例如为第一金属箔层132），以暴露出图案化金属层140以及封装胶体220的下表面。
在此，由于本实施例在形成图案化金属层140之前，先形成蚀刻终止层160于离型金属膜130上，也就是说，蚀刻终止层160位于图案化金属层140与离型金属膜130之间。因此，在通过蚀刻制作工艺移除残留的离型金属膜130时，蚀刻制作工艺会停止于蚀刻终止层160而不会伤害到图案化金属层140。最后，再移除蚀刻终止层160即可形成如图2D所示的封装结构10。在本实施例中，封装结构10可例如通过多个焊球230与外部电子元件电连接。
在此须说明的是，本发明并不限定芯片200与封装载板100的接合形态，虽然此处所提及的芯片200是通过打线接合而电连接至封装载板100。然而，在本发明的其他实施例中，芯片200也可例如通过倒装接合的方式而电连接至图案化金属层140上。也就是说，上述的芯片200与封装载板100的接合形态仅为举例说明之用，并非用以限定本发明。
综上所述，本发明的封装载板采用对称的方式分别于两彼此接合的基底金属层上进行封装载板的制作工艺，因此，于拆板后，可同时得到两个各自独立的封装载板，有效节省制作工艺时间，并提高生产效能。此外，本发明是利用图案化金属层来承载及电连接芯片，并且将离型金属膜连接于支撑层以及图案化金属层之间，使支撑层在完成芯片的封胶制作工艺后可通过离型金属膜的分离特性而轻易被移除。因此，相较于现有由多层图案化线路层与图案化介电层交错堆叠于核心介电层所构成的封装载板而言，本发明的封装载板可使后续完成的封装结构具有较薄的封装厚度。再者，由于芯片是配置于图案化金属层上，因此芯片所产生的热可直接通过图案化金属层快速地传递至外界。也就是说，本发明的封装载板不但可有效减少其后续完成的封装结构的封装厚度，更可提高此封装结构的散热效果。
虽然已结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (16)
1.一种封装载板的制作方法，其特征在于包括：
接合两基底金属层；
分别压合两支撑层于该两基底金属层上；
分别设置两离型金属膜于该两支撑层上，其中各该离型金属膜包括可彼此分离的第一金属箔层以及第二金属箔层；
分别形成两图案化金属层于该两离型金属膜上，各该图案化金属层适于承载以及电连接芯片；以及
令该两基底金属层分离，以形成各自独立的两封装载板。
2.如权利要求1所述的封装载板的制作方法，其中该第二金属箔层的厚度实质上大于该第一金属箔层的厚度。
3.如权利要求1所述的封装载板的制作方法，其中分别形成该两图案化金属层于该两离型金属膜上的步骤包括：
分别形成两图案化光致抗蚀剂层于该两离型金属膜上，该两图案化光致抗蚀剂层分别暴露部分该两离型金属膜；
以该两图案化光致抗蚀剂层为掩模，分别形成该两图案化金属层于暴露的部分该两离型金属膜上；以及
移除该两图案化光致抗蚀剂层。
4.如权利要求3所述的封装载板的制作方法，还包括：
在分别形成该两图案化金属层于暴露的部分该两离型金属膜上之前，分别形成两蚀刻终止层于暴露的部分该两离型金属膜上。
5.如权利要求4所述的封装载板的制作方法，其中该两蚀刻终止层包括电镀镍层。
6.如权利要求3所述的封装载板的制作方法，还包括：
在分别形成该两图案化金属层于暴露的部分该两离型金属膜上之后，分别形成两表面处理层于该两图案化金属层上。
7.如权利要求6所述的封装载板的制作方法，其中各该表面处理层包括电镀金层、电镀银层、还原金层、还原银层、电镀镍钯金层、化镍钯金层或有机保焊剂层。
8.如权利要求1所述的封装载板的制作方法，其中接合该两基底金属层的步骤包括：
通过胶层粘合该两基底金属层的周缘，以于该两基底金属层的周缘形成密合区。
9.如权利要求8所述的封装载板的制作方法，其中令该两基底金属层分离的步骤包括：
分离该两基底金属层的该密合区。
10.一种封装载板，适于承载芯片，其特征在于包括：
支撑层，包括第一表面以及相对该第一表面的第二表面；
基底金属层，设置于该支撑层的该第一表面上；
离型金属膜，设置于该支撑层的该第二表面上，该离型金属膜包括可彼此分离的第一金属箔层以及第二金属箔层，该第二金属箔层与该支撑层接合；以及
图案化金属层，设置于该第一金属箔层上，其中该芯片适于设置于该图案化金属层上并与该图案化金属层电连接。
11.如权利要求10所述的封装载板，其中该第二金属箔层的厚度实质上大于该第一金属箔层的厚度。
12.如权利要求10所述的封装载板，其中该图案化金属层包括芯片接垫以及多个接合接垫，该芯片适于设置于该芯片接垫上，并通过多条导线电连接至该些接合接垫上。
13.如权利要求10所述的封装载板，还包括蚀刻终止层，设置于该离型金属膜与该图案化金属层之间。
14.如权利要求13所述的封装载板，其中该蚀刻终止层包括电镀镍层。
15.如权利要求10所述的封装载板，还包括表面处理层，覆盖该图案化金属层的上表面。
16.如权利要求15所述的封装载板，其中该表面处理层包括电镀金层、电镀银层、还原金层、还原银层、电镀镍钯金层、化镍钯金层或有机保焊剂层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310492363.7A CN104576403B (zh) | 2013-10-18 | 2013-10-18 | 封装载板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310492363.7A CN104576403B (zh) | 2013-10-18 | 2013-10-18 | 封装载板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104576403A true CN104576403A (zh) | 2015-04-29 |
| CN104576403B CN104576403B (zh) | 2018-02-02 |
Family
ID=53092162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310492363.7A Expired - Fee Related CN104576403B (zh) | 2013-10-18 | 2013-10-18 | 封装载板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104576403B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101989592A (zh) * | 2009-07-30 | 2011-03-23 | 全懋精密科技股份有限公司 | 封装基板与其制法及基材 |
| CN102194703A (zh) * | 2010-03-16 | 2011-09-21 | 旭德科技股份有限公司 | 线路基板及其制作方法 |
| CN103066048A (zh) * | 2011-10-21 | 2013-04-24 | 欣兴电子股份有限公司 | 具有支撑体的封装基板、封装结构及其制法 |
| CN103208429A (zh) * | 2012-01-12 | 2013-07-17 | 联致科技股份有限公司 | 封装基板的制法 |
-
2013
- 2013-10-18 CN CN201310492363.7A patent/CN104576403B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101989592A (zh) * | 2009-07-30 | 2011-03-23 | 全懋精密科技股份有限公司 | 封装基板与其制法及基材 |
| CN102194703A (zh) * | 2010-03-16 | 2011-09-21 | 旭德科技股份有限公司 | 线路基板及其制作方法 |
| CN103066048A (zh) * | 2011-10-21 | 2013-04-24 | 欣兴电子股份有限公司 | 具有支撑体的封装基板、封装结构及其制法 |
| CN103208429A (zh) * | 2012-01-12 | 2013-07-17 | 联致科技股份有限公司 | 封装基板的制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104576403B (zh) | 2018-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102446882B (zh) | 一种半导体封装中封装系统结构及制造方法 | |
| CN102354691B (zh) | 一种高密度四边扁平无引脚封装及制造方法 | |
| CN102543937B (zh) | 一种芯片上倒装芯片封装及制造方法 | |
| JP2019512168A (ja) | シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造 | |
| TWI474450B (zh) | 封裝載板及其製作方法 | |
| CN102339809B (zh) | 一种多圈引脚排列四边扁平无引脚封装及制造方法 | |
| CN204792778U (zh) | 半导体衬底结构及半导体封装 | |
| TWI474449B (zh) | 封裝載板及其製作方法 | |
| CN106816388A (zh) | 半导体封装结构及其制作方法 | |
| US20210111153A1 (en) | Multi-chip package and manufacturing method thereof | |
| CN104703384A (zh) | 线路板及其制作方法 | |
| TW201515181A (zh) | 無芯層封裝結構及其製造方法 | |
| TW201101438A (en) | Semiconductor package structure and enveloping method thereof | |
| CN106898625A (zh) | 图像传感器芯片的封装结构及封装方法 | |
| TW201705426A (zh) | 樹脂密封型半導體裝置及其製造方法 | |
| CN104576402A (zh) | 封装载板及其制作方法 | |
| CN102664170B (zh) | 半导体封装结构及其制造方法 | |
| CN104517929A (zh) | 封装载板 | |
| CN103489791B (zh) | 封装载板及其制作方法 | |
| JP6290987B2 (ja) | 半導体パッケージ基板及びその製造方法 | |
| CN104576403A (zh) | 封装载板及其制作方法 | |
| CN111048423A (zh) | 一种扇出封装结构的制备方法和扇出封装结构 | |
| TWI657552B (zh) | 晶片封裝以及複合型系統板 | |
| JP5382889B2 (ja) | パッケージ構造の製造方法 | |
| CN202495443U (zh) | 一种芯片上倒装芯片封装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180202 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |