CN104517929A - 封装载板 - Google Patents
封装载板 Download PDFInfo
- Publication number
- CN104517929A CN104517929A CN201310560590.9A CN201310560590A CN104517929A CN 104517929 A CN104517929 A CN 104517929A CN 201310560590 A CN201310560590 A CN 201310560590A CN 104517929 A CN104517929 A CN 104517929A
- Authority
- CN
- China
- Prior art keywords
- layer
- line layer
- carrier plate
- patterned line
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000011889 copper foil Substances 0.000 claims abstract description 9
- 238000003466 welding Methods 0.000 claims description 45
- 230000004888 barrier function Effects 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000010276 construction Methods 0.000 description 6
- 239000000654 additive Substances 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 239000000084 colloidal system Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Abstract
本发明公开一种封装载板,其包括可移除式支撑板以及线路板。可移除式支撑板包括介电层、铜箔层以及离形层。介电层配置于铜箔层与离形层之间。线路板配置于可移除式支撑板上且直接接触离形层。线路板的厚度介于30微米至100微米之间。
Description
技术领域
本发明涉及一种载板,且特别是涉及一种封装载板。
背景技术
芯片封装的目的是提供芯片适当的信号路径、导热路径及结构保护。传统的打线(wire bonding)技术通常采用导线架(leadframe)作为芯片的承载器(carrier)。随着芯片的接点密度逐渐提高,导线架已无法再提供更高的接点密度,故可利用具有高接点密度的封装载板(package carrier)来取代之,并通过金属导线或凸块(bump)等导电媒体,将芯片封装至封装载板上。
一般来说,封装载板的制作通常是以核心(core)介电层作为蕊材,并利用全加成法(fully additive process)、半加成法(semi-additive process)、减成法(subtractive process)或其他方式,将多层的图案化线路层与图案化介电层交错堆叠于核心介电层上。如此一来,核心介电层在封装载板的整体厚度上便会占着相当大的比例。因此,若无法有效地缩减核心介电层的厚度,势必会使封装结构于厚度缩减上产生极大的障碍。
发明内容
本发明的目的在于提供一种封装载板,适于承载至少一芯片,且解决上述问题。
为达上述目的,本发明的封装载板,其包括可移除式支撑板以及线路板。可移除式支撑板包括介电层、铜箔层以及离形层,其中介电层配置于铜箔层与离形层之间。线路板配置于可移除式支撑板上且直接接触离形层,其中线路板的厚度介30微米至100微米之间。
在本发明的一实施例中,上述的线路板包括线路层、第一防焊层以及第二防焊层。线路层具有彼此相对的上表面与下表面。第一防焊层配置于线路层的上表面上,且暴露出部分上表面。第二防焊层配置于线路层的下表面上,且暴露出部分下表面。离形层与第二防焊层共形设置,而被第二防焊层所暴露出的下表面直接接触离形层。
在本发明的一实施例中,上述的线路板包括第一图案化线路层、第二图案化线路层、绝缘层、至少一导电通孔、第一防焊层以及第二防焊层。绝缘层配置于第一图案化线路层与第二图案化线路层之间,且具有彼此相对的第一表面以及第二表面。导电通孔贯穿绝缘层的第一表面与第二表面,并电连接第一图案化线路层与第二图案化线路层。第一防焊层配置于绝缘层的第一表面上,且覆盖部分第一图案化线路层。第二防焊层配置于绝缘层的第二表面上,且覆盖部分第二图案化线路层。离形层与第二防焊层共形设置,而被第二防焊层所暴露出的第二图案化线路层直接接触离形层。
在本发明的一实施例中,上述的可移除式支撑板的介电层的厚度大于绝缘层的厚度。
在本发明的一实施例中,上述的绝缘层的厚度小于或等于30微米。
在本发明的一实施例中,上述的第一图案化线路层内埋于绝缘层中,且第一图案化线路层的顶面与第一表面切齐。
在本发明的一实施例中,上述的第一图案化线路层配置于绝缘层的第一表面上。
在本发明的一实施例中,上述的第二图案化线路层内埋于绝缘层中,且第二图案化线路层的底面与第二表面切齐。
在本发明的一实施例中,上述的第二图案化线路层配置于绝缘层的第二表面上。
在本发明的一实施例中,上述的离形层的材质包括金属材料或树脂材料。
基于上述,本发明的封装载板是以可移除式支撑板做为支撑结构来支撑线路板,且当芯片配置于此封装载板的线路板上且完成封装后,即可移除可移除式支撑板。因此,相较于现有具有核心介电层的封装结构而言,采用本发明的封装载板所构成的封装结构可具有较薄的封装厚度。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
图1A为本发明的一实施例的一种封装载板的剖面示意图;
图1B为本发明的另一实施例的一种封装载板的剖面示意图;
图2为本发明的另一实施例的一种封装载板的剖面示意图;
图3为本发明的另一实施例的一种封装载板的剖面示意图;
图4为图2的封装载板承载一芯片的剖面示意图;
图5为采用图2的封装载板所构成的一封装结构的剖面示意图。
符号说明
100a、100a’、100b、100c、100d: 封装载板
110: 可移除式支撑板
112: 介电层
114: 铜箔层
116: 离形层
120a、120a’、120b: 线路板
121a: 上表面
121b: 第一表面
122a、122a’: 线路层
122b: 第一图案化线路层
123a: 下表面
123b: 第二表面
124b: 第二图案化线路层
125a: 第一防焊层
126b: 绝缘层
127a: 第二防焊层
127’: 防焊层
128b: 导电通孔
130: 表面处理层
200: 芯片封装结构
210: 芯片
220: 打线
230: 封装胶体
240: 焊球
T、T’、T’’、T’’’、T1、T2: 厚度
S1: 顶面
S2: 底面
具体实施方式
图1A绘示为本发明的一实施例的一种封装载板的剖面示意图。请参考图1A,在本实施例中,封装载板100a包括可移除式支撑板110以及线路板120a。可移除式支撑板110包括介电层112、铜箔层114以及离形层116,其中介电层112配置于铜箔层114与离形层116之间。线路板120a配置于可移除式支撑板110上且直接接触离形层116,其中线路板120a的厚度T介于30微米至100微米之间。
更具体来说,在本实施例中,线路板120a包括线路层122a、第一防焊层125a以及第二防焊层127a。意即,本实施例的线路板120a具体化为单层线路板,其中线路层122a的厚度可小于或等于30微米。线路层122a具有彼此相对的上表面121a与下表面123a。第一防焊层125a配置于线路层122a的上表面121a上,且暴露出部分上表面121a。第二防焊层127a配置于线路层122a的下表面123a上,且暴露出部分下表面123a。离形层116与第二防焊层127a共形设置,而被第二防焊层127a所暴露出的下表面123a直接接触离形层116。此处,离形层116的材质包括金属材料或树脂材料。
由于本实施例的封装载板100a具有可移除式支撑板110,其中可移除式支撑板110可做为支撑结构,以支撑厚度较薄的线路板120a(如图1A中的单层线路板)。后续当将芯片(未绘示)配置于此封装载板100a的线路板120a上且完成封装后,即可移除可移除式支撑板110。也就是说,于芯片封装之前,可移除式支撑板110可作为支撑结构之用,而于芯片封装之后,移除可移除式支撑板110来减少封装结构的整体厚度。因此,相较于现有具有核心介电层的封装结构而言,采用本实施例的封装载板100a所构成的封装结构可具有较薄的封装厚度。
需说明的是,于另一实施例中,请参考图1B,封装载板100a’中的线路板120a’也可仅具有单侧的防焊层127’,而线路层122a’配置于防焊层127’上。此时,线路板120a’的整体厚度T’’’是由单层线路层122a’的厚度加上单层防焊层127’的厚度所组成。
在此必须说明的是,下述实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,下述实施例不再重复赘述。
图2绘示为本发明的另一实施例的一种封装载板的剖面示意图。请参考图2,本实施例的封装载板100b与图1A的封装载板100a相似,惟二者主要差异之处在于:本实施例的线路板120b具体化为双层线路板。详细来说,在本实施例中,线路板120b包括第一图案化线路层122b、第二图案化线路层124b、绝缘层126b、至少一导电通孔128b、第一防焊层125b以及第二防焊层127b。绝缘层126b配置于第一图案化线路层122b与第二图案化线路层124b之间,且具有彼此相对的第一表面121b以及第二表面123b。如图2所示,本实施例的第一图案化线路层122b配置于绝缘层126b的第一表面121b上,而第二图案化线路层124b配置于绝缘层126b的第二表面123b上。此处,可移除式支撑板110的介电层112的厚度T1大于绝缘层126b的厚度T2。较佳地,线路层120b的绝缘层126b的厚度T2小于或等于30微米。
再者,线路板120b的导电通孔128b贯穿绝缘层126b的第一表面121b与第二表面123b,并电连接第一图案化线路层122b与第二图案化线路层124b。第一防焊层125b配置于绝缘层126b的第一表面121b上,且覆盖部分第一图案化线路层122b。第二防焊层127b配置于绝缘层126b的第二表面123b上,且覆盖部分第二图案化线路层124b。离形层116与第二防焊层127b共形设置,而被第二防焊层127b所暴露出的第二图案化线路层124b直接接触离形层116。较佳地,线路板120b的厚度T’介于30微米至100微米之间。
图3绘示为本发明的另一实施例的一种封装载板的剖面示意图。请参考图3,本实施例的封装载板100c与图2的封装载板100b相似,惟二者主要差异之处在于:本实施例的线路板120c具体化为双层线路板,且其线路属于内埋式线路。详细来说,在本实施例中,线路板120c的第一图案化线路层122c内埋于绝缘层126c中,且第一图案化线路层122c的顶面S1与第一表面121c切齐。线路板120c的第二图案化线路层124c内埋于绝缘层126c中,且第二图案化线路层124c的底面S2与第二表面123c切齐。导电通孔128c电连接第一图案化线路层122c与第二图案化线路层124c,而第一防焊层125c与第二防焊层127c分别位于第一表面121c与第二表面123c上,且分别暴露出部分第一图案化线路层122c与部分第二图案化线路层124c。较佳地,线路板120c的厚度T’’介于30微米至100微米之间。
需说明的是,本实施例的封装载板100a、100b、100c的线路板120a、120b、120c至多二层线路层,且线路板120a、120b、120c整体的厚度T、T’、T’’、T’’’皆介于30微米至100微米之间。在此厚度范围中的线路板120a、120b、120c,由于其厚度较薄因而导致其支撑力不够,故可通过可移除式支撑板110来作为支撑结构,也强化整体封装载板100a、100b、100c的结构强度。当厚度范围大于100微米,或线路板多于两层线路层时,则表示线路板本身的强度已足够支撑后续配置于其上的芯片,因此不适用于本发明中。
图4绘示为图2的封装载板承载一芯片的剖面示意图。请参考图4,当将芯片210配置于于线路板100d上时,芯片210可通过多条打线220而与第一防焊层125b所暴露出的第一图案化线路层122b(此部分可视为接垫)电连接。为了使被第一防焊层125b所暴露出的第一图案化线路层122c具有较佳的接点信赖度,本实施例的封装载板100d相对于图2的封装载板100b更包括表面处理层130,其中表面处理层130配置于第一防焊层125b所暴露出的第一图案化线路层122c上,以避免接垫产生氧化或受到外界污染。之后,可通过封装胶体230将芯片210、打线220以及封装载板100d进行封装。
由于本实施例的封装载板100d具有可移除式支撑板110,因此在配置芯片210、形成打线220以及进行封装的过程中,可移除式支撑板110可作为支撑结构,以提供足够的支撑力来加强线路板120b的结构强度。后续,为了满足现今封装结构轻、薄、短、小的趋势,可在进行完封装之后,移除封装载板100d的可移除式支撑板110,如图5所示,而暴露出第二防焊层127b所暴露出的第二图案化线路层124b。之后,可将多个焊球240接合于第二防焊层127b所暴露出的第二图案化线路层124b上,而形成具有与外部电路电连接能力的封装结构200。此时,由于所形成的封装结构200中以无可移除式支撑板110,因此整体封装结构200的厚度可有效地减少。
综上所述,本发明的封装载板是以可移除式支撑板做为支撑结构来支撑线路板,且当芯片配置于此封装载板的线路板上且完成封装后,即可移除可移除式支撑板。因此,相较于现有具有核心介电层的封装结构而言,采用本发明的封装载板所构成的封装结构可具有较薄的封装厚度。
虽然已结合以上实施例揭露了本发明,然而其并非用以限定本发明,任何所属技术领域中熟悉此技术者,在不脱离本发明的精神和范围内,可作些许的更动与润饰,故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (10)
1.一种封装载板,包括:
可移除式支撑板,包括介电层、铜箔层以及离形层,其中该介电层配置于该铜箔层与该离形层之间;以及
线路板,配置于该可移除式支撑板上且直接接触该离形层,其中该线路板的厚度介于30微米至100微米之间。
2.如权利要求1所述的封装载板,其中该线路板包括:
线路层,具有彼此相对的上表面与下表面;
第一防焊层,配置于该线路层的该上表面上,且暴露出部分该上表面;以及
第二防焊层,配置于该线路层的该下表面上,且暴露出部分该下表面,其中该离形层与该第二防焊层共形设置,而被该第二防焊层所暴露出的该下表面直接接触该离形层。
3.如权利要求1所述的封装载板,其中该线路板包括:
第一图案化线路层;
第二图案化线路层;
绝缘层,配置于该第一图案化线路层与该第二图案化线路层之间,且具有彼此相对的第一表面以及第二表面;
至少一导电通孔,贯穿该绝缘层的该第一表面与该第二表面,并电连接该第一图案化线路层与该第二图案化线路层;
第一防焊层,配置于该绝缘层的该第一表面上,且覆盖部分该第一图案化线路层;以及
第二防焊层,配置于该绝缘层的该第二表面上,且覆盖部分该第二图案化线路层,其中该离形层与该第二防焊层共形设置,而被该第二防焊层所暴露出的该第二图案化线路层直接接触该离形层。
4.如权利要求3所述的封装载板,其中该可移除式支撑板的该介电层的厚度大于该绝缘层的厚度。
5.如权利要求4所述的封装载板,其中该绝缘层的厚度小于或等于30微米。
6.如权利要求3所述的封装载板,其中该第一图案化线路层内埋于该绝缘层中,且该第一图案化线路层的顶面与该第一表面切齐。
7.如权利要求3所述的封装载板,其中该第一图案化线路层配置于该绝缘层的该第一表面上。
8.如权利要求3所述的封装载板,其中该第二图案化线路层内埋于该绝缘层中,且该第二图案化线路层的底面与该第二表面切齐。
9.如权利要求3所述的封装载板,其中该第二图案化线路层配置于该绝缘层的该第二表面上。
10.如权利要求1所述的封装载板,其中该离形层的材质包括金属材料或树脂材料。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102135527 | 2013-10-01 | ||
TW102135527A TWI527173B (zh) | 2013-10-01 | 2013-10-01 | 封裝載板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104517929A true CN104517929A (zh) | 2015-04-15 |
CN104517929B CN104517929B (zh) | 2017-10-13 |
Family
ID=52739958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310560590.9A Active CN104517929B (zh) | 2013-10-01 | 2013-11-12 | 封装载板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9433099B2 (zh) |
JP (1) | JP5894206B2 (zh) |
CN (1) | CN104517929B (zh) |
TW (1) | TWI527173B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI587412B (zh) * | 2014-05-08 | 2017-06-11 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
TWI586236B (zh) * | 2015-01-13 | 2017-06-01 | 旭德科技股份有限公司 | 封裝載板及其製作方法 |
TWI542271B (zh) * | 2015-02-11 | 2016-07-11 | 旭德科技股份有限公司 | 封裝基板及其製作方法 |
CN113664084B (zh) * | 2020-05-14 | 2023-09-29 | 何崇文 | 卷式硬板的制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6157534A (en) * | 1997-06-30 | 2000-12-05 | Emc Corporation | Backplane having strip transmission line ethernet bus |
US20030183418A1 (en) * | 2001-10-09 | 2003-10-02 | Castro Abram M. | Electrical circuit and method of formation |
CN1873935A (zh) * | 2005-05-31 | 2006-12-06 | 新光电气工业株式会社 | 配线基板的制造方法及半导体器件的制造方法 |
US20090065243A1 (en) * | 2001-09-28 | 2009-03-12 | Ibiden Co., Ltd. | Printed wiring board |
US20130100625A1 (en) * | 2011-10-12 | 2013-04-25 | Shinko Electric Industries Co., Ltd. | Wiring board, semiconductor device and method for manufacturing wiring board |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60130108T2 (de) | 2000-03-31 | 2008-08-07 | Dyconex Ag | Verfahren zur herstellung elektrischer verbindungselemente und verbindungselement |
JP4527991B2 (ja) | 2004-01-28 | 2010-08-18 | 株式会社日立製作所 | マルチチップモジュールの製造方法 |
JP4146864B2 (ja) | 2005-05-31 | 2008-09-10 | 新光電気工業株式会社 | 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法 |
JP4800253B2 (ja) | 2007-04-04 | 2011-10-26 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP5473838B2 (ja) | 2010-03-30 | 2014-04-16 | 日本電解株式会社 | 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法 |
JP2013165087A (ja) | 2010-05-31 | 2013-08-22 | Sanyo Electric Co Ltd | 半導体モジュールおよび半導体モジュールの製造方法 |
US8884431B2 (en) | 2011-09-09 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods and structures for semiconductor devices |
-
2013
- 2013-10-01 TW TW102135527A patent/TWI527173B/zh active
- 2013-11-06 US US14/072,803 patent/US9433099B2/en active Active
- 2013-11-12 CN CN201310560590.9A patent/CN104517929B/zh active Active
-
2014
- 2014-03-28 JP JP2014067619A patent/JP5894206B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6157534A (en) * | 1997-06-30 | 2000-12-05 | Emc Corporation | Backplane having strip transmission line ethernet bus |
US20090065243A1 (en) * | 2001-09-28 | 2009-03-12 | Ibiden Co., Ltd. | Printed wiring board |
US20030183418A1 (en) * | 2001-10-09 | 2003-10-02 | Castro Abram M. | Electrical circuit and method of formation |
CN1873935A (zh) * | 2005-05-31 | 2006-12-06 | 新光电气工业株式会社 | 配线基板的制造方法及半导体器件的制造方法 |
US20130100625A1 (en) * | 2011-10-12 | 2013-04-25 | Shinko Electric Industries Co., Ltd. | Wiring board, semiconductor device and method for manufacturing wiring board |
Also Published As
Publication number | Publication date |
---|---|
TW201515170A (zh) | 2015-04-16 |
CN104517929B (zh) | 2017-10-13 |
JP5894206B2 (ja) | 2016-03-23 |
US9433099B2 (en) | 2016-08-30 |
US20150092358A1 (en) | 2015-04-02 |
JP2015073068A (ja) | 2015-04-16 |
TWI527173B (zh) | 2016-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103187314B (zh) | 封装载板及其制作方法 | |
US10490478B2 (en) | Chip packaging and composite system board | |
US20110201159A1 (en) | Semiconductor package and manufacturing method thereof | |
CN103367300A (zh) | 引线框、半导体装置以及引线框的制造方法 | |
CN102456648B (zh) | 封装基板的制法 | |
CN103367180A (zh) | 半导体封装结构及其制作方法 | |
JP6149072B2 (ja) | 半導体装置およびその製造方法 | |
CN103378047B (zh) | 封装载板 | |
CN104517929A (zh) | 封装载板 | |
CN105990268A (zh) | 电子封装结构及其制法 | |
JP4945682B2 (ja) | 半導体記憶装置およびその製造方法 | |
KR102117477B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
US20220173017A1 (en) | Semiconductor device | |
CN103489791B (zh) | 封装载板及其制作方法 | |
CN202940236U (zh) | 封装基板构造 | |
US20140284803A1 (en) | Semiconductor package and fabrication method thereof | |
CN110890284A (zh) | 一种芯片堆叠封装结构及其工艺方法 | |
CN103390598A (zh) | 半导体封装件及其制法 | |
CN216250730U (zh) | 一种堆叠式芯片封装件 | |
CN210575836U (zh) | 一种芯片堆叠封装结构 | |
CN102790033B (zh) | 封装结构及其制作方法 | |
WO2022042584A1 (zh) | 一种封装模块以及电子设备 | |
WO2015129185A1 (ja) | 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体 | |
JP6333894B2 (ja) | 配線基板、配線基板の製造方法、電子部品、および電子部品の製造方法 | |
JP6923299B2 (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |