JP5894206B2 - パッケージキャリア - Google Patents

Description

本発明は、キャリアに関するものであり、特に、パッケージキャリアに関するものである。

チップパッケージは、適切な信号および熱伝送経路を有するチップを提供し、チップ構造を保護する。従来のワイヤボンディング（wire bonding）技術を適用する時、通常、チップのキャリア（carrier）としてリードフレーム（leadframe）が使用される。チップの接点密度（contact density）が増えるにつれ、リードフレームは、それ以上接点密度を増やすことができないため、好ましい接点密度を達成することのできるパッケージキャリアに置き換えられる。また、チップは、金属導線またはバンプ（bump）等の導電媒体によってパッケージキャリアに実装される。

一般的に、パッケージキャリアを形成するために、コア（core）誘電体層がコア材料としてよく使用され、フルアディティブ法（fully additive process）、セミアディティブ法（semi-additive process）、サブトラクティブ法（subtractive process）またはその他のプロセスを行うことによって、コア誘電体層に多層のパターン化回路層およびパターン化誘電体層が交互に積層される。その結果、コア誘電体層は、パッケージキャリアの全体の厚さのうち大きな割合を占める。コア誘電体層の厚さを効果的に減らすことができなければ、チップパッケージの厚さを減らすのは困難である。

本発明は、少なくとも１つのチップを載せるのに適したパッケージキャリアを提供する。

本発明のパッケージキャリアは、着脱可能な支持板と、回路基板とを含む。着脱可能な支持板は、誘電体層と、銅箔層と、剥離層とを含む。誘電体層は、銅箔層と剥離層の間に配置される。回路基板は、着脱可能な支持板に配置されて、剥離層に直接接触し、回路基板の厚さは、３０μｍ〜１００μｍの間である。

本発明の１つの実施形態において、回路基板は、回路層と、第１はんだマスク層と、第２はんだマスク層とを含む。回路層は、互いに向かい合う上表面と下表面を有する。第１はんだマスク層は、回路層の上表面に配置され、上表面の一部を露出する。第２はんだマスク層は、回路層の下表面に配置され、下表面の一部を露出する。剥離層および第２はんだマスク層は、コンフォーマルに（conformally）配置され、第２はんだマスク層によって露出した下表面は、剥離層に直接接触する。

本発明の１つの実施形態において、回路基板は、第１パターン化回路層と、第２パターン化回路層と、絶縁層と、少なくとも１つの導電性スルーホールと、第１はんだマスク層と、第２はんだマスク層とを含む。絶縁層は、第１パターン化回路層と第２パターン化回路層の間に配置され、互いに向かい合う第１表面と第２表面を有する。導電性スルーホールは、絶縁層の第１表面および第２表面を通過して、第１パターン化回路層および第２パターン化回路層に電気接続される。第１はんだマスク層は、絶縁層の第１表面に配置され、第１パターン化回路層の一部を覆う。第２はんだマスク層は、絶縁層の第２表面に配置され、第２パターン化回路層の一部を覆う。剥離層および第２はんだマスク層は、コンフォーマルに配置され、第２はんだマスク層によって露出した第２パターン化回路層は、剥離層に直接接触する。

本発明の１つの実施形態において、着脱可能な支持板の誘電体層の厚さは、絶縁層の厚さよりも大きい。

本発明の１つの実施形態において、絶縁層の厚さは、３０μｍよりも小さいか、それに等しい。

本発明の１つの実施形態において、第１パターン化回路層は、絶縁層の中に埋め込まれ、第１パターン化回路層の頂表面は、第１表面と一列に並ぶ。

本発明の１つの実施形態において、第１パターン化回路層は、絶縁層の第１表面に配置される。

本発明の１つの実施形態において、第２パターン化回路層は、絶縁層の中に埋め込まれ、第２パターン化回路層の底表面は、第２表面と一列に並ぶ。

本発明の１つの実施形態において、第２パターン化回路層は、絶縁層の第２表面に配置される。

本発明の１つの実施形態において、剥離層の材料は、金属材料または樹脂材料を含む。

以上のように、本発明のパッケージキャリアは、着脱可能な支持板を支持構造として使用して回路基板を支持し、パッケージキャリアの回路基板上にチップを配置して実装が完了した後に、着脱可能な支持板を取り除くことができる。そのため、従来技術のコア誘電体層を有するパッケージ構造と比較して、本発明のパッケージキャリアで構成されたパッケージ構造は、厚さを比較的薄くすることができる。

本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。

本発明の１つの実施形態に係るパッケージキャリアの概略的断面図である。 本発明の別の実施形態に係るパッケージキャリアの概略的断面図である。 本発明の別の実施形態に係るパッケージキャリアの概略的断面図である。 本発明の別の実施形態に係るパッケージキャリアの概略的断面図である。 図２に示したチップを載せたパッケージキャリアの概略的断面図である。 図２に示したパッケージキャリアで構成されたパッケージ構造の概略的断面図である。

図１は、本発明の１つの実施形態に係るパッケージキャリアの概略的断面図である。図１を参照すると、本実施形態において、パッケージキャリア１００ａは、着脱可能な支持板１１０と、回路基板１２０ａとを含む。着脱可能な支持板１１０は、誘電体層１１２と、銅箔層１１４と、剥離層１１６とを含む。誘電体層１１２は、銅箔層１１４と剥離層１１６の間に配置される。回路基板１２０ａは、着脱可能な支持板１１０に配置され、剥離層１１６に直接接触する。回路基板１２０ａの厚さＴは、３０μｍ〜１００μｍの間である。

さらに詳しく説明すると、本実施形態において、回路基板１２０ａは、回路層１２２ａと、第１はんだマスク層１２５ａと、第２はんだマスク層１２７ａとを含む。つまり、本実施形態の回路層１２０ａは、具体的には単一層の回路基板であり、回路層１２２ａの厚さは、３０μｍよりも小さいか、それに等しい。回路層１２２ａは、互いに向かい合う上表面１２１ａと下表面１２３ａを有する。第１はんだマスク層１２５ａは、回路層１２２ａの上表面１２１ａに配置され、上表面１２１ａの一部を露出する。第２はんだマスク層１２７ａは、回路層１２２ａの下表面１２３ａに配置され、下表面１２３ａの一部を露出する。剥離層１１６および第２はんだマスク層１２７ａは、コンフォーマルに配置され、第２はんだマスク層１２７ａによって露出した下表面１２３ａは、剥離層１１６に直接接触する。ここで、剥離層１１６の材料は、金属材料または樹脂材料を含む。

本実施形態のパッケージキャリア１００ａは、着脱可能な支持板１１０を支持構造として含み、比較的薄い厚さを有する回路基板１２０ａ（例えば、図１の単層回路基板）を支持することができる。その後、パッケージキャリア１００ａの回路基板１２０ａにチップ（図示せず）を配置して実装が完了した後に、着脱可能な支持板１１０を取り除くことができる。つまり、チップを実装する前は、着脱可能な支持板１１０を支持構造として使用し、チップを実装した後は、着脱可能な支持板１１０を取り除いて、パッケージ構造の全体の厚さを減らすことができる。そのため、先行技術のコア誘電体層を有するパッケージ構造と比較して、本実施形態のパッケージキャリア１００ａで構成されたパッケージ構造は、厚さを比較的薄くすることができる。

言及すべきこととして、別の実施形態において、図１−１を参照すると、パッケージキャリア１００ａ’の回路基板１２０ａ’は、一方の側のみにはんだマスク層１２７ａ’を含み、はんだマスク層１２７ａ’に回路層１２２ａ’を配置してもよい。この場合、回路基板１２０ａ’の全体の厚さＴ’’’は、単層の回路層１２２ａ’の厚さと単層のはんだマスク層１２７ａ’を足した厚さである。

言及すべきこととして、上述した実施形態の参照番号および一部の内容を以下の実施形態において使用するが、同一の参照番号は同一または類似する構成要素を示すものとし、同じ技術内容については説明を省略する。省略した詳細説明については、上述した実施形態を参照することができるため、以下の実施形態では繰り返し説明しない。

図２は、本発明の別の実施形態に係るパッケージキャリアの概略的断面図である。図２を参照すると、本実施形態のパッケージキャリア１００ｂは、図１のパッケージキャリア１００ａに類似しており、両者の相違点は、本実施形態の回路基板１２０ｂが具体的には二重層の回路基板であることである。さらに詳しく説明すると、本実施形態において、回路基板１２０ｂは、第１パターン化回路層１２２ｂと、第２パターン化回路層１２４ｂと、絶縁層１２６ｂと、少なくとも１つの導電性スルーホール１２８ｂと、第１はんだマスク層１２５ｂと、第２はんだマスク層１２７ｂとを含む。絶縁層１２６ｂは、第１パターン化回路層１２２ｂと第２パターン化回路層１２４ｂの間に配置され、互いに向かい合う第１表面１２１ｂと第２表面１２３ｂを有する。図２に示すように、本実施形態において、第１パターン化回路層１２２ｂは、絶縁層１２６ｂの第１表面１２１ｂに配置され、第２パターン化回路層１２４ｂは、絶縁層１２６ｂの第２表面１２３ｂに配置される。ここで、着脱可能な支持板１１０の誘電体層１１２の厚さＴ１は、絶縁層１２６ｂの厚さＴ２よりも大きい。より好適には、回路基板１２０ｂの絶縁層１２６ｂの厚さＴ２は、３０μｍよりも小さいか、それに等しい。

さらに、回路基板１２０ｂの導電性スルーホール１２８ｂは、絶縁層１２６ｂの第１表面１２１ｂおよび第２表面１２３ｂを通過して、第１パターン化回路層１２２ｂおよび第２パターン化回路層１２４ｂに電気接続される。第１はんだマスク層１２５ｂは、絶縁層１２６ｂの第１表面１２１ｂに配置され、第１パターン化回路層１２２ｂの一部を覆う。第２はんだマスク層１２７ｂは、絶縁層１２６ｂの第２表面１２３ｂに配置され、第２パターン化回路層１２４ｂの一部を覆う。剥離層１１６および第２はんだマスク層１２７ｂは、コンフォーマルに配置され、第２はんだマスク層１２７ｂによって露出した第２パターン化回路層１２４ｂは、剥離層１１６に直接接触する。より好適には、回路基板１２０ｂの厚さＴ’は、３０μｍ〜１００μｍの間である。

図３は、本発明の別の実施形態に係るパッケージキャリアの概略的断面図である。図３を参照すると、本実施形態のパッケージキャリア１００ｃは、図２のパッケージキャリア１００ｂに類似しており、両者の相違点は、本実施形態の回路基板１２０ｃが具体的には二重層の回路基板であり、回路層が埋め込み回路（embedded circuit）に属することである。さらに詳しく説明すると、本実施形態において、回路基板１２０ｃの第１パターン化回路層１２２ｃは、絶縁層１２６ｃの中に埋め込まれ、第１パターン化回路層１２２ｃの頂表面Ｓ１は、第１表面１２１ｃと一列に並ぶ。回路基板１２０ｃの第２パターン化回路層１２４ｃは、絶縁層１２６ｃの中に埋め込まれ、第２パターン化回路層１２４ｃの底表面Ｓ２は、第２表面１２３ｃと一列に並ぶ。導電性スルーホール１２８ｃは、第１パターン化回路層１２２ｃおよび第２パターン化回路層１２４ｃに電気接続される。第１はんだマスク層１２５ｃおよび第２はんだマスク層１２７ｃは、それぞれ第１表面１２１ｃおよび第２表面１２３ｃに配置され、それぞれ第１パターン化回路層１２２ｃの一部および第２パターン化回路層１２４ｃの一部を露出する。より好適には、回路基板１２０ｃの厚さＴ’’は、３０μｍ〜１００μｍの間である。

言及すべきこととして、これらの実施形態のパッケージキャリア（１００ａ、１００ａ’、１００ｂ、１００ｃ）の回路基板（１２０ａ、１２０ａ’、１２０ｂ、１２０ｃ）は、多くとも２層の回路基板であり、パッケージキャリア（１００ａ、１００ａ’、１００ｂ、１００ｃ）の回路基板（１２０ａ、１２０ａ’、１２０ｂ、１２０ｃ）の全体の厚さ（Ｔ、Ｔ’、Ｔ’’、Ｔ’’’）は、いずれも３０μｍ〜１００μｍの間である。この厚さ範囲内の回路基板（１２０ａ、１２０ａ’、１２０ｂ、１２０ｃ）は、厚さが比較的薄いため、支持強度が十分ではない。そのため、着脱可能な支持板１１０を支持構造として使用し、パッケージキャリア（１００ａ、１００ａ’、１００ｂ、１００ｃ）の全体の構造強度を強化することができる。厚さ範囲が１００μｍよりも大きい時、または、回路基板が２層以上の回路層を有する時は、回路基板の強度が後続のプロセスで配置するチップを十分に支持できることを示すため、本発明では適用されない。

図４は、図２に示したチップを載せたパッケージキャリアの概略的断面図である。図４を参照すると、チップ２１０は、回路基板１００ｄに配置され、チップ２１０は、複数のワイヤ２２０を介して、第１はんだマスク層１２５ｂによって露出した第１パターン化回路層１２２ｂ（パッドとみなしてもよい）に電気接続される。第１はんだマスク層１２５ｂによって露出した第１パターン化回路層１２２ｃがより好適な接点信頼性（contact reliability）を有するよう、本実施形態のパッケージキャリア１００ｄは、図２のパッケージキャリア１００ｂと比較して、表面処理層１３０をさらに含む。表面処理層１３０は、第１はんだマスク層１２５ｂによって露出した第１パターン化回路層１２２ｂに配置されるため、外界によってパッドが酸化したり汚染したりするのを防ぐことができる。その後、カプセル型接着剤２３０により、チップ２１０、ワイヤ２２０およびパッケージキャリア１００ｄを実装することができる。

本実施形態のパッケージキャリア１００ｄは、着脱可能な支持板１１０を含むため、チップ２１０の配置、ワイヤ２２０の形成および実装を行う過程において、着脱可能な支持板１１０を支持構造として使用して十分な支持強度を提供し、回路基板１２０ｂの構造強度を強化することができる。その後、パッケージ構造の軽薄短小化の要求を満たすため、図５に示すように、実装した後に、パッケージキャリア１００ｄの着脱可能な支持板１１０を取り除いて、第２はんだマスク層１２７ｂによって露出した第２パターン化回路層１２４ｂを露出することができる。そして、第２はんだマスク層１２７ｂによって露出した第２パターン化回路層１２４ｂに複数のはんだ２４０を接着して、外部回路に電気接続することのできるパッケージ構造２００を形成することができる。この場合、パッケージ構造２００の着脱可能な支持板１１０は既に取り除かれているため、パッケージ構造２００は、全体の厚さが効果的に減少する。

以上のように、本発明のパッケージキャリアは、着脱可能な支持板を支持構造として使用して回路基板を支持し、パッケージキャリアの回路基板上にチップを配置して実装が完了した後に、着脱可能な支持板を取り除くことができる。そのため、従来技術のコア誘電体層を有するパッケージ構造と比較して、本発明のパッケージキャリアで構成されたパッケージ構造は、厚さを比較的薄くすることができる。

以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。

本発明は、比較的薄い厚さを有するパッケージキャリアに関する。

１００ａ、１００ａ’、１００ｂ、１００ｃ、１００ｄ パッケージキャリア
１１０ 着脱可能な支持板
１１２ 誘電体層
１１４ 銅箔層
１１６ 剥離層
１２０ａ、１２０ａ’、１２０ｂ、１２０ｃ 回路基板
１２１ａ 上表面
１２１ｂ、１２１ｃ 第１表面
１２２ａ、１２２ａ’ 回路層
１２２ｂ、１２２ｃ 第１パターン化回路層
１２３ａ 下表面
１２３ｂ、１２３ｃ 第２表面
１２４ｂ、１２４ｃ 第２パターン化回路層
１２５ａ、１２５ｂ、１２５ｃ 第１はんだマスク層
１２６ｂ、１２６ｃ 絶縁層
１２７ａ、１２７ｂ、１２７ｃ 第２はんだマスク層
１２７ａ’ はんだマスク層
１２８ｂ、１２８ｃ 導電性スルーホール
１３０ 表面処理層
２００ パッケージ構造
２１０ チップ
２２０ ワイヤ
２３０ カプセル型接着剤
２４０ はんだ
Ｔ、Ｔ’、Ｔ’’、Ｔ’’’、Ｔ１、Ｔ２ 厚さ
Ｓ１ 頂表面
Ｓ２ 底表面

Claims (9)

1. 誘電体層と、銅箔層と、剥離層とを含み、前記誘電体層が、前記銅箔層と前記剥離層の間に配置された着脱可能な支持板と、
   前記着脱可能な支持板に配置されて、前記剥離層に直接接触し、厚さが、３０μｍ〜１００μｍの間である回路基板と
   を含み、
   前記回路基板が、
   互いに向かい合う上表面と下表面を有する回路層と、
   前記回路層の前記上表面に配置され、前記上表面の一部を露出する第１パターン化はんだマスク層と、
   前記回路層の前記下表面に配置され、前記下表面の一部を露出する第２パターン化はんだマスク層と
   を含み、前記剥離層および前記第２パターン化はんだマスク層が、コンフォーマルに配置され、前記第２パターン化はんだマスク層によって露出した前記下表面が、前記剥離層に直接接触し、前記第２パターン化はんだマスク層の側表面に前記剥離層を設けるパッケージキャリア。
2. 前記回路層が、
   第１パターン化回路層と、
   第２パターン化回路層と、
   前記第１パターン化回路層と前記第２パターン化回路層の間に配置され、互いに向かい合う第１表面と第２表面を有する絶縁層と、
   前記絶縁層の前記第１表面および前記第２表面を通過して、前記第１パターン化回路層および前記第２パターン化回路層に電気接続された少なくとも１つの導電性スルーホールと、
   を含み、前記第１パターン化はんだマスク層は、前記絶縁層の前記第１表面に配置され、前記第１パターン化回路層の一部を覆い、
   前記第２パターン化はんだマスク層は、前記絶縁層の前記第２表面に配置され、前記第２パターン化回路層の一部を覆い、
   前記剥離層および前記第２パターン化はんだマスク層が、コンフォーマルに配置され、前記第２パターン化はんだマスク層によって露出した前記第２パターン化回路層が、前記剥離層に直接接触する請求項１に記載のパッケージキャリア。
3. 前記着脱可能な支持板の前記誘電体層の厚さが、前記絶縁層の厚さよりも大きい請求項２に記載のパッケージキャリア。
4. 前記絶縁層の前記厚さが、３０μｍよりも小さいか、それに等しい請求項３に記載のパッケージキャリア。
5. 前記第１パターン化回路層が、前記絶縁層の中に埋め込まれ、前記第１パターン化回路層の頂表面が、前記第１表面と一列に並んだ請求項２に記載のパッケージキャリア。
6. 前記第１パターン化回路層が、前記絶縁層の前記第１表面に配置された請求項２に記載のパッケージキャリア。
7. 前記第２パターン化回路層が、前記絶縁層の中に埋め込まれ、前記第２パターン化回路層の底表面が、前記第２表面と一列に並んだ請求項２に記載のパッケージキャリア。
8. 前記第２パターン化回路層が、前記絶縁層の前記第２表面に配置された請求項２に記載のパッケージキャリア。
9. 前記剥離層の材料が、金属材料または樹脂材料を含む請求項１に記載のパッケージキャリア。