TW201515170A - 封裝載板 - Google Patents

封裝載板 Download PDF

Info

Publication number
TW201515170A
TW201515170A TW102135527A TW102135527A TW201515170A TW 201515170 A TW201515170 A TW 201515170A TW 102135527 A TW102135527 A TW 102135527A TW 102135527 A TW102135527 A TW 102135527A TW 201515170 A TW201515170 A TW 201515170A
Authority
TW
Taiwan
Prior art keywords
layer
package carrier
disposed
patterned circuit
solder resist
Prior art date
Application number
TW102135527A
Other languages
English (en)
Other versions
TWI527173B (zh
Inventor
Chin-Sheng Wang
Ching-Sheng Chen
chao-min Wang
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Priority to TW102135527A priority Critical patent/TWI527173B/zh
Priority to US14/072,803 priority patent/US9433099B2/en
Priority to CN201310560590.9A priority patent/CN104517929B/zh
Priority to JP2014067619A priority patent/JP5894206B2/ja
Publication of TW201515170A publication Critical patent/TW201515170A/zh
Application granted granted Critical
Publication of TWI527173B publication Critical patent/TWI527173B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Abstract

一種封裝載板，包括一可移除式支撐板以及一線路板。可移除式支撐板包括一介電層、一銅箔層以及一離形層。介電層配置於銅箔層與離形層之間。線路板配置於可移除式支撐板上且直接接觸離形層。線路板的厚度介於30微米至100微米之間。

Description

封裝載板
本發明是有關於一種載板，且特別是有關於一種封裝載板。
晶片封裝的目的是提供晶片適當的訊號路徑、導熱路徑及結構保護。傳統的打線(wire bonding)技術通常採用導線架(leadframe)作為晶片的承載器(carrier)。隨著晶片的接點密度逐漸提高，導線架已無法再提供更高的接點密度，故可利用具有高接點密度的封裝載板(package carrier)來取代之，並藉由金屬導線或凸塊(bump)等導電媒體，將晶片封裝至封裝載板上。
一般來說，封裝載板的製作通常是以核心(core)介電層作為蕊材，並利用全加成法(fully additive process)、半加成法(semi-additive process)、減成法(subtractive process)或其他方式，將多層的圖案化線路層與圖案化介電層交錯堆疊於核心介電層上。如此一來，核心介電層在封裝載板的整體厚度上便會佔著相當大的比例。因此，若無法有效地縮減核心介電層的厚度，勢必會使封裝結構於厚度縮減上產生極大的障礙。
本發明提供一種封裝載板，適於承載至少一晶片。
本發明的封裝載板，其包括一可移除式支撐板以及一線路板。可移除式支撐板包括一介電層、一銅箔層以及一離形層，其中介電層配置於銅箔層與離形層之間。線路板配置於可移除式支撐板上且直接接觸離形層，其中線路板的厚度介30微米至100微米之間。
在本發明的一實施例中，上述的線路板包括一線路層、一第一防焊層以及一第二防焊層。線路層具有彼此相對的一上表面與一下表面。第一防焊層配置於線路層的上表面上，且暴露出部分上表面。第二防焊層配置於線路層的下表面上，且暴露出部分下表面。離形層與第二防焊層共形設置，而被第二防焊層所暴露出的下表面直接接觸離形層。
在本發明的一實施例中，上述的線路板包括一第一圖案化線路層、一第二圖案化線路層、一絕緣層、至少一導電通孔、一第一防焊層以及一第二防焊層。絕緣層配置於第一圖案化線路層與第二圖案化線路層之間，且具有彼此相對的一第一表面以及一第二表面。導電通孔貫穿絕緣層的第一表面與第二表面，並電性連接第一圖案化線路層與第二圖案化線路層。第一防焊層配置於絕緣層的第一表面上，且覆蓋部分第一圖案化線路層。第二防焊層配置於絕緣層的第二表面上，且覆蓋部分第二圖案化線路 層。離形層與第二防焊層共形設置，而被第二防焊層所暴露出的第二圖案化線路層直接接觸離形層。
在本發明的一實施例中，上述的可移除式支撐板的介電層的厚度大於絕緣層的厚度。
在本發明的一實施例中，上述的絕緣層的厚度小於或等於30微米。
在本發明的一實施例中，上述的第一圖案化線路層內埋於絕緣層中，且第一圖案化線路層的一頂面與第一表面切齊。
在本發明的一實施例中，上述的第一圖案化線路層配置於絕緣層的第一表面上。
在本發明的一實施例中，上述的第二圖案化線路層內埋於絕緣層中，且第二圖案化線路層的一底面與第二表面切齊。
在本發明的一實施例中，上述的第二圖案化線路層配置於絕緣層的第二表面上。
在本發明的一實施例中，上述的離形層的材質包括金屬材料或樹脂材料。
基於上述，本發明的封裝載板是以可移除式支撐板做為一支撐結構來支撐線路板，且當一晶片配置於此封裝載板的線路板上且完成封裝後，即可移除可移除式支撐板。因此，相較於習知具有核心介電層的封裝結構而言，採用本發明的封裝載板所構成的封裝結構可具有較薄的封裝厚度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉 實施例，並配合所附圖式作詳細說明如下。
100a、100a’、100b、100c、100d‧‧‧封裝載板
110‧‧‧可移除式支撐板
112‧‧‧介電層
114‧‧‧銅箔層
116‧‧‧離形層
120a、120a’、120b‧‧‧線路板
121a‧‧‧上表面
121b‧‧‧第一表面
122a、122a’‧‧‧線路層
122b‧‧‧第一圖案化線路層
123a‧‧‧下表面
123b‧‧‧第二表面
124b‧‧‧第二圖案化線路層
125a‧‧‧第一防焊層
126b‧‧‧絕緣層
127a‧‧‧第二防焊層
127’‧‧‧防焊層
128b‧‧‧導電通孔
130‧‧‧表面處理層
200‧‧‧晶片封裝結構
210‧‧‧晶片
220‧‧‧打線
230‧‧‧封裝膠體
240‧‧‧焊球
T、T’、T’’、T’’’、T1、T2‧‧‧厚度
S1‧‧‧頂面
S2‧‧‧底面
圖1繪示為本發明的一實施例的一種封裝載板的剖面示意圖。
圖1’繪示為本發明的另一實施例的一種封裝載板的剖面示意圖。
圖2繪示為本發明的另一實施例的一種封裝載板的剖面示意圖。
圖3繪示為本發明的另一實施例的一種封裝載板的剖面示意圖。
圖4繪示為圖2的封裝載板承載一晶片的剖面示意圖。
圖5繪示為採用圖2的封裝載板所構成的一封裝結構的剖面示意圖。
圖1繪示為本發明的一實施例的一種封裝載板的剖面示意圖。請參考圖1，在本實施例中，封裝載板100a包括一可移除式支撐板110以及一線路板120a。可移除式支撐板110包括一介電層112、一銅箔層114以及一離形層116，其中介電層112配置於銅箔層114與離形層116之間。線路板120a配置於可移除式支 撐板110上且直接接觸離形層116，其中線路板120a的厚度T介於30微米至100微米之間。
更具體來說，在本實施例中，線路板120a包括一線路層122a、一第一防焊層125a以及一第二防焊層127a。意即，本實施例的線路板120a具體化為一單層線路板，其中線路層122a的厚度可小於或等於30微米。線路層122a具有彼此相對的一上表面121a與一下表面123a。第一防焊層125a配置於線路層122a的上表面121a上，且暴露出部分上表面121a。第二防焊層127a配置於線路層122a的下表面123a上，且暴露出部分下表面123a。離形層116與第二防焊層127a共形設置，而被第二防焊層127a所暴露出的下表面123a直接接觸離形層116。此處，離形層116的材質包括金屬材料或樹脂材料。
由於本實施例的封裝載板100a具有可移除式支撐板110，其中可移除式支撐板110可做為一支撐結構，以支撐厚度較薄的線路板120a(如圖1中的單層線路板)。後續當將一晶片(未繪示)配置於此封裝載板100a的線路板120a上且完成封裝後，即可移除可移除式支撐板110。也就是說，於晶片封裝之前，可移除式支撐板110可作為支撐結構之用，而於晶片封裝之後，移除可移除式支撐板110來減少封裝結構的整體厚度。因此，相較於習知具有核心介電層的封裝結構而言，採用本實施例的封裝載板100a所構成的封裝結構可具有較薄的封裝厚度。
需說明的是，於另一實施例中，請參考圖1'，封裝載板 100a’中的線路板120a’亦可僅具有單側的防焊層127’，而線路層122a’配置於防焊層127’上。此時，線路板120a’的整體厚度T’’’是由單層線路層122a’的厚度加上單層防焊層127’的厚度所組成。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2繪示為本發明的另一實施例的一種封裝載板的剖面示意圖。請參考圖2，本實施例的封裝載板100b與圖1的封裝載板100a相似，惟二者主要差異之處在於：本實施例的線路板120b具體化為一雙層線路板。詳細來說，在本實施例中，線路板120b包括一第一圖案化線路層122b、一第二圖案化線路層124b、一絕緣層126b、至少一導電通孔128b、一第一防焊層125b以及一第二防焊層127b。絕緣層126b配置於第一圖案化線路層122b與第二圖案化線路層124b之間，且具有彼此相對的一第一表面121b以及一第二表面123b。如圖2所示，本實施例的第一圖案化線路層122b配置於絕緣層126b的第一表面121b上，而第二圖案化線路層124b配置於絕緣層126b的第二表面123b上。此處，可移除式支撐板110的介電層112的厚度T1大於絕緣層126b的厚度T2。較佳地，線路層120b的絕緣層126b的厚度T2小於或等於30微米。
再者，線路板120b的導電通孔128b貫穿絕緣層126b的第一表面121b與第二表面123b，並電性連接第一圖案化線路層122b與第二圖案化線路層124b。第一防焊層125b配置於絕緣層126b的第一表面121b上，且覆蓋部分第一圖案化線路層122b。第二防焊層127b配置於絕緣層126b的第二表面123b上，且覆蓋部分第二圖案化線路層124b。離形層116與第二防焊層127b共形設置，而被第二防焊層127b所暴露出的第二圖案化線路層124b直接接觸離形層116。較佳地，線路板120b的厚度T’介於30微米至100微米之間。
圖3繪示為本發明的另一實施例的一種封裝載板的剖面示意圖。請參考圖3，本實施例的封裝載板100c與圖2的封裝載板100b相似，惟二者主要差異之處在於：本實施例的線路板120c具體化為一雙層線路板，且其線路屬於內埋式線路。詳細來說，在本實施例中，線路板120c的第一圖案化線路層122c內埋於絕緣層126c中，且第一圖案化線路層122c的一頂面S1與第一表面121c切齊。線路板120c的第二圖案化線路層124c內埋於絕緣層126c中，且第二圖案化線路層124c的一底面S2與第二表面123c切齊。導電通孔128c電性連接第一圖案化線路層122c與第二圖案化線路層124c，而第一防焊層125c與第二防焊層127c分別位於第一表面121c與第二表面123c上，且分別暴露出部分第一圖案化線路層122c與部分第二圖案化線路層124c。較佳地，線路板120c的厚度T’’介於30微米至100微米之間。
需說明的是，本實施例的封裝載板100a、100b、100c的線路板120a、120b、120c至多二層線路層，且線路板120a、120b、120c整體的厚度T、T’、T’’、T’’’皆介於介於30微米至100微米之間。在此厚度範圍中的線路板120a、120b、120c，由於其厚度較薄因而導致其支撐力不夠，故可透過可移除式支撐板110來作為一支撐結構，亦強化整體封裝載板100a、100b、100c的結構強度。當厚度範圍大於100微米，或線路板多於兩層線路層時，則表示線路板本身的強度已足夠支撐後續配置於其上的晶片，因此不適用於本發明中。
圖4繪示為圖2的封裝載板承載一晶片的剖面示意圖。請參考圖4，當將一晶片210配置於於線路板100d上時，晶片210可透過多條打線220而與第一防焊層125b所暴露出的第一圖案化線路層122b(此部分可視為接墊)電性連接。為了使被第一防焊層125b所暴露出的第一圖案化線路層122c具有較佳的接點信賴度，本實施例的封裝載板100d相對於圖2的封裝載板100b更包括一表面處理層130，其中表面處理層130配置於第一防焊層125b所暴露出的第一圖案化線路層122c上，以避免接墊產生氧化或受到外界污染。之後，可透過一封裝膠體230將晶片210、打線220以及封裝載板100d進行封裝。
由於本實施例的封裝載板100d具有可移除式支撐板110，因此在配置晶片210、形成打線220以及進行封裝的過程中，可移除式支撐板110可作為一支撐結構，以提供足夠的支撐力來 加強線路板120b的結構強度。後續，為了滿足現今封裝結構輕、薄、短、小的趨勢，可在進行完封裝之後，移除封裝載板100d的可移除式支撐板110，如圖5所示，而暴露出第二防焊層127b所暴露出的第二圖案化線路層124b。之後，可將多個焊球240接合於第二防焊層127b所暴露出的第二圖案化線路層124b上，而形成一具有與外部電路電性連接能力的封裝結構200。此時，由於所形成的封裝結構200中以無可移除式支撐板110，因此整體封裝結構200的厚度可有效地減少。
綜上所述，本發明的封裝載板是以可移除式支撐板做為一支撐結構來支撐線路板，且當一晶片配置於此封裝載板的線路板上且完成封裝後，即可移除可移除式支撐板。因此，相較於習知具有核心介電層的封裝結構而言，採用本發明的封裝載板所構成的封裝結構可具有較薄的封裝厚度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100a‧‧‧封裝載板
110‧‧‧可移除式支撐板
112‧‧‧介電層
114‧‧‧銅箔層
116‧‧‧離形層
120a‧‧‧線路板
121a‧‧‧上表面
122a‧‧‧線路層
123a‧‧‧下表面
125a‧‧‧第一防焊層
127a‧‧‧第二防焊層
T‧‧‧厚度

Claims (10)

  1. 一種封裝載板，包括：一可移除式支撐板，包括一介電層、一銅箔層以及一離形層，其中該介電層配置於該銅箔層與該離形層之間；以及一線路板，配置於該可移除式支撐板上且直接接觸該離形層，其中該線路板的厚度介於30微米至100微米之間。
  2. 如申請專利範圍第1項所述的封裝載板，其中該線路板包括：一線路層，具有彼此相對的一上表面與一下表面；一第一防焊層，配置於該線路層的該上表面上，且暴露出部分該上表面；以及一第二防焊層，配置於該線路層的該下表面上，且暴露出部分該下表面，其中該離形層與該第二防焊層共形設置，而被該第二防焊層所暴露出的該下表面直接接觸該離形層。
  3. 如申請專利範圍第1項所述的封裝載板，其中該線路板包括：一第一圖案化線路層；一第二圖案化線路層；一絕緣層，配置於該第一圖案化線路層與該第二圖案化線路層之間，且具有彼此相對的一第一表面以及一第二表面；至少一導電通孔，貫穿該絕緣層的該第一表面與該第二表面，並電性連接該第一圖案化線路層與該第二圖案化線路層； 一第一防焊層，配置於該絕緣層的該第一表面上，且覆蓋部分該第一圖案化線路層；以及一第二防焊層，配置於該絕緣層的該第二表面上，且覆蓋部分該第二圖案化線路層，其中該離形層與該第二防焊層共形設置，而被該第二防焊層所暴露出的該第二圖案化線路層直接接觸該離形層。
  4. 如申請專利範圍第3項所述的封裝載板，其中該可移除式支撐板的該介電層的厚度大於該絕緣層的厚度。
  5. 如申請專利範圍第4項所述的封裝載板，其中該絕緣層的厚度小於或等於30微米。
  6. 如申請專利範圍第3項所述的封裝載板，其中該第一圖案化線路層內埋於該絕緣層中，且該第一圖案化線路層的一頂面與該第一表面切齊。
  7. 如申請專利範圍第3項所述的封裝載板，其中該第一圖案化線路層配置於該絕緣層的該第一表面上。
  8. 如申請專利範圍第3項所述的封裝載板，其中該第二圖案化線路層內埋於該絕緣層中，且該第二圖案化線路層的一底面與該第二表面切齊。
  9. 如申請專利範圍第3項所述的封裝載板，其中該第二圖案化線路層配置於該絕緣層的該第二表面上。
  10. 如申請專利範圍第1項所述的封裝載板，其中該離形層的材質包括金屬材料或樹脂材料。
TW102135527A 2013-10-01 2013-10-01 封裝載板 TWI527173B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW102135527A TWI527173B (zh) 2013-10-01 2013-10-01 封裝載板
US14/072,803 US9433099B2 (en) 2013-10-01 2013-11-06 Package carrier
CN201310560590.9A CN104517929B (zh) 2013-10-01 2013-11-12 封装载板
JP2014067619A JP5894206B2 (ja) 2013-10-01 2014-03-28 パッケージキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102135527A TWI527173B (zh) 2013-10-01 2013-10-01 封裝載板

Publications (2)

Publication Number Publication Date
TW201515170A true TW201515170A (zh) 2015-04-16
TWI527173B TWI527173B (zh) 2016-03-21

Family

ID=52739958

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102135527A TWI527173B (zh) 2013-10-01 2013-10-01 封裝載板

Country Status (4)

Country Link
US (1) US9433099B2 (zh)
JP (1) JP5894206B2 (zh)
CN (1) CN104517929B (zh)
TW (1) TWI527173B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113664084A (zh) * 2020-05-14 2021-11-19 何崇文 卷式硬板的制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587412B (zh) * 2014-05-08 2017-06-11 矽品精密工業股份有限公司 封裝結構及其製法
TWI586236B (zh) * 2015-01-13 2017-06-01 旭德科技股份有限公司 封裝載板及其製作方法
TWI542271B (zh) * 2015-02-11 2016-07-11 旭德科技股份有限公司 封裝基板及其製作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5971804A (en) * 1997-06-30 1999-10-26 Emc Corporation Backplane having strip transmission line ethernet bus
AU2001244016A1 (en) 2000-03-31 2001-10-15 Dyconex Patente Ag Method for fabricating electrical connecting elements, and connecting element
EP1915041A1 (en) * 2001-09-28 2008-04-23 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
JP4527991B2 (ja) 2004-01-28 2010-08-18 株式会社日立製作所 マルチチップモジュールの製造方法
JP4146864B2 (ja) 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
CN1873935B (zh) * 2005-05-31 2010-06-16 新光电气工业株式会社 配线基板的制造方法及半导体器件的制造方法
JP4800253B2 (ja) 2007-04-04 2011-10-26 新光電気工業株式会社 配線基板の製造方法
JP5473838B2 (ja) 2010-03-30 2014-04-16 日本電解株式会社 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
JP2013165087A (ja) 2010-05-31 2013-08-22 Sanyo Electric Co Ltd 半導体モジュールおよび半導体モジュールの製造方法
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
JP5753471B2 (ja) * 2011-10-12 2015-07-22 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113664084A (zh) * 2020-05-14 2021-11-19 何崇文 卷式硬板的制作方法
CN113664084B (zh) * 2020-05-14 2023-09-29 何崇文 卷式硬板的制作方法

Also Published As

Publication number Publication date
TWI527173B (zh) 2016-03-21
US20150092358A1 (en) 2015-04-02
CN104517929A (zh) 2015-04-15
JP5894206B2 (ja) 2016-03-23
CN104517929B (zh) 2017-10-13
JP2015073068A (ja) 2015-04-16
US9433099B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
JP3670917B2 (ja) 半導体装置及びその製造方法
TWI557855B (zh) 封裝載板及其製作方法
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
TWI474450B (zh) 封裝載板及其製作方法
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
TWI533380B (zh) 封裝結構及其製作方法
US20130009306A1 (en) Packaging substrate and fabrication method thereof
TW201218334A (en) Package substrate and fabrication method thereof
TWI527173B (zh) 封裝載板
TWI485815B (zh) 半導體封裝件及其製法
TW201628145A (zh) 電子封裝結構及其製法
TWI533424B (zh) 封裝載板
TWI491017B (zh) 半導體封裝件及其製法
TWI578472B (zh) 封裝基板、半導體封裝件及其製法
TW201351515A (zh) 封裝載板及其製作方法
TWI658557B (zh) 線路載板及其製造方法
TW201347124A (zh) 半導體封裝件及其製法
JP2016100352A (ja) プリント配線板およびその製造方法
TWI505757B (zh) A circuit board with embedded components
TWI780876B (zh) 封裝載板及封裝結構
TWI418006B (zh) 單層線路之封裝基板及其製法暨封裝結構
KR101617023B1 (ko) 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법
TWI520276B (zh) 封裝基板及其製法
TWI401787B (zh) 封裝基板之製法
KR101047874B1 (ko) 리드프레임 및 반도체 패키지 및 그의 제조방법