CN107209792A - 三维集成电路堆叠 - Google Patents

三维集成电路堆叠 Download PDF

Info

Publication number
CN107209792A
CN107209792A CN201680007155.5A CN201680007155A CN107209792A CN 107209792 A CN107209792 A CN 107209792A CN 201680007155 A CN201680007155 A CN 201680007155A CN 107209792 A CN107209792 A CN 107209792A
Authority
CN
China
Prior art keywords
tube core
die
wire
group
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680007155.5A
Other languages
English (en)
Inventor
W·易
Y·娄
P·彭泽什
P·斯里瓦斯塔瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107209792A publication Critical patent/CN107209792A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种特定的三维集成电路堆叠，包括第一管芯，该第一管芯包括第一接合接口以及根据第一曼哈顿配线方案来布置的第一多个互连层。该三维集成电路堆叠还包括第二管芯，该第二管芯包括第二接合接口以及根据第二曼哈顿配线方案来布置的第二多个互连层。第一管芯和第二管芯在第一接合接口耦合到第二接合接口的情况下被堆叠，以使得第一曼哈顿配线方案和第二曼哈顿配线方案相对于彼此是非曼哈顿的。

Description

三维集成电路堆叠
相关申请的交叉引用
本申请要求共同拥有的于2015年1月30日提交的美国非临时专利申请No.14/611,035的优先权，该专利申请的内容通过援引全部明确纳入于此。
领域
本公开一般涉及三维集成电路堆叠。
相关技术描述
技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线电话，诸如移动和智能电话、平板以及膝上型计算机。这些设备可在无线网络上传达语音和数据分组。另外，许多此类设备纳入附加功能性，诸如数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类设备可以处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。如此，这些设备可包括显著的计算能力。
另外，技术进步已实现了对更小的集成电路和电子器件的制造。除了减小的尺寸之外，这些集成电路中的许多集成电路已被优化以提供更低的功率和更高速的操作。随着集成电路和电子器件尺寸已减小并且低功率/高速操作已变得越来越重要，一些电路特性已变得越来越受限。例如，用于集成电路中的线宽的减小已减小了用于路由信号的导线的横截面积。减小的横截面积引起增加的导线电阻。然而，由于每个集成电路中的电子器件的数量已持续增加，还没有导线长度的对应减小来抵消横截面积的减小。因此，导线电阻已变成对许多集成电路的性能的越来越重要的限制。
概述
为了克服导线电阻对集成电路性能的影响，可以缩短用于在集成电路的电子器件之间路由信号(例如，电流或电压)的导线的总长度。缩短电子器件之间的导线迹线可以通过将电子器件在集成电路中间隔得更加靠近在一起来完成；然而，制造和设计约束会限制通过调节间隔能够达到的益处。
还可以通过使用修改导线布线来减小导线长度。然而，传统的配线方案会限制通过经修改的导线布线能够获得的益处。例如，由于制造约束，超大规模集成电路通常使用曼哈顿(Manhattan)配线方案(也被称为“出租车布线”)来互连各电路器件。曼哈顿配线方案指代其中以模拟城市街区的方式来布置导线的配线方案。例如，导线的每一部分在两个正交方向中的一个方向上取向，例如，在平行于笛卡尔坐标系的X轴(按照惯例被称为“水平”)的方向上或者在平行于笛卡尔坐标系的Y轴(按照惯例被称为“垂直”)的方向上。曼哈顿配线方案中的导线通常被布置在由导电通孔互连的多个金属层中。在该布置中，每一层包括在单个方向上(例如，水平或垂直)取向的导线，并且交替的层包括在不同方向上取向的导线(例如，如果第一层包括水平导线，则下一层包括垂直导线)。由此，在曼哈顿配线方案中，用于互连两个电子器件的导线长度可具有器件之间的水平距离(即，距离的X方向分量)加上器件之间的垂直距离(即，距离的Y方向分量)的下限。
为了克服曼哈顿配线方案的导线长度限制，可添加对角导线迹线。然而，对于非常小的导线宽度，添加具有对角(相对于曼哈顿配线方案)导线的金属层会引起相当大的制造困难，诸如对准以及多次图案化和/或多次曝光复杂性。
根据本文所描述的特定示例的各器件减小了导线长度，同时还使用曼哈顿配线方案。例如，两个或更多个集成电路管芯可被组装以形成三维(3D)集成电路(IC)堆叠。3D IC堆叠中的每个管芯可包括根据曼哈顿配线方案来布置的配线。当各管芯被堆叠时，曼哈顿配线方案彼此成角度地偏移。例如，第一管芯可包括根据第一曼哈顿布线方案来布置的第一配线，并且第二管芯可包括根据第二曼哈顿布线方案来布置的第二配线。当第一管芯的接合接口电连接到第二管芯的接合接口以形成3D IC堆叠时，第一曼哈顿布线方案相对于第二曼哈顿布线方案可以是非曼哈顿的(例如，可包括不水平且不垂直的导线)。例如，第一配线可包括基本上平行于0°参考轴来取向的第一水平导线，以及基本上平行于90°参考轴来取向的第一垂直导线。在该示例中，第二配线可包括基本上平行于45°参考轴来取向的第二水平导线，以及基本上平行于-45°参考轴来取向的第二垂直导线。替换地，在该示例中，第二配线可与第一配线偏移以形成另一角度差。为了解说，第二配线可与第一配线偏移(例如，具有角度差)5°至85°之间。
3D IC堆叠的各电子器件可经由管芯中的任一或两者上的配线来连接。例如，可使用第一管芯和第二管芯两者的配线将第一管芯上的电子器件耦合到第二管芯上的电子器件。因此，相对于曼哈顿配线方案中的一者呈对角的配线可以用于互连各电子器件，以便缩短两个电子器件之间的总连接长度。类似地，可使用第二管芯上的配线将第一管芯上的第一电子器件耦合到第一管芯上的第二电子器件。因此，相对于第一管芯的曼哈顿配线方案的对角配线可用于连接第一管芯的两个电子器件，以便缩短这两个电子器件之间的总互连长度。由于每个管芯包括曼哈顿配线方案，避免了与制造非曼哈顿配线(例如，对角导线)相关联的困难。然而，3D IC堆叠使对角导线可用以缩短总导线长度。
在一特定方面，公开了一种3D IC堆叠。所述3D IC堆叠包括第一管芯。所述第一管芯包括具有第一布局取向的第一组配线以及耦合到所述第一组配线的第一接合接口。所述3D IC堆叠还包括第二管芯。所述第二管芯包括具有第二布局取向的第二组配线以及耦合到所述第二组配线的第二接合接口。所述第一管芯和所述第二管芯在所述第一接合接口耦合到所述第二接合接口的情况下被堆叠，以使得所述第一布局取向与所述第二布局取向之间的角度差大于或等于5度并且小于或等于85度。
在另一特定方面，一种3D IC堆叠包括第一管芯，所述第一管芯包括第一接合接口以及根据第一曼哈顿配线方案来布置的第一多个互连层。所述3D IC堆叠还包括第二管芯，所述第二管芯包括第二接合接口以及根据第二曼哈顿配线方案来布置的第二多个互连层。所述第一管芯和所述第二管芯在所述第一接合接口耦合到所述第二接合接口的情况下被堆叠，以使得所述第一曼哈顿配线方案和所述第二曼哈顿配线方案相对于彼此是非曼哈顿的。
在另一特定方面，一种3D IC堆叠包括第一管芯，所述第一管芯包括第一电子器件、第二电子器件和第一组导线，所述第一组导线根据第一曼哈顿配线方案来布置并且耦合到第一接合接口。所述3D IC堆叠还包括第二管芯，所述第二管芯包括耦合到第二接合接口的第二组导线。所述第一管芯和所述第二管芯被堆叠成使得所述第一接合接口耦合到所述第二接合接口，以使用所述第二组导线中的导线在所述第一电子器件与所述第二电子器件之间形成导电路径，其中，所述导电路径比基于所述第一曼哈顿配线方案在所述第一电子器件与所述第二电子器件之间的常规路径更短。
在另一特定方面，一种制造3D IC堆叠的方法包括：对准第一管芯的第一接合接口和第二管芯的第二接合接口。所述第一管芯包括耦合到所述第一接合接口、具有第一布局取向的第一组配线，并且所述第二管芯包括耦合到所述第二接合接口、具有第二布局取向的第二组配线。当所述第一接合接口和所述第二接合接口对准时，所述第一布局取向与所述第二布局取向之间的角度差大于或等于5度并且小于或等于85度。所述方法还包括：电连接所述第一接合接口和所述第二接合接口。
在另一特定方面，一种路由信号(例如，电流或电压)的方法包括：使用第一组导线中的第一导线在第一管芯中路由信号，所述第一组导线根据第一布局取向来布置。所述方法还包括：将所述信号从所述第一管芯的第一接合接口路由到第二管芯的第二接合接口。所述方法进一步包括：使用第二组导线中的第二导线在所述第二管芯中路由所述信号，所述第二组导线根据第二布局取向来布置。所述第一管芯和所述第二管芯被堆叠成使得所述第一布局取向与所述第二布局取向之间的角度差大于或等于5度并且小于或等于85度。
在另一特定方面，一种路由信号的方法包括：使用第一组导线在第一管芯中路由信号，所述第一组导线根据第一曼哈顿配线方案被布置在第一多个互连层中。所述方法还包括：将所述信号从所述第一管芯的第一接合接口路由到第二管芯的第二接合接口。所述方法进一步包括：使用第二组导线在所述第二管芯中路由所述信号，所述第二组导线根据第二曼哈顿配线方案被布置在第二多个互连层中。所述第一管芯和所述第二管芯被堆叠成使得所述第一曼哈顿配线方案和所述第二曼哈顿配线方案相对于彼此是非曼哈顿的。
在另一特定方面，一种路由信号的方法包括：使用第一组导线中的第一导线将信号从第一管芯的第一电子器件路由到所述第一管芯的第一接合焊盘。所述方法还包括：将所述信号从第一接合焊盘路由到第二管芯的第二接合焊盘。所述方法进一步包括：使用第二组导线中的第二导线在所述第二管芯中将所述信号从所述第二接合焊盘路由到所述第二管芯的第三接合焊盘。所述第二组导线根据曼哈顿配线方案来布置。所述方法还包括：将所述信号从第三接合焊盘路由到第一管芯的第四接合焊盘。所述方法进一步包括：使用所述第一组导线中的第三导线将所述信号从所述第四接合焊盘路由到所述第一管芯的第二电子器件。
由所公开的各实施例中的至少一个实施例提供的一个特定优点在于，用于形成曼哈顿配线方案的制造过程可以用于提供电子器件之间的对角(例如，非曼哈顿)互连。对角互连可以用于减小电子器件之间的导线长度，从而减小与互连相关联的电阻。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括以下章节：附图简述、详细描述、以及权利要求书。
附图简述
图1是解说了三维集成电路堆叠的特定解说性实施例的立体视图的图；
图2是图1的三维集成电路堆叠的特定解说性实施例的俯视图的图；
图3是图1的三维集成电路堆叠的特定解说性实施例的横截面视图的图；
图4是三维集成电路堆叠中的两个管芯的特定解说性实施例的图；
图5是三维集成电路堆叠的特定解说性实施例的框图；
图6是形成三维集成电路堆叠的方法的特定解说性实施例的流程图；
图7是使用三维集成电路堆叠来路由信号的方法的第一特定解说性实施例的流程图；
图8是使用三维集成电路堆叠来路由信号的方法的第二特定解说性实施例的流程图；
图9是使用三维集成电路堆叠来路由信号的方法的第三特定解说性实施例的流程图；
图10是包括三维集成电路堆叠的设备的框图；以及
图11是用于制造包括三维集成电路堆叠的电子设备的制造过程的特定解说性实施例的数据流图。
详细描述
图1、2和3解说了包括第一管芯106和第二管芯108的三维(3D)集成电路(IC)堆叠100的特定实施例。图1解说了第一管芯106与第二管芯108分开的立体视图。图2解说了第一管芯106的配线和第二管芯108的配线的俯视图。图3解说了第一管芯106和第二管芯108相接触以形成3D IC堆叠100的横截面视图。
在图1-3中，某些组件已被省略以突出管芯106、108的导线的布置。例如，使管芯106、108的导线分开的电介质已被省略。另外，仅解说了一些代表性的电子器件和一些代表性的通孔。在特定实施例中配线层、通孔和电子器件的具体布置和数量将取决于具体电路和设计目标。例如，在一特定实施例中，第一管芯106包括一个或多个处理元件，并且第二管芯108包括一个或多个存储器元件。为了解说，第一管芯106可包括或对应于处理管芯，该处理管芯包括数字信号处理器(DSP)、图形处理器单元(GPU)、中央处理单元(CPU)、或者其一个或多个处理核。在该示例中，第二管芯108可包括存储器管芯，该存储器管芯包括第一管芯106的一个或多个处理器可访问的存储器(例如，高速缓存)。因此，图1-3中所示出的3DIC堆叠是非限制性的并且应当被认为解说本文所公开的原理和实施例。
在图1-3中，第一管芯106包括第一基板102和第一配线103，并且第二管芯108包括第二基板104和第二配线105。第一配线103包括在第一方向152上取向的一组导线110、111，以及在第二方向153上取向的一组导线112、113、114。第一方向152垂直于第二方向153，如由图2的角度154所解说的。因此，第一配线103包括按第一曼哈顿配线方案来布置的多条导线。第一配线103耦合到包括接合焊盘116、117和118的第一接合接口。
第二配线105包括在第三方向150上取向的一组导线120、121、122和123，以及在第四方向151上取向的一组配线124、125、126、127、128和129。第三方向150基本上垂直于第四方向151，如由图2的角度156所解说的。因此，第二配线105根据第二曼哈顿配线方案来布置。第二曼哈顿配线方案可以不同于第一曼哈顿配线方案。例如，第一方向152可与第三方向150分开呈锐角(诸如在5°至85°之间)的角度158。为了解说，角度158可以是大约45°(例如，在40°至50°之间)。由此，虽然第一配线103根据第一曼哈顿配线方案来布置并且第二配线105根据第二曼哈顿配线方案来布置，但是第一曼哈顿配线方案相对于第二曼哈顿配线方案是非曼哈顿的。
第二配线105可耦合到第二接合接口，诸如接合焊盘130、131、132。第二接合接口可被布置成对应于第一接合接口。例如，当第一管芯106耦合到第二管芯108时，接合焊盘116-118可与对应接合焊盘130-132基本上对准(例如，充分对准以实现与对应接合焊盘130-132的电互连)并且可被电连接(例如，通过焊球或者其他导电连接)。当接合焊盘116-118与对应的接合焊盘130-132基本上对准时，管芯106、108的侧面也可基本上对准(例如，与3D IC堆叠100的封装充分对准)。
管芯106、108中的每一者可包括一个或多个电子器件。例如，第一管芯106可包括电子器件160、162，并且第二管芯108可包括电子器件140、142。另外，管芯106、108中的一者或两者可包括在与接合接口相对的表面上的外部接口。例如，外部接口可包括一个或多个穿硅通孔144，其使得第一管芯106能够耦合到附加管芯(诸如图5中)。第一配线103和第二配线105中的各个配线层可通过通孔(诸如通孔164和165)彼此耦合并耦合到对应的接合焊盘。
可使用第一配线103的一部分、第二配线105的一部分、或者第一配线103和第二配线105两者的一部分来互连3D IC堆叠100的电子器件140、142、160和162。在该布置中，根据曼哈顿配线方案来布置的配线可以用于提供对角互连，以减小某些器件互连信号路径的导线长度，如参照图4进一步描述的。
例如，可使用第二配线105中的一条或多条导线以及第一导线103中的一条或多条导线将第二管芯108的第一电子器件140耦合到第二管芯108的第二电子器件142。由于第一导线103相对于第二管芯108的曼哈顿配线方案呈对角，因此第一电子器件140与第二电子器件142之间的总连接距离相对于仅使用第二配线105的曼哈顿配线方案来连接第一电子器件140和第二电子器件142可被缩短。类似地，可使用第一配线103中的一条或多条导线、第二配线105中的一条或多条导线、或两者来互连第一管芯106的第三电子器件160和第四电子器件162。另外，可使用第一配线103中的导线和第二配线105中的导线将第一管芯106的电子器件(诸如第三电子器件160)耦合到第二管芯108的电子器件(诸如第一电子器件140)。由此，包括两个不同曼哈顿配线方案的3D IC堆叠实现了使用在传统曼哈顿配线方案中不可用的对角布线布置。另外，由于管芯106、108中的两者均可以使用曼哈顿配线方案制造过程来制造，因此可以避免与形成对角导线或者非曼哈顿配线方案相关联的困难。
图4是3D IC堆叠中的两个管芯的特定解说性实施例的图。例如，图4的管芯402和404可分别对应于图1-3的第一管芯106和第二管芯108。
在图4中，第一管芯402具有第一曼哈顿配线方案(图4中由“加号”形状的符号414来标示)，并且第二管芯404具有第二曼哈顿配线方案(图4中由“X”形状的符号416来标示)。第一曼哈顿配线方案414不同于第二曼哈顿配线方案416。例如，第二曼哈顿配线方案416可相对于第一曼哈顿配线方案414旋转。在一特定实施例中，第二曼哈顿配线方案416相对于第一曼哈顿配线方案414具有40度至50度之间(例如，大约45度)的角度差。在其他实施例中，第二曼哈顿配线方案416相对于第一曼哈顿配线方案414具有大于5度并且小于85度的角度差。由此，当第一管芯402和第二管芯404用于形成3D IC堆叠时，如以下进一步描述的，第一曼哈顿配线方案414提供相对于第二曼哈顿配线方案416的对角导电路径，反之亦然。
每个管芯402和404包括接合接口，该接合接口包括一组接合焊盘。当被堆叠以形成3D IC堆叠时，接合接口面向彼此。在图4中，用基准标记406、408、410、412来示出管芯402、404，以指示管芯402、404在3D IC堆叠中如何布置。为了解说，当第二管芯404与第一管芯402对准并且电耦合到第一管芯402时，第一管芯402的第一“A”基准标记406可与第二管芯404的第二“A”基准标记408对准。类似地，第一管芯402的第一“B”基准标记410可与第二管芯404的第二“B”基准标记412对准。
如图4中所解说的，管芯402、404中的每一者可包括多个电子器件。例如，第一管芯402包括代表性的电子器件420、421、422、423和424。类似地，第二管芯404包括代表性的电子器件430、431、432和433。可以按使得至少一些互连的总长度减小的方式，使用两个曼哈顿配线方案414、416的配线来互连各电子器件。例如，在图4中，使用第一管芯402的配线将电子器件424耦合到第一管芯402的电子器件420。在另一示例中，第一管芯402的电子器件424可经由第一管芯402的配线452、第一管芯402的接合焊盘451以及第二管芯404的对应接合焊盘450耦合到第二管芯404的电子器件431。由此，在该示例中，主要使用第一管芯402的配线将电子器件424耦合到电子器件431。
在另一示例中，将第一管芯402的电子器件423耦合到第一管芯402的电子器件421的导电路径的至少一部分可包括第二管芯404的一条或多条导线。例如，第一电子器件423可耦合到第一管芯402的接合焊盘445。接合焊盘445可耦合到第二管芯404的对应接合焊盘444。第二管芯404的接合焊盘444可耦合到第二管芯404的导线443。导线443可耦合到第二管芯404的接合焊盘442。第二管芯404的接合焊盘442可耦合到第一管芯402的对应接合焊盘441。第一管芯402的接合焊盘441可耦合到第一管芯402的导线440。导线440可耦合到第二电子器件421。由此，第一管芯402的两个电子器件423和421可经由导电路径耦合在一起。该导电路径的第一部分可包括第一管芯402的配线(例如，导线440)，并且该导电路径的第二部分可包括第二管芯404的配线(例如，导线443)。由导线443和440形成的导电路径可比使用第一管芯402的第一曼哈顿配线方案414可在电子器件423、421之间形成的常规导电路径446更短。由此，使用第一管芯402和第二管芯404形成的3D IC堆叠可以使用在常规曼哈顿配线方案中不可用的对角布线布置。另外，由于管芯402和404中的两者均可以使用曼哈顿配线方案制造过程来制造，因此可以避免与形成对角导线或者非曼哈顿配线方案相关联的困难。
图5是3D IC堆叠500的特定解说性实施例的框图。在图5中，使用参照图4引入的符号来表示第一曼哈顿配线方案414和第二曼哈顿配线方案416。在图5中，3D IC堆叠500包括第一管芯502，该第一管芯502包括根据第一曼哈顿配线方案来布置的配线。第一管芯502耦合到第二管芯504，该第二管芯504包括根据第二曼哈顿配线方案来布置的配线。在图5中，3D IC堆叠500还包括第三管芯506。第三管芯506可包括根据第一曼哈顿配线方案来布置的配线、根据第二曼哈顿配线方案来布置的配线、或者根据另一(曼哈顿或者非曼哈顿)配线方案来布置的配线。3D IC堆叠500还可包括一个或多个附加管芯508。该一个或多个附加管芯508中的每一者可包括根据第一曼哈顿配线方案来布置的配线、根据第二曼哈顿配线方案来布置的配线、或者根据另一(曼哈顿或者非曼哈顿)配线方案来布置的配线。因此，3DIC堆叠500中的管芯502-508可以使用在常规曼哈顿配线方案中不可用的对角导电路径，同时避免与制造具有非曼哈顿配线方案的器件相关联的困难。
3D IC堆叠500中的管芯502-508中的一者或多者可包括在两个相对侧面上的接合接口。例如，第二管芯504可包括在毗邻于第一管芯502的侧面上的、包含多个接合焊盘的第一接合接口，并且第二管芯504可包括在毗邻于第三管芯506的侧面上的、包含多个接合焊盘的第二接合接口。在一特定实施例中，第二管芯504包括在第一接合接口与第二接合接口之间的一个或多个贯通孔(例如，穿硅通孔(TSV))。在该实施例中，第一管芯502和第三管芯506可电连接而无需使用第二管芯504的配线。替换地，第二管芯504的配线可用于提供第一管芯502与第三管芯506之间的信号路径的至少一部分。另外，管芯502-508中的一者或多者可包括外部接口。例如，第一管芯502可包括在与第二管芯504相对的侧面上的外部接口。在该示例中，外部接口可用于将3D IC堆叠500与该3D IC堆叠外部的器件电连接。为了解说，外部接口可用于提供引脚输出连接以用于封装3D IC堆叠。
图6是形成三维集成电路堆叠的方法600的特定解说性实施例的流程图。例如，方法600可用于形成图1-3的三维集成电路(IC)堆叠、或者图5的三维IC堆叠500。
方法600包括：在602处，对准第一管芯的第一接合接口和第二管芯的第二接合接口。例如，第一接合接口可包括第一管芯的多个接合焊盘，并且第二接合接口可包括第二管芯的多个接合焊盘。为了解说，第一接合接口可包括图1-3的接合焊盘116-118，并且第二接合接口可包括图1-3的接合焊盘130-132。作为另一示例，第一接合接口可包括图4的第一管芯402的接合焊盘，并且第二接合接口可包括图4的第二管芯404的接合焊盘。
在方法600中，第一管芯包括耦合到第一接合接口、具有第一布局取向的第一组配线，并且第二管芯包括耦合到第二接合接口、具有第二布局取向的第二组配线。例如，第一管芯106可包括图1的第一配线103，并且第二管芯108可包括图1的第二配线105。在该示例中，第一配线103可根据与第一方向152和第二方向153相关联的布局取向来布置，并且第二配线105可根据与第三方向150和第四方向151相关联的布局取向来布置。为了解说，第一配线103可根据第一曼哈顿布线方案来布置，并且第二配线105可根据第二曼哈顿布线方案来布置。当第一接合接口和第二接合接口对准时，第一布局取向与第二布局取向之间的角度差大于或等于5度并且小于或等于85度。例如，角度差可在40度至50度之间(例如，大约45度)。
方法600还包括：在604处，电连接第一接合接口和第二接合接口。例如，可向接合接口中的一者或两者施加焊料。可加热(例如，使用回流工艺)焊料以电连接(并且物理地连接)各接合接口。由此，方法600实现了形成三维集成电路堆叠以使得该三维集成电路堆叠包括根据两个或更多个不同曼哈顿配线方案来布置的配线。这两个或更多个不同曼哈顿配线方案可使得电路器件能够经由比使用单个曼哈顿布线方案可达到的导电路径更短的导电路径彼此耦合。
方法600可被扩展成形成具有两个以上管芯的3D IC堆叠。例如，方法600可用于形成图5的3D IC堆叠500。
图7是使用三维集成电路堆叠来路由信号的方法700的第一特定解说性实施例的流程图。例如，图1-3的三维集成电路(IC)堆叠、或者图5的三维IC堆叠500可根据方法700来路由信号。
方法700包括：在702处，使用第一组导线中的第一导线在第一管芯中路由信号。第一组导线根据第一布局取向来布置。例如，第一组导线可对应于图1-3的第一配线103，该第一配线103根据第一曼哈顿配线方案来布置。
方法700还包括：在704处，将信号从第一管芯的第一接合接口路由到第二管芯的第二接合接口。例如，信号可从图1-3的第一配线103中的导线被路由到图1-3的第一管芯106的接合焊盘116。接合焊盘116可电耦合到第二管芯108的接合焊盘130。因此，信号可被路由到第二管芯108的接合焊盘130。
方法700还包括：在706处，使用第二组导线中的第二导线在第二管芯中路由信号。第二组导线可根据第二布局取向来布置。例如，在图1-3的第二管芯108的接合焊盘130处接收到的信号可通过第二配线105中的一条或多条导线被路由。如上面解释的，第二配线105可根据与第一配线103不同的布局取向来布置。例如，第一管芯和第二管芯可被堆叠成使得第一布局取向与第二布局取向之间的角度差大于或等于5度并且小于或等于85度。由此，方法700实现了在三维集成电路堆叠中的两个或更多个管芯内路由信号。这两个或更多个管芯可具有不同的曼哈顿配线方案，以使得各电路器件能够经由比使用单个曼哈顿布线方案可达到的导电路径更短的导电路径彼此耦合。
尽管方法700解说了在3D IC堆叠中的两个管芯中路由信号，但方法700可被扩展成在3D IC堆叠中的两个以上管芯中路由信号。例如，方法700可被扩展成将信号从图5的3DIC堆叠500中的第一管芯502路由到第三管芯506。在该示例中，各管芯中的一个或多个管芯(例如，第二管芯504)可包括穿硅通孔，这些穿硅通孔连接到第一管芯502的接合焊盘和第三管芯506的接合焊盘。替换地，第二管芯504的配线可用于提供第一管芯502与第三管芯506之间的信号路径的至少一部分。
图8是使用三维集成电路堆叠来路由信号的方法800的第二特定解说性实施例的流程图。例如，图1-3的三维集成电路(IC)堆叠、或者图5的三维IC堆叠500可根据方法800来路由信号。
方法800包括：在802处，使用第一组导线中的第一导线将信号从第一管芯的第一电子器件路由到第一管芯的第一接合焊盘。例如，信号可经由第一配线103中的一条或多条导线从图1-3的第一管芯106的第三电子器件160被路由到接合焊盘116。
方法800包括：在804处，将信号从第一接合焊盘路由到第二管芯的第二接合焊盘。例如，图1-3的第一管芯106的接合焊盘116可电耦合到第二管芯108的接合焊盘130。因此，信号可从接合焊盘116被路由到接合焊盘130。
方法800包括：在806处，使用第二组导线中的第二导线在第二管芯中将信号从第二接合焊盘路由到第二管芯的第三接合焊盘。第二组导线根据曼哈顿配线方案来布置。例如，信号可经由第二配线105中的一条或多条导线从图1-3的第二管芯108的接合焊盘130被路由到接合焊盘132。
方法800包括：在808处，将信号从第三接合焊盘路由到第一管芯的第四接合焊盘。例如，图1-3的第二管芯108的接合焊盘132可电耦合到第一管芯106的接合焊盘118。因此，信号可从接合焊盘132被路由到接合焊盘118。
方法800包括：在810处，使用第一组导线中的第三导线将信号从第四接合焊盘路由到第一管芯的第二电子器件。例如，信号可经由第一配线103中的一条或多条导线从接合焊盘132被路由到图1-3的第一管芯106的第四电子器件162。由此，方法800实现了使用三维集成电路堆叠中的两个或更多个管芯的配线在单个管芯的两个电子器件之间路由信号。这两个或更多个管芯可具有不同的配线取向(例如，不同的曼哈顿配线方案)，以使得各电路器件能够经由比使用单个曼哈顿布线方案可达到的导电路径更短的导电路径彼此耦合。
尽管方法800解说了使用3D IC堆叠中的第二管芯的配线在单个管芯的两个电子器件之间路由信号，但方法800可被扩展成使用3D IC堆叠中的两个或更多个管芯的配线来路由信号。例如，方法800可被扩展成：使用图5的3D IC堆叠中的第二管芯504的配线和第三管芯506的配线，将信号从第一管芯502的第一电子器件路由到第一管芯502的第二电子器件。
图9是使用三维集成电路堆叠来路由信号的方法900的第三特定解说性实施例的流程图。例如，图1-3的三维集成电路(IC)堆叠、或者图5的三维IC堆叠500可根据方法900来路由信号。
方法900包括：在902处，使用第一组导线在第一管芯中路由信号，该第一组导线根据第一曼哈顿配线方案被布置在第一多个互连层中。例如，第一组导线可对应于图1-3的第一配线103，该第一配线103根据第一曼哈顿配线方案被布置在多个互连层中。
方法900包括：在904处，将信号从第一管芯的第一接合接口路由到第二管芯的第二接合接口。例如，信号可从图1-3的第一配线103中的导线被路由到图1-3的第一管芯106的接合焊盘116。接合焊盘116可电耦合到第二管芯108的接合焊盘130。因此，信号可被路由到第二管芯108的接合焊盘130。
方法900包括：在906处，使用第二组导线在第二管芯中路由信号，该第二组导线根据第二曼哈顿配线方案被布置在第二多个互连层中。第一管芯和第二管芯被堆叠成使得第一曼哈顿配线方案和第二曼哈顿配线方案相对于彼此是非曼哈顿的。例如，第二组导线可对应于图1-3的第二布线105，该第二配线105根据第二曼哈顿配线方案被布置在多个互连层中。在图1-3的第二管芯108的接合焊盘130处接收到的信号可通过第二配线105中的一条或多条导线被路由。如上面解释的，第一管芯和第二管芯可被堆叠成使得第一曼哈顿配线方案和第二曼哈顿配线方案相对于彼此是非曼哈顿的。为了解说，第一管芯和第二管芯可被堆叠成使得在第一布局取向与第二布局取向之间存在非90度角。由此，方法900实现了在三维集成电路堆叠中的两个或更多个管芯内路由信号。这两个或更多个管芯可具有不同的曼哈顿配线方案，以使得各电路器件能够经由比使用单个曼哈顿布线方案可达到的导电路径更短的导电路径彼此耦合。
尽管方法900解说了使用一个或两个管芯的配线在两个管芯的电子器件之间路由信号，但方法900可被扩展成在3D IC堆叠中的两个以上管芯的电子器件之间路由信号。例如，方法900可被扩展成：使用图5的第二管芯504的配线、第一管芯502的配线、和/或第三管芯506的配线，将信号从第一管芯502的第一电子器件路由到第三管芯506的第二电子器件。作为另一示例，方法900可被扩展成：使用图5的第二管芯504的配线、第一管芯502的配线、和/或第三管芯506的配线，将信号从第一管芯502的第一电子器件路由到第二管芯504的第二电子器件和第三管芯506的第三电子器件。
参照图10，描绘了一设备的特定解说性实施例的框图并将其一般性地标示为1000。设备1000包括耦合到存储器1032的处理器，诸如数字信号处理器(DSP)1012。在一特定实施例中，DSP 1012是3D IC堆叠1010的一部分。3D IC堆叠1010可包括DSP 1012可访问的高速缓存1018。3D IC堆叠还可包括其他存储器或处理组件，诸如GPU 1014、CPU 1016、或两者。3D IC堆叠1010可由多个管芯形成。3D IC堆叠1010中的每个管芯可包括根据曼哈顿配线方案来布置的配线；然而，当被堆叠时，曼哈顿配线方案彼此成角度地偏移。例如，3DIC堆叠1010可包括或对应于图1-3的3D IC堆叠100，使用图4的管芯402、404形成的3D IC堆叠，或者图5的3D IC堆叠500。
图10还示出了显示控制器1026，该显示控制器1026耦合到DSP 1012、GPU 1014、CPU 1016、或者其组合、以及显示器1028。编码器/解码器(CODEC)1034也可耦合到DSP1012、GPU 1014、CPU 1016、或者其组合。扬声器1036和话筒1038可以耦合到CODEC 1034。
图10还指示无线控制器1040可以耦合到DSP 1012、GPU 1014、CPU 1016、或者其组合、以及天线1042。在一特定实施例中，3D IC堆叠1010、显示控制器1026、存储器1032、CODEC 1034、以及无线控制器1040被包括在系统级封装或片上系统设备1022中。在一特定实施例中，输入设备1030和电源1044耦合到片上系统设备1022。此外，在一特定实施例中，如图10中所解说的，显示器1028、输入设备1030、扬声器1036、话筒1038、天线1042和电源1044在片上系统设备1022外部。然而，显示器1028、输入设备1030、扬声器1036、话筒1038、天线1042和电源1044中的每一者可以耦合到片上系统设备1022的组件，诸如接口或控制器。
结合所描述的各实施例，公开了一种器件，该器件可包括用于在第一管芯中路由信号的第一组装置，其中该用于路由信号的第一组装置根据第一布局取向来布置并且耦合到用于对接的第一装置。例如，用于路由信号的第一组装置可对应于或包括图1-3的第一配线103、根据图4和5的第一曼哈顿配线方案414来布置的配线、一个或多个其他器件或电路、或者其任何组合。用于对接的第一装置可包括或对应于图1-3的接合焊盘116-118、图4的接合接口、一个或多个其他器件或电路、或者其任何组合。该器件还可包括用于在第二管芯中路由信号的第二组装置，其中，用于路由信号的第二组装置根据第二布局取向来布置并且耦合到用于对接的第二装置。例如，用于路由信号的第二组装置可对应于或包括图1-3的第二配线105、根据图4和5的第二曼哈顿配线方案416来布置的配线、一个或多个其他器件或电路、或者其任何组合。用于对接的第二装置可包括或对应于图1-3的接合焊盘130-132、图4的接合接口、一个或多个其他器件或电路、或者其任何组合。在该器件中，用于对接的第一装置耦合到用于对接的第二装置，以使得第一布局取向与第二布局取向之间的角度差大于或等于5度并且小于或等于85度。
结合所描述的各实施例，公开了一种器件，该器件可包括用于在第一管芯中路由信号的第一组装置，其中该用于路由信号的第一组装置根据第一曼哈顿配线方案被布置在第一多个互连层中。例如，用于路由信号的第一组装置可对应于或包括图1-3的第一配线103、根据图4和5的第一曼哈顿配线方案414来布置的配线、一个或多个其他器件或电路、或者其任何组合。该器件还可包括用于在第二管芯中路由信号的第二组装置，其中，用于路由信号的第二组装置根据第二曼哈顿配线方案被布置在第二多个互连层中。例如，用于路由信号的第二组装置可对应于或包括图1-3的第二配线105、根据图4和5的第二曼哈顿配线方案416来布置的配线、一个或多个其他器件或电路、或者其任何组合。在该器件中，第一多个互连层可电连接到第二多个互连层，并且第一管芯和第二管芯可被堆叠成使得第一曼哈顿配线方案和第二曼哈顿配线方案相对于彼此是非曼哈顿的。
前述公开的器件和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造器件的制造处理人员。结果得到的产品包括半导体晶片，其随后被切割成半导体管芯并被封装成半导体芯片。这些芯片随后可被用在上述设备中。图11描绘了电子设备制造过程1100的特定解说性实施例。
在制造过程1100处(诸如在研究计算机1106处)接收物理器件信息1102。物理器件信息1102可包括表示某一器件(诸如包括具有不同配线方案的多个管芯的3D IC堆叠(例如，图1的3D IC堆叠100，使用图4的管芯402、404形成的3D IC堆叠，图5的3D IC堆叠500，或者其任何组合))的至少一个物理性质的设计信息。例如，物理器件信息1102可包括经由耦合到研究计算机1106的用户接口1104输入的物理参数、材料特性、以及结构信息。研究计算机1106包括耦合到计算机可读介质(诸如存储器1110)的处理器1108，诸如一个或多个处理核。存储器1110可存储计算机可读指令，其可被执行以使处理器1108变换物理器件信息1102以遵循某一文件格式并生成库文件1112。
在一特定实施例中，库文件1112包括至少一个包括经变换的设计信息的数据文件。例如，库文件1112可包括被提供以供与电子设计自动化(EDA)工具1120一起使用的包括某一器件(该器件包括包含具有不同配线方案的多个管芯的3D IC堆叠(例如，图1的3D IC堆叠100，使用图4的管芯402、404形成的3D IC堆叠，图5的3D IC堆叠500，或者其任何组合))的半导体器件的库。
库文件1112可在设计计算机1114处与EDA工具1120协同使用，设计计算机1114包括耦合到存储器1118的处理器1116，诸如一个或多个处理核。EDA工具1120可被存储为存储器1118处的处理器可执行指令，以使得设计计算机1114的用户能够设计库文件1112的电路，该电路包括包含具有不同配线方案的多个管芯的3D IC堆叠(例如，图1的3D IC堆叠100，使用图4的管芯402、404形成的3D IC堆叠，图5的3D IC堆叠500，或者其任何组合)。例如，设计计算机1114的用户可经由耦合到设计计算机1114的用户接口1124来输入电路设计信息1122。电路设计信息1122可包括表示半导体器件(诸如包括具有不同配线方案的多个管芯的3D IC堆叠(例如，图1的3D IC堆叠100，使用图4的管芯402、404形成的3D IC堆叠，图5的3D IC堆叠500，或者其任何组合)中的一个或多个管芯)的至少一个物理性质的设计信息。为了解说，电路设计性质可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示半导体器件的物理性质的其他信息。
设计计算机1114可被配置成变换设计信息(包括电路设计信息1122)以遵循某一文件格式。为了解说，文件形成可包括以分层格式表示关于电路布局的平面几何形状、文本标记、以及其他信息的数据库二进制文件格式，诸如图形数据系统(GDSII)文件格式。设计计算机1114可被配置成生成包括经变换的设计信息的数据文件，诸如包括描述包含具有不同配线方案的多个管芯的3D IC堆叠(例如，图1的3D IC堆叠100，使用图4的管芯402、404形成的3D IC堆叠，图5的3D IC堆叠500，或者其任何组合)的信息以及其它电路或信息的GDSII文件1126。为了解说，数据文件可包括与片上系统(SOC)相对应的信息，该SOC包括包含具有不同配线方案的多个管芯的3D IC堆叠(例如，图1的3D IC堆叠100，使用图4的管芯402、404形成的3D IC堆叠，图5的3D IC堆叠500，或者其任何组合)，并且还包括该SOC内的附加电子电路和组件。
可在制造过程1128处接收GDSII文件1126，以根据GDSII文件1126中的经变换的信息来制造包括具有不同配线方案的多个管芯的3D IC堆叠(例如，图1的3D IC堆叠100，使用图4的管芯402、404形成的3D IC堆叠，图5的3D IC堆叠500，或者其任何组合)。例如，器件制造过程可包括将GDSII文件1126提供给掩模制造商1130以创建一个或多个掩模，诸如用于与光刻处理联用的掩模，其被解说为代表性掩模1132。掩模1132可在制造过程期间被用于生成一个或多个晶片1134，晶片1134可被测试并被分成管芯，诸如代表性管芯1136。管芯1136中的两个或更多个管芯可被堆叠以形成包括具有不同配线方案的多个管芯的3D IC堆叠(例如，图1的3D IC堆叠100，使用图4的管芯402、404形成的3D IC堆叠，图5的3D IC堆叠500，或者其任何组合)。
3D IC堆叠可被提供给封装过程1138，其中3D IC堆叠被纳入到代表性封装1140中。例如，封装1140可包括系统级封装(SiP)布置中的多个管芯。封装1140可被配置成遵循一个或多个标准或规范，诸如电子器件工程联合委员会(JEDEC)标准。
关于封装1140的信息可被分发给各产品设计者(诸如经由存储在计算机1146处的组件库)。计算机1146可包括耦合到存储器1150的处理器1148，诸如一个或多个处理核。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器1150处，以处理经由用户接口1144从计算机1146的用户接收的PCB设计信息1142。PCB设计信息1142可包括经封装半导体器件在电路板上的物理定位信息，该经封装半导体器件对应于包括包含具有不同配线方案的多个管芯的3D IC堆叠(例如，图1的3D IC堆叠100，使用图4的管芯402、404形成的3DIC堆叠，图5的3D IC堆叠500，或者其任何组合)的封装1140。
计算机1146可被配置成变换PCB设计信息1142以生成数据文件，诸如具有包括经封装的半导体器件在电路板上的物理定位信息、以及电连接(诸如迹线和通孔)的布局的数据的GERBER文件1152，其中经封装半导体器件对应于包括包含具有不同配线方案的多个管芯的3D IC堆叠(例如，图1的3D IC堆叠100，使用图4的管芯402、404形成的3D IC堆叠，图5的3D IC堆叠500，或者其任何组合)的封装1140。在其他实施例中，由经变换的PCB设计信息生成的数据文件可具有除GERBER格式以外的格式。
可在板组装过程1154处接收GERBER文件1152并且该GERBER文件1152被用于创建PCB，诸如根据GERBER文件1152内存储的设计信息来制造的代表性PCB 1156。例如，GERBER文件1152可被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB 1156可填充有电子组件(包括封装1140)以形成代表性印刷电路组装件(PCA)1158。
可在产品制造过程1160处接收PCA 1158并将PCA 1158集成到一个或多个电子设备中，诸如第一代表性电子设备1162和第二代表性电子设备1164。作为解说性而非限定性示例，第一代表性电子设备1162、第二代表性电子设备1164、或这两者可选自以下各项的组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机，其中集成有包括具有不同配线方案的多个管芯的3D IC堆叠(例如，图1的3D IC堆叠100，使用图4的管芯402、404形成的3D IC堆叠，图5的3D IC堆叠500，或者其任何组合)。作为另一解说性而非限定性示例，电子设备1162和1164中的一者或多者可以是远程单元(诸如移动电话)、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用全球定位系统(GPS)的设备、导航设备、固定位置数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。尽管图11解说了根据本公开的教导的远程单元，但本公开不限于这些所解说的单元。本公开的各实施例可合适地用在包括包含存储器和片上电路系统的有源集成电路系统的任何设备中。
一种包括包含具有不同配线方案的多个管芯的3D IC堆叠(例如，图1的3D IC堆叠100，使用图4的管芯402、404形成的3D IC堆叠，图5的3D IC堆叠500，或者其任何组合)的器件可以被制造、处理并纳入到电子设备中，如在解说性过程1100中所描述的。关于图1-10所公开的各实施例的一个或多个方面可被包括在各个处理阶段，诸如被包括在库文件1112、GDSII文件1126、以及GERBER文件1152内，以及被存储在研究计算机1106的存储器1110、设计计算机1114的存储器1118、计算机1146的存储器1150、在各个阶段(诸如在板组装过程1154处)使用的一个或多个其他计算机或处理器(未示出)的存储器处，并且还被纳入到一个或多个其他物理实施例中，诸如掩模1132、管芯1136、封装1140、PCA 1158、其他产品(诸如原型电路或设备(未示出))、或其任何组合。尽管描绘了从物理器件设计到最终产品的各个代表性生产阶段，但在其他实施例中可使用较少的阶段或可包括附加阶段。类似地，过程1100可由单个实体或者由执行过程1100的各个阶段的一个或多个实体来执行。
技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可被实现为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文所公开的实施例描述的方法或算法的各步骤可直接在硬件、由处理器执行的软件模块、或这两者的组合中体现。软件模块可驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)、或本领域中所知的任何其他形式的非瞬态存储介质中。示例性存储介质耦合到处理器，以使该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文所定义的原理可被应用于其他实施例而不会脱离本公开的范围。由此，本公开并非旨在被限定于本文所示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。

Claims (29)

1.一种三维集成电路(IC)堆叠，包括：
第一管芯，所述第一管芯包括具有第一布局取向的第一组配线以及耦合到所述第一组配线的第一接合接口；以及
第二管芯，所述第二管芯包括具有第二布局取向的第二组配线以及耦合到所述第二组配线的第二接合接口，所述第一管芯和所述第二管芯在所述第一接合接口耦合到所述第二接合接口的情况下被堆叠，其中，所述第一布局取向与所述第二布局取向之间的角度差大于或等于5度并且小于或等于85度。
2.如权利要求1所述的三维IC堆叠，其特征在于，所述第一布局取向对应于所述第一管芯内的所述第一组配线的曼哈顿布线，其中，所述第二布局取向对应于所述第二管芯内的所述第二组配线的曼哈顿布线，并且其中，所述第一布局取向和所述第二布局取向相对于彼此是非曼哈顿的。
3.如权利要求1所述的三维IC堆叠，其特征在于，所述角度差在40度至50度之间。
4.如权利要求1所述的三维IC堆叠，其特征在于，所述第一管芯包括在与所述第一接合接口相对的表面上的外部接口，以及将所述第一组配线耦合到所述外部接口的穿硅通孔(TSV)。
5.如权利要求1所述的三维IC堆叠，其特征在于，所述第一管芯包括存储器管芯并且所述第二管芯包括处理管芯，所述存储器管芯包括耦合到所述第一组配线的多个存储器元件，所述处理管芯包括耦合到所述第二组配线的多个处理元件。
6.如权利要求1所述的三维IC堆叠，其特征在于，所述第一管芯包括第一电子组件并且所述第二管芯包括第二电子组件，其中，所述第一电子组件与所述第二电子组件之间的导电路径包括所述导电路径的第一部分和所述导电路径的第二部分，所述导电路径的第一部分对应于所述第一组配线中的配线，所述导电路径的第二部分对应于所述第二组配线中的配线。
7.如权利要求1所述的三维IC堆叠，其特征在于，所述第一管芯包括第一电子组件并且包括第三电子组件，其中，所述第一电子组件与所述第三电子组件之间的导电路径包括所述导电路径的第一部分和所述导电路径的第二部分，所述导电路径的第一部分对应于所述第一组配线中的配线，所述导电路径的第二部分对应于所述第二组配线中的配线。
8.如权利要求1所述的三维IC堆叠，其特征在于，
其中，所述第一接合接口包括被布置在第一多行中的多个第一接合焊盘，所述第一多行基本上平行于所述第一组配线中的特定导线来取向并且基本上垂直于所述第一组配线中的其他导线来取向；以及
其中，所述第二接合接口包括被布置在第二多行中的多个第二接合焊盘，所述第二多行既不平行于也不垂直于所述第二组配线中的导线来取向。
9.如权利要求1所述的三维IC堆叠，其特征在于，
其中，所述第一组配线被布置在多个互连层中，该多个互连层包括具有在第一方向上取向的导线的第一互连层以及包含在垂直于所述第一方向的第二方向上取向的导线的第二互连层；以及
其中，所述第二组配线被布置在多个互连层中，该多个互连层包括具有在第三方向上取向的导线的第三互连层以及包含在垂直于所述第三方向的第四方向上取向的导线的第四互连层，并且其中，所述第三方向相对于所述第一方向成锐角。
10.一种器件，包括：
用于在第一管芯中路由信号的第一组装置，所述用于路由信号的第一组装置根据第一布局取向来布置并且耦合到用于对接的第一装置；以及
用于在第二管芯中路由信号的第二组装置，所述用于路由信号的第二组装置根据第二布局取向来布置并且耦合到用于对接的第二装置，所述用于对接的第一装置耦合到所述用于对接的第二装置以使得所述第一布局取向与所述第二布局取向之间的角度差大于或等于5度并且小于或等于85度。
11.如权利要求10所述的器件，其特征在于，进一步包括用于在第三管芯中路由信号的第三组装置，所述第三管芯耦合到所述第一管芯以使得所述用于路由的第三组装置连接到所述用于路由的第一组装置。
12.如权利要求11所述的器件，其特征在于，所述第三管芯耦合到所述第一管芯以使得所述第一布局取向与所述用于路由的第三组装置的第三布局取向之间的角度差大于或等于5度并且小于或等于85度。
13.一种方法，包括：
对准第一管芯的第一接合接口和第二管芯的第二接合接口，所述第一管芯包括耦合到所述第一接合接口、具有第一布局取向的第一组配线，并且所述第二管芯包括耦合到所述第二接合接口、具有第二布局取向的第二组配线，其中，当所述第一接合接口和所述第二接合接口对准时，所述第一布局取向与所述第二布局取向之间的角度差大于或等于5度并且小于或等于85度；以及
电连接所述第一接合接口和所述第二接合接口。
14.如权利要求13所述的方法，其特征在于，对准所述第一接合接口和所述第二接合接口包括：相对于所述第二管芯旋转所述第一管芯，以使得所述第一接合接口和所述第二接合接口的接合焊盘基本上对准并且所述第一管芯和所述第二管芯的侧面基本上对准。
15.一种方法，包括：
使用第一组导线中的第一导线将信号路由到第一管芯的第一接合接口，所述第一组导线根据第一布局取向来布置；
将所述信号从所述第一管芯的第一接合接口路由到耦合到第二管芯的第二导线的第二接合接口；以及
使用第二组导线中的第二导线在所述第二管芯中路由所述信号，所述第二组导线根据第二布局取向来布置，所述第一管芯和所述第二管芯被堆叠成使得所述第一布局取向与所述第二布局取向之间的角度差大于或等于5度并且小于或等于85度。
16.如权利要求15所述的方法，其特征在于，进一步包括：在使用所述第一导线在所述第一管芯中路由所述信号之前，基于所述第二管芯的电路元件的输出，将所述信号从所述第二接合接口路由到第一接合接口。
17.一种三维集成电路(IC)堆叠，包括：
第一管芯，所述第一管芯包括第一接合接口以及根据第一曼哈顿配线方案来布置的第一多个互连层；以及
第二管芯，所述第二管芯包括第二接合接口以及根据第二曼哈顿配线方案来布置的第二多个互连层，所述第一管芯和所述第二管芯在所述第一接合接口耦合到所述第二接合接口的情况下被堆叠，以使得所述第一曼哈顿配线方案和所述第二曼哈顿配线方案相对于彼此是非曼哈顿的。
18.如权利要求17所述的三维IC堆叠，其特征在于：
所述第一多个互连层包括具有第一导线布线方向的第一互连层以及具有第二导线布线方向的第二互连层，所述第一导线布线方向垂直于所述第二导线布线方向；以及
所述第二多个互连层包括具有第三导线布线方向的第三互连层以及具有第四导线布线方向的第四互连层，所述第三导线布线方向垂直于所述第四导线布线方向，并且所述第一导线布线方向既不平行于也不垂直于所述第三导线布线方向。
19.如权利要求17所述的三维IC堆叠，其特征在于，所述第一曼哈顿配线方案与所述第二曼哈顿配线方案具有40度至50度之间的角度偏移。
20.如权利要求17所述的三维IC堆叠，其特征在于，
其中，所述第一接合接口包括被布置在第一多行中的多个第一接合焊盘，所述第一多行根据所述第一曼哈顿配线方案来取向；以及
其中，所述第二接合接口包括被布置在第二多行中的多个第二接合焊盘，所述第二多行根据所述第一曼哈顿配线方案来取向。
21.一种器件，包括：
用于在第一管芯中路由信号的第一组装置，所述用于路由信号的第一组装置根据第一曼哈顿配线方案被布置在第一多个互连层中；以及
用于在第二管芯中路由信号的第二组装置，所述用于路由信号的第二组装置根据第二曼哈顿配线方案被布置在第二多个互连层中，所述第一多个互连层电连接到所述第二多个互连层，并且所述第一管芯和所述第二管芯被堆叠成使得所述第一曼哈顿配线方案和所述第二曼哈顿配线方案相对于彼此是非曼哈顿的。
22.如权利要求21所述的器件，其特征在于，进一步包括用于在第三管芯中路由信号的第三组装置，所述第三管芯耦合到所述第一管芯以使得所述用于路由的第三组装置连接到所述用于路由的第一组装置。
23.一种方法，包括：
使用第一组导线在第一管芯中路由信号，所述第一组导线根据第一曼哈顿配线方案被布置在第一多个互连层中；
将所述信号从所述第一管芯的第一接合接口路由到第二管芯的第二接合接口；以及
使用第二组导线在所述第二管芯中路由所述信号，所述第二组导线根据第二曼哈顿配线方案被布置在第二多个互连层中，所述第一管芯和所述第二管芯被堆叠成使得所述第一曼哈顿配线方案和所述第二曼哈顿配线方案相对于彼此是非曼哈顿的。
24.如权利要求23所述的方法，其特征在于，进一步包括：在使用所述第一组导线在所述第一管芯中路由所述信号之前，基于所述第二管芯的电路元件的输出，将所述信号从所述第二接合接口路由到第一接合接口。
25.一种三维集成电路(IC)堆叠，包括：
第一管芯，所述第一管芯包括第一电子器件、第二电子器件和第一组导线，所述第一组导线根据第一曼哈顿配线方案来布置并且耦合到第一接合接口；以及
第二管芯，所述第二管芯包括耦合到第二接合接口的第二组导线，所述第一管芯和所述第二管芯被堆叠成使得所述第一接合接口耦合到所述第二接合接口，以使用所述第二组导线中的导线在所述第一电子器件与所述第二电子器件之间形成导电路径，其中，所述导电路径比基于所述第一曼哈顿配线方案在所述第一电子器件与所述第二电子器件之间的常规路径更短。
26.如权利要求25所述的三维IC堆叠，其特征在于，所述第二组导线根据第二曼哈顿配线方案来布置，其中，所述第一曼哈顿配线方案和所述第二曼哈顿配线方案相对于彼此是非曼哈顿的。
27.如权利要求25所述的三维IC堆叠，其特征在于，所述导电路径包括所述第一组导线中在相对于所述第二组导线中的导线成角度地偏移40度至50度之间的方向上取向的导线。
28.如权利要求25所述的三维IC堆叠，其特征在于，
其中，所述第一接合接口包括被布置在第一多行中的多个第一接合焊盘，所述第一多行根据所述第一曼哈顿配线方案来取向；以及
其中，所述第二接合接口包括被布置在第二多行中的多个第二接合焊盘，所述第二多行根据所述第一曼哈顿配线方案来取向。
29.如权利要求25所述的三维IC堆叠，其特征在于，所述导电路径被配置成：使用所述第一组导线中的第一导线将信号从所述第一管芯的所述第一电子器件路由到所述第一管芯的第一接合焊盘；将所述信号从所述第一接合焊盘路由到所述第二管芯的第二接合焊盘；使用所述第二组导线中的第二导线在所述第二管芯中将所述信号从所述第二接合焊盘路由到所述第二管芯的第三接合焊盘，所述第二组导线根据第二曼哈顿配线方案来布置；将所述信号从所述第三接合焊盘路由到所述第一管芯的第四接合焊盘；以及使用所述第一组导线中的第三导线将所述信号从所述第四接合焊盘路由到所述第一管芯的所述第二电子器件。
CN201680007155.5A 2015-01-30 2016-01-26 三维集成电路堆叠 Pending CN107209792A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/611,035 2015-01-30
US14/611,035 US9337146B1 (en) 2015-01-30 2015-01-30 Three-dimensional integrated circuit stack
PCT/US2016/014947 WO2016123120A1 (en) 2015-01-30 2016-01-26 Three-dimensional integrated circuit stack

Publications (1)

Publication Number Publication Date
CN107209792A true CN107209792A (zh) 2017-09-26

Family

ID=55487047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680007155.5A Pending CN107209792A (zh) 2015-01-30 2016-01-26 三维集成电路堆叠

Country Status (3)

Country Link
US (1) US9337146B1 (zh)
CN (1) CN107209792A (zh)
WO (1) WO2016123120A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501052B1 (en) * 2021-05-27 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd Conductor scheme selection and track planning for mixed-diagonal-Manhattan routing

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3667523A1 (en) * 2018-12-10 2020-06-17 ABB Schweiz AG Method of determining a three-dimensional layout of electrical connections of an electric component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520565A (zh) * 2000-12-07 2004-08-11 凯登斯设计系统有限公司 布线方法和装置
CN1862810A (zh) * 2005-05-09 2006-11-15 尔必达存储器株式会社 半导体器件
US20120001347A1 (en) * 2010-07-02 2012-01-05 Samsung Electronics Co., Ltd. Semiconductor package having a stacked structure
CN102955877A (zh) * 2012-08-16 2013-03-06 清华大学 针对tsv互联的三维集成电路时钟拓扑结构产生方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886412A (en) 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US6884657B1 (en) 1995-08-16 2005-04-26 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US6586281B1 (en) 2000-10-31 2003-07-01 Lucent Technologies Inc. Variable rotational assignment of interconnect levels in integrated circuit fabrication
US7441220B2 (en) * 2000-12-07 2008-10-21 Cadence Design Systems, Inc. Local preferred direction architecture, tools, and apparatus
US6915500B1 (en) 2001-06-03 2005-07-05 Cadence Design Systems, Inc. Method and arrangement for layout and manufacture of nonmanhattan semiconductor integrated circuit using simulated Euclidean wiring
US7089519B1 (en) * 2002-12-31 2006-08-08 Cadence Design System, Inc. Method and system for performing placement on non Manhattan semiconductor integrated circuits
US7098541B2 (en) 2003-05-19 2006-08-29 Hewlett-Packard Development Company, L.P. Interconnect method for directly connected stacked integrated circuits
WO2012082092A1 (en) 2010-12-13 2012-06-21 Arm Limited Inter-die connection within an integrated circuit formed of a stack of circuit dies
US8836137B2 (en) 2012-04-19 2014-09-16 Macronix International Co., Ltd. Method for creating a 3D stacked multichip module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520565A (zh) * 2000-12-07 2004-08-11 凯登斯设计系统有限公司 布线方法和装置
CN1862810A (zh) * 2005-05-09 2006-11-15 尔必达存储器株式会社 半导体器件
US20120001347A1 (en) * 2010-07-02 2012-01-05 Samsung Electronics Co., Ltd. Semiconductor package having a stacked structure
CN102955877A (zh) * 2012-08-16 2013-03-06 清华大学 针对tsv互联的三维集成电路时钟拓扑结构产生方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501052B1 (en) * 2021-05-27 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd Conductor scheme selection and track planning for mixed-diagonal-Manhattan routing
US20220382958A1 (en) * 2021-05-27 2022-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Conductor scheme selection and track planning for mixed-diagonal-manhattan routing
US11861284B2 (en) 2021-05-27 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Conductor scheme selection and track planning for mixed-diagonal-manhattan routing

Also Published As

Publication number Publication date
US9337146B1 (en) 2016-05-10
WO2016123120A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
US11004780B2 (en) Hard macro having blockage sites, integrated circuit including same and method of routing through a hard macro
JP5698246B2 (ja) チップ識別構造体を有する垂直積層可能なダイ
US20130280863A1 (en) Vertically stackable dies having chip identifier structures
JP6884103B2 (ja) ３ポートのビットセルのための金属層
CN107690700A (zh) 用于层叠封装结构的中介体
CN107636813A (zh) 具有高密度管芯至管芯连接的半导体封装及其制造方法
US9401350B1 (en) Package-on-package (POP) structure including multiple dies
WO2016081158A1 (en) 3-port bitcell array with shared first and second global read word lines and global write word line on same metal layer
CN102800644B (zh) Ddr信号布线封装基板以及ddr信号布线封装方法
TW202042362A (zh) 包含以一第一方向對齊之第一焊點互連件及以一第二方向對齊之第二焊點互連件之裝置
CN107209792A (zh) 三维集成电路堆叠
CN107251220A (zh) 包括多个过孔连接器和具有梯形状的金属结构的集成电路器件
CN102841956B (zh) 单元结构及方法
KR20200094143A (ko) 전력 공유 셀 아키텍처
US8380904B2 (en) Interconnect coupled to master device via at least two different bidirectional connections
TWI653728B (zh) 指紋辨識晶片的封裝結構及其製造方法
Li From 2D to 4D Integration

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20190423

AD01 Patent right deemed abandoned