TWI653728B - 指紋辨識晶片的封裝結構及其製造方法 - Google Patents

指紋辨識晶片的封裝結構及其製造方法 Download PDF

Info

Publication number
TWI653728B
TWI653728B TW106117489A TW106117489A TWI653728B TW I653728 B TWI653728 B TW I653728B TW 106117489 A TW106117489 A TW 106117489A TW 106117489 A TW106117489 A TW 106117489A TW I653728 B TWI653728 B TW I653728B
Authority
TW
Taiwan
Prior art keywords
fingerprint
glass substrate
sensing unit
reconfiguration circuit
circuit layers
Prior art date
Application number
TW106117489A
Other languages
English (en)
Other versions
TW201901903A (zh
Inventor
石智仁
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW106117489A priority Critical patent/TWI653728B/zh
Priority to CN201710704902.7A priority patent/CN108962842A/zh
Publication of TW201901903A publication Critical patent/TW201901903A/zh
Application granted granted Critical
Publication of TWI653728B publication Critical patent/TWI653728B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Image Input (AREA)

Abstract

一種指紋辨識晶片的封裝結構，包括矽玻璃基板、指紋感測單元、指紋辨識控制晶片、多個外部導電端子以及封裝膠體。指紋感測單元設置於矽玻璃基板上。指紋感測單元包括多個重配置線路層、多個絕緣層以及一保護層。這些重配置線路層以及這些絕緣層彼此交替堆疊並受保護層覆蓋。指紋辨識控制晶片與指紋感測單元電性連接。這些外部導電端子設置於矽玻璃基板上，並與指紋感測單元電性連接。封裝膠體設置於矽玻璃基板上，且覆蓋指紋辨識控制晶片及這些外部導電端子，並暴露出這些外部導電端子之一部分。另，一種指紋辨識晶片的封裝結構的製造方法亦被提供。

Description

指紋辨識晶片的封裝結構及其製造方法
本發明是有關於一種封裝結構及其製造方法，且特別是有關於一種指紋辨識晶片的封裝結構及其製造方法。
隨著科技的進步，越來越多需要辨識使用者資訊的電子裝置應運而生，例如是指紋辨識晶片的封裝結構，此類指紋辨識晶片的封裝結構能夠裝設於各類的電子產品，例如智慧型手機、行動電話、平板電腦、筆記型電腦以及個人數位助理（PDA）等，用以辨認使用者的指紋，而要如何能夠製造出低成本的指紋辨識晶片的封裝結構是本領域亟欲探討的課題。
現行的指紋辨識器是採用覆晶（Flip-Chip）封裝技術將晶片覆設於多層線路所構成之感測基板上，並且透過感測基板上的線路來進行指紋的感測，但由於該種製作多層基板之技術往往掌握在特定廠商中，使得多層基板的購置成本相當的高，不利於指紋辨識器的發展。
本發明提供一種指紋辨識晶片的封裝結構，其體積小且製造成本低。
本發明另提供一種指紋辨識晶片的封裝結構的製造方法，其能夠製造體積小且製造成本低的指紋辨識晶片封裝結構。
本發明的實施例提供一種指紋辨識晶片的封裝結構，包括矽玻璃基板、指紋感測單元、指紋辨識控制晶片、多個外部導電端子以及封裝膠體。指紋感測單元設置於矽玻璃基板上。指紋感測單元包括多個重配置線路層、多個絕緣層以及保護層。這些重配置線路層以及這些絕緣層彼此交替堆疊，並受保護層覆蓋。在這些重配置線路層之間形成彼此上下交錯之感測線路。指紋辨識控制晶片設置於指紋感測單元上，並與指紋感測單元電性連接。多個外部導電端子設置於矽玻璃基板上，並與指紋感測單元電性連接。封裝膠體設置於矽玻璃基板上，且覆蓋指紋辨識控制晶片及這些外部導電端子，並暴露出這些外部導電端子之一部分。
在本發明的一實施例中，上述的這些重配置線路層更包括多個導通孔。透過這些導通孔予以電性連接這些重配置線路層中的第一重配置線路層、第二重配置線路層以及第三重配置線路層。
在本發明的一實施例中，上述的指紋辨識晶片的封裝結構更包括油墨層。矽玻璃基板具有彼此相對的第一表面以及第二表面。第一表面為觸控面。油墨層設置於第一表面以及第二表面中的至少其中之一。
在本發明的一實施例中，上述的這些外部導電端子為錫球或導電柱。
在本發明的一實施例中，上述的這些導電件為錫球或焊線。
本發明的實施例提供一種指紋辨識晶片的封裝結構的製造方法，包括提供矽玻璃基板。形成指紋感測單元於矽玻璃基板上。指紋感測單元包括多個重配置線路層、多個絕緣層以及保護層，且這些重配置線路層以及這些絕緣層彼此交替堆疊，並受保護層覆蓋，並且在這些重配置線路層之間形成彼此上下交錯之感測線路。形成這些導電件於指紋感測單元上。設置指紋辨識控制晶片於指紋感測單元上，且使指紋辨識控制晶片透過這些導電件與指紋感測單元電性連接。形成多個外部導電端子於矽玻璃基板上並與指紋感測單元電性連接。形成封裝膠體於矽玻璃基板上，且封裝膠體覆蓋指紋辨識控制晶片及這些外部導電端子，並暴露出這些外部導電端子之一部分。
在本發明的一實施例中，上述的製作方法中的形成指紋感測單元於矽玻璃基板上的步驟中，形成這些重配置線路層以及這些絕緣層的步驟更包括在這些重配置線路層之間形成多個導通孔。透過這些導通孔予以電性連接這些重配置線路層中的第一重配置線路層、第二重配置線路層以及第三重配置線路層。。
在本發明的一實施例中，上述的矽玻璃基板具有彼此相對的第一表面以及第二表面。第一表面為觸控面。在上述的製作方法中，在形成指紋感測單元於矽玻璃基板上的步驟之前，更包括：形成油墨層於第一表面以及第二表面中的至少其中之一。
在本發明的一實施例中，上述的這些外部導電端子為錫球或導電柱。
在本發明的一實施例中，上述的這些導電件為錫球或焊線。
基於上述，在本發明實施例的指紋辨識晶片的封裝結構中，這些重配置線路層在矽玻璃基板上形成彼此上下交錯之感測線路，由於矽玻璃基板成本低，並且利用重配置的方式來形成線路可使整體指紋辨識晶片的封裝結構的封裝體積較小。因此，裝載有本發明實施例的指紋辨識晶片的封裝結構的電子裝置既可以達到指紋辨識的功能之外，並且可以具有較小的體積與較低的製造成本。此外，本發明實施例另提供一種指紋辨識晶片的封裝結構的製造方法，以製造出上述的指紋辨識晶片的封裝結構，透過本發明實施例的指紋辨識晶片的封裝結構的製造方法製造出的指紋辨識晶片的封裝結構具有較小的體積與較低的製造成本。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1G為本發明多個實施例的指紋辨識晶片的封裝結構的製造方法。圖2為圖1E中各層重配置線路層、各層絕緣層、指紋辨識控制晶片、保護層、矽玻璃基板之爆炸圖。為求清楚繪示，圖2省略繪示出外部導電端子、第二開孔以及封裝膠體。
於以下的段落中介紹本發明實施例的指紋辨識晶片的封裝結構100的製造方法。請先參照圖1A，提供一矽玻璃基板110，例如是一矽晶圓。矽玻璃基板110具有彼此相對的第一表面112以及第二表面114。在本實施例中，第一表面112例如是矽玻璃基板110的下表面，第二表面114例如是矽玻璃基板110的上表面，其中，矽玻璃基板110可為晶圓型式，但本發明並不以此為限制。
請參照圖1B以及圖2，形成指紋感測單元120於矽玻璃基板110上的第二表面114上。指紋感測單元120包括多個重配置線路層122、多個絕緣層124及一保護層PL，其中，這些重配置線路層122以及這些絕緣層124彼此交替堆疊，而多層重配置線路層122之間形成彼此上下交錯之感測線路，並於最上層覆設一層保護層PL，其中，保護層PL上具有多個第一開孔O1及多個第二開孔O2以暴露出重配置線路層之對外及對內之電性接墊。在本實施例中，形成這些重配置線路層122以及這些絕緣層124的製程例如是以曝光顯影製程，而這些重配置線路層122的數量例如是三層，且分別是第一重配置線路層1221、第二重配置線路層1222以及第三重配置線路層1223，其中，這些第一重配置線路層1221、第二重配置線路層1222以及第三重配置線路層1423透過多個導通孔V予以電性連接。而絕緣層124之數量例如是兩層，分別是第一絕緣層1241以及第二絕緣層1242。這些重配置線路層122的數量與這些絕緣層124的數量可以依照需求而進行調整，本發明並不以此為限制。
請參照圖1C，設置指紋辨識控制晶片140於指紋感測單元120上，且使指紋辨識控制晶片140透過多個導電件130與指紋感測單元120電性連接。在本實施例中。指紋辨識控制晶片140上的這些導電件130透過保護層PL上的這些第一開孔O1與指紋感測單元120電性連接。這些導電件130的態樣例如是導電柱（Conductive Column）。於其他的實施例中，這些導電件130的態樣也可以是錫球（Solder Ball）而指紋辨識控制晶片140例如是以覆晶的方式，以主動表面AS朝下設置於指紋感測單元120上。請同時參照圖1C以及圖2，詳細來說，指紋辨識控制晶片140透過這些導電件130與指紋感測單元120之第三重配置線路層1223進行電性連接。
請參照圖1D，設置多個外部導電端子150於矽玻璃基板110上，透過保護層PL上之第二開孔O2與指紋感測單元120進行電性連接。在本實施例中，這些外部導電端子150的態樣例如是錫球（Solder Ball），在其他的實施例中，這些外部導電端子150的態樣例如是導電柱（Conductive Column），本發明並不以此為限制。請參照圖1E，形成封裝膠體160於矽玻璃基板110上。封裝膠體160覆蓋指紋辨識控制晶片140及這些外部導電端子150，並暴露出這些外部導電端子150之一部分。至此，本實施例的指紋辨識晶片的封裝結構100大體上已經製作完成。當使用者的手觸碰至矽玻璃基板110的第一表面112時，指紋感測單元120中的這些重配置線路層122會與使用者的指紋產生感應電容，這些重配置線路層122將感應電容訊號透過這些導電件130傳遞至指紋辨識控制晶片140，以使指紋辨識控制晶片140依據來自重配置線路層122的感應電容訊號來感測出指紋圖案。
承上述，在本發明實施例的指紋辨識晶片的封裝結構100中，這些重配置線路層122在矽玻璃基板上110形成彼此上下交錯之感測線路，由於矽玻璃基板110成本低，並且利用重配置的方式來形成線路可使整體指紋辨識晶片的封裝結構100的封裝體積較小。因此，裝載有本發明實施例的指紋辨識結構100的電子裝置既可以達到指紋辨識的功能，並且可以具有較小的體積與較低的製造成本。此外，本發明實施例另提供一種指紋辨識晶片的封裝結構的製造方法，以製造出上述的指紋辨識晶片的封裝結構100，透過本發明實施例的指紋辨識晶片的封裝結構的製造方法製造出的指紋辨識晶片的封裝結構100具有較小的體積與較低的製造成本。此外，本發明實施例的指紋辨識晶片的封裝結構100中的矽玻璃基板110更具有保護的功用。
圖1F是依照本發明的再一實施例的一種指紋辨識晶片的封裝結構的示意圖。請參閱圖1F，圖1F的指紋辨識晶片的封裝結構100a與圖1E的指紋辨識晶片的封裝結構100的主要差異在於，在本實施例中，指紋辨識控制晶片140以其背面BS並透過黏著層IS設置於矽玻璃基板上110，並形成多個導電件130’於指紋感測單元120上。在本實施例中，這些導電件130’的態樣例如是焊線（Bonding Wire），也就是說，本實施例的指紋辨識晶片的封裝結構100a的製造方法係透過打線的方式來使指紋辨識控制晶片140與指紋感測單元120電性連接。
請參照圖1G，圖1G的指紋辨識晶片的封裝結構100b與圖1F的指紋辨識晶片的封裝結構100的主要差異在於，在形成指紋感測單元120於矽玻璃基板110上的步驟之前，更包括形成油墨層170於矽玻璃基板110的第一表面112以及第二表面114中的至少其中之一。具體而言，在本實施例中，油墨層170形成於矽玻璃基板110的第二表面114。在其他未示出的實施例中，油墨層170可以是形成於矽玻璃基板110的第一表面112或者是同時形成於矽玻璃基板110的第一表面112以及矽玻璃基板110的第二表面114，本發明並不以此為限制。
由於本發明實施例的指紋辨識晶片的封裝結構100b具有油墨層170，因此可以搭配油墨層170的顏色對外觀進行設計。舉例來說，若油墨層170的顏色為黑色，則可以遮蔽內部的線路。
綜上所述，在本發明實施例的指紋辨識晶片的封裝結構中，這些重配置線路層在矽玻璃基板上形成彼此上下交錯之感測線路，由於矽玻璃基板成本低，並且利用重配置的方式來形成線路可使整體指紋辨識晶片的封裝結構的封裝體積較小。因此，裝載有本發明實施例的指紋辨識晶片的結構的電子裝置既可以達到指紋辨識的功能之外，並且可以具有較小的體積與較低的製造成本。此外，本發明實施例另提供一種指紋辨識晶片的封裝結構的製造方法，以製造出上述的指紋辨識晶片的封裝結構，透過本發明實施例的指紋辨識晶片的封裝結構的製造方法製造出的指紋辨識晶片的封裝結構具有較小的體積與較低的製造成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a、100b：指紋辨識晶片的封裝結構 110：矽玻璃基板 112：第一表面 114：第二表面 120：指紋感測單元 122：重配置線路層 1221：第一重配置線路層 1222：第二重配置線路層 1223：第三重配置線路層 124：絕緣層 1241：第一絕緣層 1242：第二絕緣層 130、130’：導電件 140：指紋辨識控制晶片 150：外部導電端子 160：封裝膠體 170：油墨層 AS：主動表面 BS：背面 IS：黏著層 PL：保護層 V：導通孔 O1：第一開孔 O2：第二開孔
圖1A至圖1G為本發明多個實施例的指紋辨識晶片的封裝結構的製造方法。 圖2為圖1E中各層重配置線路層、各層絕緣層、指紋辨識控制晶片、保護層、矽玻璃基板之爆炸圖。

Claims (8)

  1. 一種指紋辨識晶片的封裝結構，包括：一矽玻璃基板；一指紋感測單元，設置於該矽玻璃基板上，該指紋感測單元包括多個重配置線路層、多個絕緣層以及一保護層，且該些重配置線路層以及該些絕緣層彼此交替堆疊，而在該些重配置線路層之間形成彼此上下交錯之感測線路，並於該些重配置線路層上覆蓋一保護層；一指紋辨識控制晶片，設置於該指紋感測單元上，並透過多個導電件與該指紋感測單元電性連接；多個外部導電端子，設置於該矽玻璃基板上與該矽玻璃基板上之該指紋感測單元電性連接；一封裝膠體，設置於該矽玻璃基板上，且覆蓋該指紋辨識控制晶片及該些外部導電端子，並暴露出該些外部導電端子之一部分；以及一油墨層，該矽玻璃基板具有彼此相對的一第一表面以及一第二表面，該第一表面為觸控面，其中該油墨層設置於該第一表面以及該第二表面中的至少其中之一。
  2. 如申請專利範圍第1項所述的指紋辨識晶片的封裝結構，其中該些重配置線路層更包括多個導通孔，透過該些導通孔予以電性連接該些重配置線路層中的一第一重配置線路層、一第二重配置線路層以及一第三重配置線路層。
  3. 如申請專利範圍第1項所述的指紋辨識晶片的封裝結構，其中，該些外部導電端子為錫球或導電柱。
  4. 如申請專利範圍第1項所述的指紋辨識晶片的封裝結構，其中該些導電件為錫球或焊線。
  5. 一種指紋辨識晶片的封裝結構的製作方法，包括：提供一矽玻璃基板，其中該矽玻璃基板具有彼此相對的一第一表面以及一第二表面，該第一表面為觸控面；形成一指紋感測單元於該矽玻璃基板上，該指紋感測單元包括多個重配置線路層、多個絕緣層以及一保護層，且該些重配置線路層以及該些絕緣層彼此交替堆疊以於該些重配置線路層之間形成彼此上下交錯之感測線路，並於該些重配置線路層上覆蓋一保護層；形成多個導電件於該指紋感測單元上；設置一指紋辨識控制晶片於該指紋感測單元上，且使該指紋辨識控制晶片透過該些導電件與該指紋感測單元電性連接；形成多個外部導電端子於該矽玻璃基板上並與該指紋感測單元電性連接；形成一封裝膠體於該矽玻璃基板上，且該封裝膠體覆蓋該指紋辨識控制晶片及該些外部導電端子，並暴露出該些外部導電端子之一部分；以及在形成該指紋感測單元於該矽玻璃基板上的步驟之前，形成一油墨層於該第一表面以及該第二表面中的至少其中之一。
  6. 如申請專利範圍第5項所述的指紋辨識晶片的封裝結構的製作方法，其中在形成該指紋感測單元於該矽玻璃基板上的步驟中，形成該些重配置線路層以及該些絕緣層的步驟更包括在該些重配置線路層之間形成多個導通孔，透過該些導通孔予以電性連接該些重配置線路層中的一第一重配置線路層、一第二重配置線路層以及一第三重配置線路層。
  7. 如申請專利範圍第5項所述的指紋辨識晶片的封裝結構的製作方法，其中，該些外部導電端子為錫球或導電柱。
  8. 如申請專利範圍第5項所述的指紋辨識晶片的封裝結構的製作方法，其中，該些導電件為錫球或焊線。
TW106117489A 2017-05-26 2017-05-26 指紋辨識晶片的封裝結構及其製造方法 TWI653728B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106117489A TWI653728B (zh) 2017-05-26 2017-05-26 指紋辨識晶片的封裝結構及其製造方法
CN201710704902.7A CN108962842A (zh) 2017-05-26 2017-08-17 指纹识别芯片的封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106117489A TWI653728B (zh) 2017-05-26 2017-05-26 指紋辨識晶片的封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201901903A TW201901903A (zh) 2019-01-01
TWI653728B true TWI653728B (zh) 2019-03-11

Family

ID=64495479

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106117489A TWI653728B (zh) 2017-05-26 2017-05-26 指紋辨識晶片的封裝結構及其製造方法

Country Status (2)

Country Link
CN (1) CN108962842A (zh)
TW (1) TWI653728B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114765924B (zh) * 2020-12-30 2024-03-22 方略电子股份有限公司 电子装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884431B2 (en) * 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
CN102664170B (zh) * 2012-04-19 2015-06-17 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
US10622310B2 (en) * 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
TWI482263B (zh) * 2013-05-20 2015-04-21 Morevalued Technology Co Let 發散式感測裝置及其製造方法
TWI582677B (zh) * 2014-12-15 2017-05-11 精材科技股份有限公司 晶片封裝體及其製造方法
TWI675440B (zh) * 2015-09-16 2019-10-21 楊秉榮 玻璃基板封裝及其製造方法
CN206040595U (zh) * 2015-10-22 2017-03-22 艾马克科技公司 半导体装置
CN106653708A (zh) * 2016-12-12 2017-05-10 苏州科阳光电科技有限公司 一种指纹识别模组及其封装方法

Also Published As

Publication number Publication date
TW201901903A (zh) 2019-01-01
CN108962842A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
KR102157551B1 (ko) 반도체 패키지 및 그 제조 방법
KR102108325B1 (ko) 반도체 패키지
KR102352237B1 (ko) 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 그의 구조
JP2003282791A (ja) 接触型センサ内蔵半導体装置及びその製造方法
KR101904926B1 (ko) 반도체 패키지
KR20140142967A (ko) 반도체 패키지
US9679188B2 (en) Fingerprint sensor packaging module and manufacturing method thereof
US10008476B2 (en) Stacked semiconductor package including a smaller-area semiconductor chip
TWM522420U (zh) 指紋感測模組
US20160197057A1 (en) Semiconductor packages
KR101978975B1 (ko) 임베디드 캐패시터를 갖는 반도체 장치
KR20140048468A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
KR20160022457A (ko) 반도체 패키지
TWI653728B (zh) 指紋辨識晶片的封裝結構及其製造方法
TWI689059B (zh) 封裝結構
US20140239434A1 (en) Semiconductor package
JP5657232B2 (ja) 半導体パッケージ
US9679865B2 (en) Substrate for semiconductor package and semiconductor package having the same
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
TWI615928B (zh) 封裝結構及其製法
US20090001545A1 (en) Integrated circuit package system with side substrate
US8828795B2 (en) Method of fabricating semiconductor package having substrate with solder ball connections
TWI653725B (zh) 指紋辨識封裝結構
TWM537311U (zh) 指紋感測封裝模組
TW202015208A (zh) 基板結構以及半導體封裝