TWI653725B - 指紋辨識封裝結構 - Google Patents

指紋辨識封裝結構 Download PDF

Info

Publication number
TWI653725B
TWI653725B TW106104144A TW106104144A TWI653725B TW I653725 B TWI653725 B TW I653725B TW 106104144 A TW106104144 A TW 106104144A TW 106104144 A TW106104144 A TW 106104144A TW I653725 B TWI653725 B TW I653725B
Authority
TW
Taiwan
Prior art keywords
circuit carrier
fingerprint identification
carrier
circuit
package structure
Prior art date
Application number
TW106104144A
Other languages
English (en)
Other versions
TW201830630A (zh
Inventor
杜武昌
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW106104144A priority Critical patent/TWI653725B/zh
Priority to CN201710513512.1A priority patent/CN108400120B/zh
Publication of TW201830630A publication Critical patent/TW201830630A/zh
Application granted granted Critical
Publication of TWI653725B publication Critical patent/TWI653725B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種指紋辨識封裝結構，包括第一線路載體、指紋辨識晶片、封膠體及多個銲球。第一線路載體包括相對的第一面與第二面，第一面具有指紋辨識線路。指紋辨識晶片設置在第一線路載體的第二面上且以打線的方式電性連接於第一線路載體。封膠體設置於第一線路載體上且包封指紋辨識晶片，其中封膠體包括多個導通孔，分別電性連接於第一線路載體。這些銲球配置於封膠體且電性連接於這些導通孔。

Description

指紋辨識封裝結構
本發明是有關於一種封裝結構，且特別是有關於一種指紋辨識封裝結構。
隨著科技的進步，越來越多需要辨識使用者資訊的電子裝置應運而生，例如是指紋辨識封裝結構，此類指紋辨識封裝結構能夠裝設於各類的電子產品，例如智慧型手機、行動電話、平板電腦、筆記型電腦以及個人數位助理(PDA)等，用以辨認使用者的指紋，而要如何能夠製造出低成本的指紋辨識封裝結構是本領域亟欲探討的課題。
本發明提供一種指紋辨識封裝結構，其可辨識指紋且具有低成本。
本發明的一種指紋辨識封裝結構，包括第一線路載體、指紋辨識晶片、封膠體及多個銲球。第一線路載體包括相對的第一面與第二面，第一面具有指紋辨識線路。指紋辨識晶片設置在第一線路載體的第二面上且以打線的方式電性連接於第一線路載體。封膠體設置於第一線路載體上且包封指紋辨識晶片，其中封膠體包括多個導通孔，分別電性連接於第一線路載體。這些銲球配置於封膠體且電性連接於這些導通孔。
在本發明的一實施例中，上述的這些導通孔內填導電金屬，以分別電性連接於第一線路載體。
本發明的一種指紋辨識封裝結構，包括第一線路載體、指紋辨識晶片、封膠體及第二線路載體。指紋辨識晶片設置在第一線路載體上且以打線的方式電性連接於第一線路載體。封膠體設置於第一線路載體上且包封指紋辨識晶片。第二線路載體設置於封膠體上且電性連接於第一線路載體，第二線路載體包括相對的第一面與第二面，第一面朝向第一線路載體，第二面具有指紋辨識線路。
在本發明的一實施例中，上述的第二線路載體為可撓線路載體。
在本發明的一實施例中，上述的第一線路載體與第二線路載體分別配置在封膠體的相對兩面，封膠體包括多個導通孔，且各個導通孔電性連接於第一線路載體與第二線路載體。
在本發明的一實施例中，上述的指紋辨識封裝結構更包括多個銲球，分別配置於第一線路載體且電性連接於指紋辨識晶片。
在本發明的一實施例中，上述的封膠體外露出第一線路載體的一部分，第二線路載體的一部分從封膠體上向下彎折而連接至第一線路載體外露於封膠體的部分。
在本發明的一實施例中，上述的第二線路載體上設具指紋辨識線路之訊號輸出線路，而向下彎折連接至第一線路載體上。
在本發明的一實施例中，上述的指紋辨識封裝結構，更包括多個銲球，分別配置於第一線路載體且電性連接於指紋辨識晶片。
基於上述，本發明的指紋辨識封裝結構藉由第一線路載體的第一面具有指紋辨識線路，將指紋辨識晶片設置在第一線路載體的第二面上且以打線的方式電性連接於第一線路載體，包封指紋辨識晶片的封膠體包括電性連接於第一線路載體的導通孔，且銲球電性連接於這些導通孔，以將指紋辨識線路所接收到的指紋資訊經由第一線路載體傳遞至指紋辨識晶片，並將經指紋辨識晶片處理過的資訊透過導通孔與銲球而傳遞至其他外部的電路。本發明的另一種指紋辨識封裝結構還包括第二線路載體，並將指紋辨識線路改配置在第二線路載體，第一線路載體與第二線路載體之間可透過貫穿封膠體的導通孔電性連接，或是第二線路載體可為可撓性線路載體而從封膠體上向第一線路載體的方向彎折而電性連接至第一線路載體。上述配置的指紋辨識晶片透過打線的方式連接於第一線路載體，可具有較低的成本。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明的一實施例的一種指紋辨識封裝結構的示意圖。請參閱圖1，本實施例的指紋辨識封裝結構100包括第一線路載體110、指紋辨識晶片120、封膠體130及多個銲球140。第一線路載體110包括相對的第一面114與第二面112，第一面114具有指紋辨識線路105。指紋辨識線路105可以是電容式指紋辨識線路105，例如包括由多個感測電極(未繪示)所構成的感測陣列，並利用感測電極相對於手指表面之脊紋與溝紋所形成的電容差異來取得指紋影像。或者，指紋辨識線路105也可以是電阻式指紋辨識線路或是包括了發光單元與半導體感光陣列的光動能指紋辨識模組等，指紋辨識線路105的種類與辨識方式並不以此為限制。
指紋辨識晶片120設置在第一線路載體110的第二面112上且以打線的方式電性連接於第一線路載體110。封膠體130設置於第一線路載體110上且包封指紋辨識晶片120，該封膠體130例如為EMC (Epoxy molding compound)材質。在本實施例中，封膠體130包括多個導通孔132，分別電性連接於第一線路載體110。更明確地說，這些導通孔132內填導電金屬，例如是金、銀、銅、鋁、鐵、鎳或其合金等導電金屬，以分別電性連接於第一線路載體110，但在其他實施例中，導通孔132也可以只有內壁具有導電層，同樣也可以達到電性連接於第一線路載體110的效果。此外，這些銲球140配置於封膠體130且電性連接於這些導通孔132。
藉由上述配置，在使用者的手指接觸或靠近本實施例的指紋辨識封裝結構100的指紋辨識線路105之後，指紋辨識線路105所接收到的指紋資訊可經由第一線路載體110的接墊116、導線125、接墊122傳遞至指紋辨識晶片120，而在指紋辨識晶片120內進行資料處理，經指紋辨識晶片120處理過的資訊可透過接墊122、116、118、導通孔132與銲球140而傳遞至其他外部的電路(未繪示)。上述的配置在結構上相當簡單，且具有低成本的優點。
當然，指紋辨識封裝結構100的形式並不限於此，下面介紹其他種指紋辨識封裝結構100。需說明的是，在下面的實施例中，與前一實施例相同或是相似的元件以相同或是相似的標號表示。
圖2是依照本發明的另一實施例的一種指紋辨識封裝結構的示意圖。請參閱圖2，本實施例的指紋辨識封裝結構100a包括第一線路載體110、指紋辨識晶片120、封膠體130、第二線路載體150及多個銲球140。指紋辨識晶片120設置在第一線路載體110上且以打線的方式電性連接於第一線路載體110。封膠體130設置於第一線路載體110上且包封指紋辨識晶片120。
第二線路載體150設置於封膠體130上且電性連接於第一線路載體110，第二線路載體150包括相對的第一面152與第二面154，第一面152朝向第一線路載體110，第二面154具有指紋辨識線路105。在本實施例中，第二線路載體150為可撓線路載體，以具有較低的成本，但第二線路載體150的種類不以此為限制。更明確地說，如圖2所示，第一線路載體110與第二線路載體150分別配置在封膠體130的相對兩面。在本實施例中，第一線路載體110與第二線路載體150的長寬尺寸實質上相同，但不以此為限制。封膠體130包括多個導通孔132，且各個導通孔132分別電性連接於第一線路載體110與第二線路載體150。這些銲球140分別配置於第一線路載體110且電性連接於指紋辨識晶片120。
因此，在使用者的手指接觸或靠近本實施例的指紋辨識封裝結構100a的指紋辨識線路105之後，指紋辨識線路105所接收到的指紋資訊可經由第二線路載體150、接墊156、導通孔132、第一線路載體110的接墊118、116、導線125、接墊122傳遞至指紋辨識晶片120，而在指紋辨識晶片120內進行資料處理，經指紋辨識晶片120處理過的資訊可透過接墊122、導線125、第一線路載體110的接墊116、118、119與銲球140而傳遞至其他外部的電路(未繪示)。上述的配置將指紋辨識線路105改配置在第二線路載體150上，而使得佈線空間分散至第一線路載體110與第二線路載體150上，第一線路載體110與第二線路載體150上的走線間距可以提高，在製程上較為簡單，第二線路載體150還可選用可撓線路載體來降低成本。
圖3是依照本發明的再一實施例的一種指紋辨識封裝結構的示意圖。請參閱圖3，圖3的指紋辨識封裝結構100b與圖2的指紋辨識封裝結構100a的主要差異在於，在本實施例中，第一線路載體110與第二線路載體150的長寬尺寸均大於封膠體130的長寬尺寸，而使得封膠體130外露出(或稱未覆蓋)第一線路載體110的一部分，第二線路載體150上設有指紋辨識線路105以及指紋辨識線路105之訊號輸出線路156，指紋辨識線路105位在封膠體130上方，訊號輸出線路為第二線路載體150在圖3的左方部分。由於第二線路載體150是可撓性線路載體而可彎折，例如是捲帶(PI)或薄膜等可撓性線路載體，第二線路載體150的訊號輸出線路156的部分從封膠體130上向下彎折而連接至第一線路載體110外露於封膠體130的部分，並與第一線路載體110上的接墊118電性連接。
在使用者的手指接觸或靠近本實施例的指紋辨識封裝結構100b的指紋辨識線路105之後，指紋辨識線路105所接收到的指紋資訊可經由第二線路載體150的接墊156、第一線路載體110的接墊118、116、導線125、接墊122傳遞至指紋辨識晶片120，而在指紋辨識晶片120內進行資料處理，經指紋辨識晶片120處理過的資訊可透過接墊122、導線125、第一線路載體110的接墊116、119與銲球140而傳遞至其他外部的電路(未繪示)。上述的配置將圖2中貫穿封膠體130的導通孔132改成由可撓的第二線路載體150向下彎折而連接至第一線路載體110來取代，製程簡單且成本較低。
綜上所述，本發明的指紋辨識封裝結構藉由第一線路載體的第一面具有指紋辨識線路，將指紋辨識晶片設置在第一線路載體的第二面上且以打線的方式電性連接於第一線路載體，包封指紋辨識晶片的封膠體包括電性連接於第一線路載體的導通孔，且銲球電性連接於這些導通孔，以將指紋辨識線路所接收到的指紋資訊經由第一線路載體傳遞至指紋辨識晶片，並將經指紋辨識晶片處理過的資訊透過導通孔與銲球而傳遞至其他外部的電路。本發明的另一種指紋辨識封裝結構還包括第二線路載體，並將指紋辨識線路改配置在第二線路載體，第一線路載體與第二線路載體之間可透過貫穿封膠體的導通孔電性連接，或是第二線路載體可為可撓性線路載體而從封膠體上向第一線路載體的方向彎折而電性連接至第一線路載體。上述配置的指紋辨識晶片透過打線的方式連接於第一線路載體，可具有較低的成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a、100b‧‧‧指紋辨識封裝結構
105‧‧‧指紋辨識線路
110‧‧‧第一線路載體
112‧‧‧第二面
114‧‧‧第一面
116、118、119‧‧‧接墊
120‧‧‧指紋辨識晶片
122‧‧‧接墊
125‧‧‧導線
130‧‧‧封膠體
132‧‧‧導通孔
140‧‧‧銲球
150‧‧‧第二線路載體
152‧‧‧第一面
154‧‧‧第二面
156‧‧‧接墊
圖1是依照本發明的一實施例的一種指紋辨識封裝結構的示意圖。 圖2是依照本發明的另一實施例的一種指紋辨識封裝結構的示意圖。 圖3是依照本發明的再一實施例的一種指紋辨識封裝結構的示意圖。

Claims (7)

  1. 一種指紋辨識封裝結構，包括：第一線路載體；指紋辨識晶片，設置在所述第一線路載體上且以打線的方式電性連接於所述第一線路載體；封膠體，設置於所述第一線路載體上且包封所述指紋辨識晶片；以及第二線路載體，設置於所述封膠體上且電性連接於所述第一線路載體，所述第二線路載體包括相對的第一面與第二面，所述第一面朝向所述第一線路載體，所述第二面具有指紋辨識線路。
  2. 如申請專利範圍第1項所述的指紋辨識封裝結構，其中所述第二線路載體為可撓線路載體。
  3. 如申請專利範圍第1或2項所述的指紋辨識封裝結構，其中所述第一線路載體與所述第二線路載體分別配置在所述封膠體的相對兩面，所述封膠體包括多個導通孔，且各個所述導通孔電性連接於所述第一線路載體與所述第二線路載體。
  4. 如申請專利範圍第1項所述的指紋辨識封裝結構，更包括：多個銲球，分別配置於所述第一線路載體且電性連接於所述指紋辨識晶片。
  5. 如申請專利範圍第1項所述的指紋辨識封裝結構，其中所述封膠體外露出所述第一線路載體的一部分，所述第二線路載體的一部分從所述封膠體上向下彎折而連接至所述第一線路載體外露於所述封膠體的所述部分。
  6. 如申請專利範圍第5項所述的指紋辨識封裝結構，所述第二線路載體上設具指紋辨識線路之訊號輸出線路，而向下彎折連接至所述第一線路載體上。
  7. 如申請專利範圍第5項所述的指紋辨識封裝結構，更包括：多個銲球，分別配置於所述第一線路載體且電性連接於所述指紋辨識晶片。
TW106104144A 2017-02-08 2017-02-08 指紋辨識封裝結構 TWI653725B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106104144A TWI653725B (zh) 2017-02-08 2017-02-08 指紋辨識封裝結構
CN201710513512.1A CN108400120B (zh) 2017-02-08 2017-06-29 指纹辨识封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106104144A TWI653725B (zh) 2017-02-08 2017-02-08 指紋辨識封裝結構

Publications (2)

Publication Number Publication Date
TW201830630A TW201830630A (zh) 2018-08-16
TWI653725B true TWI653725B (zh) 2019-03-11

Family

ID=63094295

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104144A TWI653725B (zh) 2017-02-08 2017-02-08 指紋辨識封裝結構

Country Status (2)

Country Link
CN (1) CN108400120B (zh)
TW (1) TWI653725B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8743082B2 (en) * 2010-10-18 2014-06-03 Qualcomm Mems Technologies, Inc. Controller architecture for combination touch, handwriting and fingerprint sensor
US8975726B2 (en) * 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
KR20150018350A (ko) * 2013-08-08 2015-02-23 삼성전자주식회사 지문인식장치와 그 제조방법 및 전자기기
TWI587412B (zh) * 2014-05-08 2017-06-11 矽品精密工業股份有限公司 封裝結構及其製法
US9818018B2 (en) * 2014-07-22 2017-11-14 Nanotek Instruments, Inc. Flexible fingerprint sensor materials and processes
CN106356348A (zh) * 2015-07-24 2017-01-25 晨星半导体股份有限公司 电容式传感器结构、具电容式传感器的电路板结构以及电容式传感器的封装结构

Also Published As

Publication number Publication date
CN108400120B (zh) 2020-03-13
CN108400120A (zh) 2018-08-14
TW201830630A (zh) 2018-08-16

Similar Documents

Publication Publication Date Title
US9978673B2 (en) Package structure and method for fabricating the same
US7936032B2 (en) Film type package for fingerprint sensor
KR102110405B1 (ko) 반도체 패키지 및 그 제조방법
JP2003282791A (ja) 接触型センサ内蔵半導体装置及びその製造方法
US20170012142A1 (en) Printed circuit board assembly forming enhanced fingerprint module
KR20110055299A (ko) 멀티 피치 볼 랜드를 갖는 반도체 패키지
KR101904926B1 (ko) 반도체 패키지
US9679188B2 (en) Fingerprint sensor packaging module and manufacturing method thereof
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
KR20140130922A (ko) 반도체 패키지 및 그 제조 방법
TW201909396A (zh) 可攜式電子裝置及其影像擷取模組與影像感測組件
US20140374901A1 (en) Semiconductor package and method of fabricating the same
KR102190390B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI653725B (zh) 指紋辨識封裝結構
TWI631678B (zh) 指紋感測器封裝結構及其製作方法
TWI653728B (zh) 指紋辨識晶片的封裝結構及其製造方法
US9490187B2 (en) Semiconductor package on which semiconductor chip is mounted on substrate with window
TWI615928B (zh) 封裝結構及其製法
US9679865B2 (en) Substrate for semiconductor package and semiconductor package having the same
US10366934B2 (en) Face down dual sided chip scale memory package
US20140327156A1 (en) Semiconductor package and method of manufacturing the same
US9578733B2 (en) Esd protection of electronic device
US20230048277A1 (en) Semiconductor package and electronic device including the same
CN107946200B (zh) 指纹传感芯片的封装方法及封装指纹传感芯片
KR20240098814A (ko) 반도체 패키지