TW202015208A - 基板結構以及半導體封裝 - Google Patents

基板結構以及半導體封裝 Download PDF

Info

Publication number
TW202015208A
TW202015208A TW107135651A TW107135651A TW202015208A TW 202015208 A TW202015208 A TW 202015208A TW 107135651 A TW107135651 A TW 107135651A TW 107135651 A TW107135651 A TW 107135651A TW 202015208 A TW202015208 A TW 202015208A
Authority
TW
Taiwan
Prior art keywords
layer
wafer
patterned conductive
core layer
substrate structure
Prior art date
Application number
TW107135651A
Other languages
English (en)
Inventor
劉志益
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW107135651A priority Critical patent/TW202015208A/zh
Priority to CN201910163106.6A priority patent/CN111029322A/zh
Publication of TW202015208A publication Critical patent/TW202015208A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一種基板結構，包括核心層、第一內部晶片、第一線路結構以及第一絕緣層。核心層包括第一表面。第一內部晶片設置於核心層的第一表面上。第一線路結構包括第一圖案化導電層及第一導通柱。第一圖案化導電層設置於核心層的第一表面上。第一導通柱設置於第一圖案化導電層上，並與第一內部晶片電性連接。第一絕緣層覆蓋核心層的第一表面、第一內部晶片、第一圖案化導電層及部分的第一導通柱，並暴露出第一導通柱上表面，而形成第一接墊。另提供一種半導體封裝。

Description

基板結構以及半導體封裝
本發明是有關於一種基板結構以及半導體封裝，且特別是有關於一種具有嵌入式晶片的基板結構以及半導體封裝。
為了使電子產品設計實現輕、薄、短且小，半導體封裝技術正持續進步，以嘗試開發出體積較小、重量較輕、整合度較高且更具市場競爭力的產品。舉例來說，已開發例如於基板上堆疊晶片等技術以滿足較高封裝密度的要求。
然而，於基板上堆疊晶片及封裝堆疊晶片的製程較為繁複，不僅增加產品的封裝體積，且亦因空間受限而無法擴充產品功能性，因此，如何在有限的空間內增加晶片數量，進而增加封裝生產效益，實為本領域技術人員的一大挑戰。
本發明提供一種基板結構以及半導體封裝，其核心層內部嵌設有晶片，而可減少設置在基板結構上需被封裝的晶片數量。
本發明的一種基板結構，包括核心層、第一內部晶片、第一線路結構以及第一絕緣層。核心層包括第一表面。第一內部晶片設置於核心層的第一表面上。第一線路結構包括第一圖案化導電層及第一導通柱。第一圖案化導電層設置於核心層的第一表面上。第一導通柱設置於第一圖案化導電層上，並與第一內部晶片電性連接。第一絕緣層覆蓋核心層的第一表面、第一內部晶片及第一圖案化導電層及部分的第一導通柱，並暴露出第一導通柱上表面而形成第一接墊。
在本發明的一實施例中，上述的第一內部晶片具有相對的主動面與非主動面。第一內部晶片的非主動面朝向核心層的第一表面。第一圖案化導電層從第一內部晶片的主動面延伸至核心層的第一表面。
在本發明的一實施例中，上述的基板結構更包括第二線路結構、第二絕緣層以及第二內部晶片。第二線路結構包括第二圖案化導電層。第二圖案化導電層設置於核心層的第二表面上，其中第二表面相對於第一表面。第二絕緣層覆蓋核心層的第二表面及第二圖案化導電層。第二線路結構包括貫穿第二絕緣層的第二導通柱及連接於第二導通柱且外露的第二接墊。第二導通柱連接於第二圖案化導電層。第二內部晶片設置於核心層的第二表面上。第二圖案化導電層電性連接於第二內部晶片，且第二絕緣層覆蓋第二內部晶片。
在本發明的一實施例中，上述的基板結構更包括核心層導通孔。核心層導通孔貫穿核心層，且電性連接於第一圖案化導電層與第二圖案化導電層。
在本發明的一實施例中，上述的基板結構更包括第三內部晶片。第三內部晶片疊置於第一內部晶片上。第一圖案化導電層電性連接於第三內部晶片，且第一絕緣層覆蓋第三內部晶片。
在本發明的一實施例中，上述的第三內部晶片的尺寸小於或等於第一內部晶片的尺寸。
在本發明的一實施例中，上述的第三內部晶片具有相對的主動面與非主動面。第三內部晶片的非主動面朝向核心層的第一表面，第一圖案化導電層從第三內部晶片的主動面延伸至第一表面。
在本發明的一實施例中，上述的第一內部晶片為被動元件。
本發明的一種半導體封裝，包括上述基板結構以及外部晶片。外部晶片配置於第一絕緣層上，且電性連接至第一接墊。
在本發明的一實施例中，上述的半導體封裝更包括封裝膠體。封裝膠體配置於第一絕緣層上且包覆外部晶片。
基於上述，本發明的基板結構可於基板廠中便先將第一內部晶片設置於基板結構中的核心層上，接著，再將預先製作好具有第一內部晶片的基板結構透過基板中的第一導通柱與外部晶片連接，因此，相較於傳統將晶片堆疊於基板上的半導體封裝而言，在堆疊相同數量的晶片下，具有本發明的基板結構的半導體封裝可以減少需被封裝的晶片層數，降低於基板上堆疊晶片及封裝堆疊晶片的製程步驟，進而增加封裝生產效益，提高產品儲存容量。此外，還可有效縮短輸入/輸出（Input/output, I/O）的傳輸距離與阻抗，有利於先進產品的開發。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明第一實施例的半導體封裝10的剖面示意圖。請參照圖1。本實施例的半導體封裝10包括基板結構100。基板結構100包括核心層110、第一內部晶片120、第一線路結構130以及第一絕緣層140。在本實施例的基板結構100中，核心層110包括第一表面110a與相對於第一表面110a第二表面110b。在一些實施例中，核心層110可使用較硬材質的絕緣材料，舉例而言，核心層110的材料例如是玻璃環氧基樹脂（FR-4）。
在本實施例的基板結構100中，第一內部晶片120設置於核心層110的第一表面110a上。換句話說，第一內部晶片120嵌於基板結構100中。在一些實施例中，第一內部晶片120可以為被動元件，舉例而言，如電阻、電容、電感或其他類似者，但本發明不以此為限。在替代性實施例中，第一內部晶片120可以為主動元件，舉例而言，如電晶體、記憶體或其他類似者。
在本實施例的基板結構100中，第一線路結構130包括第一圖案化導電層131。第一圖案化導電層131設置於核心層110的第一表面110a上。第一圖案化導電層131的材料例如為銅。
在一些實施例中，第一內部晶片120具有相對的主動面120a與非主動面120b。第一內部晶片120的非主動面120b朝向該核心層110的第一表面110a。第一圖案化導電層131可以從第一內部晶片120的主動面120a延伸至核心層110的第一表面110a。換句話說，第一圖案化導電層131可以從第一內部晶片120的主動面120a沿著第一內部晶片120的側壁120s延伸至核心層110的第一表面110a。
在本實施例的基板結構100中，第一絕緣層140覆蓋核心層110的第一表面110a、第一內部晶片120、第一圖案化導電層131。第一絕緣層140具有貫穿孔。第一線路結構130還包括第一導通柱132與第一接墊133。第一導通柱132設置於第一圖案化導電層131上，並形成於第一絕緣層140的貫穿孔內。第一絕緣層140覆蓋部分的第一導通柱132，而第一導通柱132的上表面被第一絕緣層140暴露出來。第一接墊133形成於被第一絕緣層140暴露出來的第一導通柱132的上表面上。第一導通柱132經由第一圖案化導電層131與第一內部晶片120電性連接。第一接墊133可以包括鋁接墊、銅接墊或其他適宜的金屬接墊。第一導通柱132的材料例如是銅、鋁、鎳、金、銀、錫、上述之組合或其他適宜的導電材料所組成。第一絕緣層140的材料例如是綠漆（solder mask），但本發明不以此為限。
在本實施例的基板結構100中，更包括第二線路結構170。第二線路結構170包括第二圖案化導電層171。第二圖案化導電層171設置於核心層110的第二表面110b上。在一些實施例中，第二圖案化導電層171的材料可以與第一圖案化導電層131的材料相同或不同，本發明不以此為限。
在本實施例的基板結構100中，更包括第二絕緣層180。第二絕緣層180覆蓋核心層110的第二表面110b及第二圖案化導電層171。第二絕緣層180具有貫穿孔。第二線路結構170還包括第二導通柱172與第二接墊173。第二導通柱172設置於第二圖案化導電層171上，並形成於第二絕緣層180的貫穿孔內。換句話說，第二導通柱172貫穿第二絕緣層180。部分的第二導通柱172被第二絕緣層180暴露出來。第二接墊173形成於被第二絕緣層180暴露出來的第二導通柱172上。也就是說，第二導通柱172連接第二圖案化導電層171與第二接墊173。在一些實施例中，第二絕緣層180、第二導通柱172及第二接墊173的材料可以分別與第一絕緣層140、第一導通柱132及第一接墊133的材料相同或不同，本發明不以此為限。
在本實施例的基板結構100中，更包括核心層導通孔111。核心層導通孔111貫穿核心層110，且電性連接於第一圖案化導電層131與第二圖案化導電層171。核心層導通孔111的材料例如是銅、鋁、鎳、金、銀、錫、上述之組合或其他適宜的導電材料所組成。於此，大致完成基板結構100。
在本實施例的半導體封裝10更包括外部晶片190，配置於上述預先製作好具有第一內部晶片120的基板結構100上。更明確地說，外部晶片190配置於第一絕緣層140上，且電性連接至第一接墊133。舉例而言，外部晶片190例如是藉由打線接合（wire bonding）的方式電性連接至第一接墊133。外部晶片190可以與第一內部晶片120相同或不同，本發明不以此為限。
在本實施例的半導體封裝10更包括封裝膠體191，配置於上述預先製作好具有第一內部晶片120的基板結構100上。更明確地說，封裝膠體191配置於第一絕緣層140上，且包覆外部晶片190。在一些實施例中，半導體封裝10可以更包括導電端子174。導電端子174可以配置於第二接墊173上，於本實施例中，導電端子174為錫球。於此，大致完成半導體封裝10。
在本實施例的半導體封裝10中，第一內部晶片120可以經由與第一內部晶片120對應的第一圖案化導電層131、核心層導通孔111、第二線路結構170以及導電端子174與外部線路電性連接。外部晶片190可以先經由打線接合方式與第一線路結構130電性連接，再經由與外部晶片190對應的核心層導通孔111、第二線路結構170以及導電端子174與外部線路電性連接。
本發明的基板結構可於基板廠中先將第一內部晶片設置於基板結構中的核心層上，接著，再將預先製作好具有第一內部晶片的基板結構透過基板中的第一導通柱與外部晶片連接，因此，相較於傳統將晶片堆疊於基板上的半導體封裝而言，在堆疊相同數量的晶片下，具有本發明的基板結構的半導體封裝可以減少需被封裝的晶片層數，降低於基板上堆疊晶片及封裝堆疊晶片的製程步驟，進而增加封裝生產效益，提高產品儲存容量。此外，還可有效縮短輸入/輸出（Input/output, I/O）的傳輸距離與阻抗，有利於先進產品的開發。
圖2是依照本發明第二實施例的半導體封裝20的剖面示意圖。請參照圖2，圖2中的半導體封裝20類似於圖1中的半導體封裝10，因此採用相同的標號來表示近似的元件，且詳細內容於此不加以贅述。圖2的半導體封裝20與圖1的半導體封裝10差別在於：圖2的半導體封裝20中的基板結構200更包括第二內部晶片220。第二內部晶片220，設置於核心層110的第二表面110b上。第二圖案化導電層171電性連接於第二內部晶片220。第二絕緣層180覆蓋第二內部晶片220。基於設計需求，第二內部晶片220種類及尺寸可以與第一內部晶片120相同或不同，使得該基板結構200之核心層110上下表面均內嵌有晶片，本發明不對此加以限制。
在本實施例的基板結構200中，第二內部晶片220具有相對的主動面220a與非主動面220b。第二內部晶片220的非主動面220b朝向該核心層110的第二表面110b。第二圖案化導電層171可以從第二內部晶片220的主動面220a延伸至核心層110的第二表面110b。在本實施例的基板結構200中於核心層110的第二表面110b上設置第二內部晶片220，因此，可以進一步增加基板結構中的晶片堆疊數目。
圖3是依照本發明第三實施例的半導體封裝30的剖面示意圖。請參照圖3，圖3中的半導體封裝30類似於圖2中的半導體封裝20，因此採用相同的標號來表示近似的元件，且詳細內容於此不加以贅述。圖3的半導體封裝30與圖2的半導體封裝20差別在於：圖3的半導體封裝30中的基板結構300更包括第三內部晶片320。第三內部晶片320疊置於第一內部晶片120上。第一圖案化導電層131同時電性連接第三內部晶片320與第一內部晶片120，且第一絕緣層140覆蓋第三內部晶片320。基於設計需求，第三內部晶片320之種類及尺寸可以與第二內部晶片220及第一內部晶片120相同或不同，本發明不對此加以限制。
在一些實施例中，第三內部晶片320具有相對的主動面320a與非主動面320b。第三內部晶片320的非主動面320b朝向核心層110的第一表面110a。第一圖案化導電層131從第三內部晶片320的主動面320a延伸至核心層110的第一表面110a。在一些實施例中，第三內部晶片320的尺寸小於或等於第一內部晶片120的尺寸。在本實施例的基板結構300中於核心層110的第一表面110a上設置第三內部晶片320，因此，可以進一步增加基板結構中的晶片堆疊數目。
綜上所述，本發明的基板結構可於基板廠中便先將第一內部晶片設置於基板結構中的核心層上，接著，再將預先製作好具有第一內部晶片的基板結構透過基板中的第一導通柱與外部晶片連接，因此，相較於傳統將晶片堆疊於基板上的半導體封裝而言，在堆疊相同數量的晶片下，具有本發明的基板結構的半導體封裝可以減少需被封裝的晶片層數，降低於基板上堆疊晶片及封裝堆疊晶片的製程步驟，進而增加封裝生產效益，提高產品儲存容量。此外，還可有效縮短輸入/輸出（Input/output, I/O）的傳輸距離與阻抗，有利於先進產品的開發。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30:半導體封裝100、200、300:基板結構110:核心層110a:核心層的第一表面110b:核心層的第二表面111:核心層導通孔120:第一內部晶片120a、220a、320a:主動面120b、220b、320b:非主動面120s:側壁130:第一線路結構131:第一圖案化導電層132:第一導通柱133:第一接墊140:第一絕緣層170:第二線路結構171:第二圖案化導電層172:第二導通柱173:第二接墊174:導電端子180:第二絕緣層190:外部晶片191:封裝膠體220:第二內部晶片320:第三內部晶片
圖1是依照本發明第一實施例的半導體封裝的剖面示意圖。 圖2是依照本發明第二實施例的半導體封裝的剖面示意圖。 圖3是依照本發明第三實施例的半導體封裝的剖面示意圖。
10:半導體封裝
100:基板結構
110:核心層
110a:核心層的第一表面
110b:核心層的第二表面
111:核心層導通孔
120:第一內部晶片
120a:主動面
120b:非主動面
120s:側壁
130:第一線路結構
131:第一圖案化導電層
132:第一導通柱
133:第一接墊
140:第一絕緣層
170:第二線路結構
171:第二圖案化導電層
172:第二導通柱
173:第二接墊
174:導電端子
180:第二絕緣層
190:外部晶片
191:封裝膠體

Claims (10)

  1. 一種基板結構，包括： 一核心層，包括一第一表面； 一第一內部晶片，設置於該核心層的該第一表面上； 一第一線路結構，包括一第一圖案化導電層及一第一導通柱，其中該第一圖案化導電層設置於該核心層的該第一表面上，且該第一導通柱設置於該第一圖案化導電層上，並與該第一內部晶片電性連接；以及 一第一絕緣層，覆蓋該核心層的該第一表面、該第一內部晶片及該第一圖案化導電層及部分的該第一導通柱，並暴露出該第一導通柱上表面而形成一第一接墊。
  2. 如申請專利範圍第1項所述的基板結構，其中該第一內部晶片具有相對的一主動面與一非主動面，該第一內部晶片的該非主動面朝向該核心層的該第一表面，該第一圖案化導電層從該第一內部晶片的該主動面延伸至該核心層的該第一表面。
  3. 如申請專利範圍第1項所述的基板結構，更包括： 一第二線路結構，包括一第二圖案化導電層，其中該第二圖案化導電層設置於該核心層的一第二表面上，其中該第二表面相對於該第一表面； 一第二絕緣層，覆蓋該核心層的該第二表面及該第二圖案化導電層，其中該第二線路結構包括貫穿該第二絕緣層的一第二導通柱及連接於該第二導通柱且外露的一第二接墊，且該第二導通柱連接於該第二圖案化導電層；以及 一第二內部晶片，設置於該核心層的該第二表面上，其中該第二圖案化導電層電性連接於該第二內部晶片，且該第二絕緣層覆蓋該第二內部晶片。
  4. 如申請專利範圍第3項所述的基板結構，更包括： 一核心層導通孔，貫穿該核心層，且電性連接於該第一圖案化導電層與該第二圖案化導電層。
  5. 如申請專利範圍第1項所述的基板結構，更包括： 一第三內部晶片，疊置於該第一內部晶片上，該第一圖案化導電層電性連接於該第三內部晶片，且該第一絕緣層覆蓋該第三內部晶片。
  6. 如申請專利範圍第5項所述的基板結構，其中該第三內部晶片的尺寸小於或等於該第一內部晶片的尺寸。
  7. 如申請專利範圍第5項所述的基板結構，其中該第三內部晶片具有相對的一主動面與一非主動面，該第三內部晶片的該非主動面朝向該核心層的該第一表面，該第一圖案化導電層從該第三內部晶片的該主動面延伸至該第一表面。
  8. 如申請專利範圍第1項所述的基板結構，其中，該第一內部晶片為一被動元件。
  9. 一種半導體封裝，包括： 一如申請專利範圍第1項至第8項中任一項所述的基板結構；以及 一外部晶片，配置於該第一絕緣層上，且電性連接至該第一接墊。
  10. 如申請專利範圍第9項所述的半導體封裝，更包括： 一封裝膠體，配置於該第一絕緣層上且包覆該外部晶片。
TW107135651A 2018-10-09 2018-10-09 基板結構以及半導體封裝 TW202015208A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107135651A TW202015208A (zh) 2018-10-09 2018-10-09 基板結構以及半導體封裝
CN201910163106.6A CN111029322A (zh) 2018-10-09 2019-03-05 基板结构以及半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107135651A TW202015208A (zh) 2018-10-09 2018-10-09 基板結構以及半導體封裝

Publications (1)

Publication Number Publication Date
TW202015208A true TW202015208A (zh) 2020-04-16

Family

ID=70203500

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107135651A TW202015208A (zh) 2018-10-09 2018-10-09 基板結構以及半導體封裝

Country Status (2)

Country Link
CN (1) CN111029322A (zh)
TW (1) TW202015208A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431307B1 (ko) * 1998-12-29 2004-09-18 주식회사 하이닉스반도체 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
CN109616485A (zh) * 2012-06-22 2019-04-12 株式会社尼康 基板、拍摄单元及拍摄装置
KR102072846B1 (ko) * 2012-12-18 2020-02-03 에스케이하이닉스 주식회사 임베디드 패키지 및 제조 방법
US20150130000A1 (en) * 2013-11-12 2015-05-14 Teng Yen Lin Chip package structure and method for manufacturing the same

Also Published As

Publication number Publication date
CN111029322A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
US7453153B2 (en) Circuit device
TW201826461A (zh) 堆疊型晶片封裝結構
US10916526B2 (en) Method for fabricating electronic package with conductive pillars
TWI569390B (zh) 電子封裝件及其製法
US9907186B1 (en) Electronic package structure and method for fabricating the same
TWI649839B (zh) 電子封裝件及其基板構造
TW201517240A (zh) 封裝結構及其製法
TWI496258B (zh) 封裝基板之製法
TW201603215A (zh) 封裝結構及其製法
US20020093093A1 (en) Semiconductor package with stacked dies
TWI548050B (zh) 封裝結構及其製法與封裝基板
TWI640068B (zh) 電子封裝件及其製法
US20180068870A1 (en) Electronic package and method for fabricating the same
TWI723414B (zh) 電子封裝件及其製法
TW202139375A (zh) 電子封裝件
TWI645518B (zh) 封裝結構及其製法
TWI610402B (zh) 電子封裝結構及其製法
TWI591739B (zh) 封裝堆疊結構之製法
TWI567843B (zh) 封裝基板及其製法
TW202015208A (zh) 基板結構以及半導體封裝
TWI614844B (zh) 封裝堆疊結構及其製法
CN111490025A (zh) 电子封装件及其封装基板与制法
TWI634629B (zh) 電子封裝件及其製法
TWI733093B (zh) 半導體封裝結構及其製造方法
TWI615927B (zh) 電子封裝件暨基板結構及其製法