CN107251220A - 包括多个过孔连接器和具有梯形状的金属结构的集成电路器件 - Google Patents

包括多个过孔连接器和具有梯形状的金属结构的集成电路器件 Download PDF

Info

Publication number
CN107251220A
CN107251220A CN201580075718.XA CN201580075718A CN107251220A CN 107251220 A CN107251220 A CN 107251220A CN 201580075718 A CN201580075718 A CN 201580075718A CN 107251220 A CN107251220 A CN 107251220A
Authority
CN
China
Prior art keywords
hole connector
coupled
metal
metal structure
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580075718.XA
Other languages
English (en)
Inventor
S·S·宋
N·N·莫朱梅德
杨达
C·F·耶普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107251220A publication Critical patent/CN107251220A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Abstract

在特定方面中，一种装置包括集成电路的第一过孔。该装置包括集成电路的第二过孔。该装置包括耦合到第一过孔的第一过孔连接器。该装置包括耦合到第二过孔的第二过孔连接器。该装置进一步包括金属结构，该金属结构与第一过孔连接器和第二过孔连接器分离并且环绕它们。

Description

包括多个过孔连接器和具有梯形状的金属结构的集成电路 器件
优先权要求
本申请要求来自于2015年2月10日提交的共同拥有的美国临时专利申请No.62/114,563和2015年9月16日提交的美国非临时专利申请No.14/855,939的优先权，前述申请中的每个申请的内容以它们的整体通过引用明确地并入本文。
技术领域
本公开一般地涉及一种集成电路器件，其包括多个过孔连接器和具有梯形状的金属结构。
背景技术
技术的进步已经产生更小且更强大的计算设备。例如，各种便携式个人计算设备(包括诸如移动电话和智能电话的无线电话、平板计算机和膝上型计算机)是小型的、重量轻且容易由用户携带。这些设备可以通过无线网络来传送语音和数据分组。进一步地，许多这样的设备包含另外的功能，诸如数字静态相机、数字摄像机、数字记录器、以及音频文件播放器。此外，这样的设备能够处理可以用来访问互联网的可执行指令，包括软件应用，诸如web浏览器应用。如此，这些设备可以包括显著的计算和联网能力。
在使用1维(1D)金属设计来形成第一金属层(即，“金属-1”或M1层)的存储器(例如，静态随机访问存储器(SRAM))的一些实施方式中，不同的金属“轨道”被用于存储器单元的字线和存储器单元的电力线。在一些实施方式中，字线可以形成在第二金属层(即，“金属-2”或M2层)中，并且字线连接焊盘可以形成在第一金属层中。为了形成字线连接焊盘，可以使用切割金属图案来执行切割过程。当集成电路设计大小随着制造技术而减小(即，缩放)时，切割金属图案的尺寸(诸如切割金属图案的宽度或切割金属图案与附近金属线之间的节距)也减小。当切割金属图案的尺寸继续减小时，对金属切割图案进行图案化变得更加困难。
发明内容
本公开描述了一种集成电路，其包括多个过孔连接器和金属结构，金属结构与多个金属连接器分离并且环绕(例如，围绕)它们。例如，金属结构可以具有梯形状并且可以环绕多个过孔连接器。过孔连接器和金属结构可以被包括在集成电路的第一金属层(例如，“金属-1”或M1层)中。每个过孔连接器可以耦合到一组过孔，该组过孔被配置为耦合第一层(例如，第一金属层下方的电路组件层)中包括的电路组件和第二金属层(例如，“金属-2”或M2层)中包括的字线。在特定实施方式中，过孔连接器(以及对应的过孔组)可以被配置为将第一层中包括的晶体管的栅极耦合到第二金属层中包括的字线。因为金属结构与多个过孔连接器分离，所以每个过孔连接器与其他过孔连接器隔离，并且由此使得每个过孔组能够把来自第一层和第二金属层的不同元件耦合在一起。另外地，具有梯形状的金属结构在制造过程期间可以使用一个或多个心轴和多个间隔物来形成。因为金属结构环绕多个过孔连接器，所以过孔连接器无需使用切割金属图案执行切割过程而被形成。
在特定方面中，一种装置包括第一过孔和第二过孔。该装置包括耦合到第一过孔的第一过孔连接器和耦合到第二过孔的第二过孔连接器。该装置进一步包括金属结构，该金属结构与第一过孔连接器和第二过孔连接器分离并且环绕它们。
在另一特定方面中，一种制造集成电路器件的方法包括形成包括一个或多个电路元件的第一层。该方法进一步包括形成包括第一过孔连接器、第二过孔连接器、以及金属结构的第二层，金属结构与过孔连接器分离并且环绕它们。
在特定方面中，一种装置包括用于耦合第一组过孔的部件。该装置包括用于耦合第二组过孔的部件。该装置进一步包括用于传导的部件。用于传导的部件可以与用于耦合第一组过孔的部件和用于耦合第二组过孔的部件分离并且可以环绕它们。
在另一特定方面中，一种非瞬态计算机可读介质存储指令，这些指令在由处理器执行时使得处理器执行操作，这些操作包括：发起包括第一电路元件和第二电路元件的第一层的形成。这些操作包括发起多个心轴结构的形成。这些操作包括发起靠近多个心轴结构中的每个的间隔材料的沉积以形成间隔物。这些操作包括发起多个心轴结构的去除。这些操作包括发起硬掩膜蚀刻过程的执行以在间隔物周围形成沟槽。这些操作包括发起间隔物的去除。这些操作包括发起利用金属对沟槽的填充以产生第一过孔连接器、第二过孔连接器、以及金属结构。金属结构可以与第一过孔连接器和第二过孔连接器分离并且可以环绕它们。这些操作进一步包括发起耦合到第一电路元件和第一过孔连接器的第一过孔的图案化和耦合到第二电路元件和第二过孔连接器的第二过孔的图案化。
由所公开的方面中的至少一个方面提供的一个特定优点是包括多个过孔连接器和金属结构的集成电路，该金属结构与多个过孔连接器分离并且环绕它们。通过形成这样的金属结构，多个过孔连接器可以不使用切割金属图案而被形成，由此降低制造过程的复杂度和/或成本。另外，金属结构可以具有梯形状，这可以允许使用比其他实施方式更少的过孔，并且可以减少金属结构上的VSS波动。
本公开的其他方面、优点、以及特征在详查整个申请之后将变得明显，整个申请包括以下章节：附图说明、具体实施方式、以及权利要求。
附图说明
图1是包括多个过孔连接器和金属结构的集成电路器件的侧视图的示图，金属结构与多个过孔连接器分离并且环绕它们；
图2是图1的集成电路器件的自上向下视图的示图；
图3A至图3D图示了制造图1的集成电路器件的第一过程的阶段；
图4A至图4D图示了制造图1的集成电路器件的第二过程的阶段；
图5是图示了制造图1的集成电路器件的方法的流程图；
图6是包括图1的集成电路器件的设备的框图；以及
图7是制造包括图1的集成电路器件的设备的制作过程的说明性方面的数据流程图。
具体实施方式
参考图1，示出了包括多个过孔连接器和金属结构的集成电路器件100的侧视图的示图。集成电路器件100包括第一过孔连接器102、第二过孔连接器104、以及金属结构106。金属结构106与第一过孔连接器102和第二过孔连接器102分离并且环绕(例如，围绕)它们。金属结构106可以通过电介质(例如，图1中的金属结构106、第一过孔连接器102和第二过孔连接器104之间的非阴影区域)与第一过孔连接器102和第二过孔连接器104分离。金属结构106可以环绕第一过孔连接器102和第二过孔连接器104。例如，如图2中所图示的，金属结构106的一部分可以环绕第一区域，并且第一过孔连接器102可以位于第一区域中。另外，金属结构106的另一部分可以环绕第二区域，并且第二过孔连接器104可以位于第二区域中。如参考图2进一步描述的，第一金属结构可以具有梯形状。
如图1中所图示的，第一过孔连接器102、第二过孔连接器104和金属结构106可以被包括在第一金属层142(例如，“金属-1”或M1层)中，第一金属层142在图1中所图示的方位中可以设置在电路元件层140上方和第二金属层144(例如，“金属-2”或M2层)下方。图1中所图示的方位是说明性的，并且集成电路器件100在其他实施方式中可以具有其他方位。在特定方面中，第一过孔连接器102、第二过孔连接器104和金属结构106被包括在集成电路器件100的第一金属层142中。在这一方面中，第一金属层142设置在包含至少一个电路元件的电路元件层140上方。
第一过孔连接器102可以耦合到包括第一过孔110(V1)和第二过孔120(V2)的第一组过孔，并且第二过孔连接器104可以耦合到包括第三过孔112(V3)和第四过孔122(V4)的第二组过孔。如图1中所图示的，第一过孔110和第三过孔112可以被包括在相同的过孔层中，并且第二过孔120和第四过孔122可以被包括在相同的过孔层中。第一过孔110可以耦合到第一电路元件，诸如第一晶体管130的第一栅极134。第一晶体管130可以被包括在电路元件层140中。第二过孔120可以耦合到第二金属层144中包括的第一字线150。类似地，第三过孔112可以耦合到第二电路元件，诸如第二晶体管132的第二栅极136。第二晶体管132可以被包括在电路元件层140中。第四过孔122可以耦合到第二金属层144中包括的第二字线152。
因为金属结构106与过孔连接器102和104中的每个分离，所以过孔连接器(例如，102和104)中的每个被隔离，并且可以耦合到电路元件层140和第二金属层144中的不同器件或结构。例如，第一过孔连接器102可以与第二过孔连接器104电隔离(例如，未电耦合到第二过孔连接器104)。相比第二过孔连接器104，第一过孔连接器102可以耦合到电路元件层140和第二金属层144中的不同元件。
在一些实施方式中，第一金属层142中的金属线可以在第一对齐方向上(例如，水平地)对齐，并且第二金属层144中的金属线可以在第二对齐方向上(例如，垂直地)对齐。例如，如图1中所图示的，过孔连接器102和104可以在第一对齐方向上排布路线，并且字线150和152可以在第二对齐方向上排布路线。这一对齐可以使得第一过孔连接器102能够耦合到第一字线150，并且使得第二过孔连接器104能够耦合到第二字线152。
在一些实施方式中，集成电路器件100可以包括或对应于存储器器件(例如，包括一个或多个存储器单元的存储器)。例如，集成电路器件100可以包括或对应于静态随机访问存储器(SRAM)器件。字线150和152可以耦合到SRAM器件的SRAM单元，并且晶体管130和132可以对应于SRAM单元的晶体管，诸如传递栅极晶体管。在特定实施方式中，SRAM单元可以是六晶体管(6T)SRAM单元。
在一些实施方式中，第一过孔连接器102和第二过孔连接器104可以包括(或被称为)“字线连接焊盘”。第一过孔连接器102可以包括或对应于耦合到存储器单元的第一字线150的字线连接焊盘。另外，第二过孔连接器104可以包括或对应于耦合到存储器单元的第二字线152的字线连接焊盘。
在一些实施方式中，金属结构106包括电压源连接。例如，金属结构106可以是耦合到存储器的电压源的金属线。在一些实施方式中，金属结构106可以耦合到电压源(VSS)。在其他实施方式中，金属结构106可以耦合到地面。存储器的一个或多个晶体管可以通过耦合到金属结构106来耦合到VSS(或地面)。在特定实施方式中，金属结构106可以是用于两个相邻存储器单元的电压源连接。在这种实施方式中，金属结构106可以被称为“合并的VSS线”。
在特定方面中，第一过孔连接器102可以将第一过孔110耦合到第二过孔120，并且第一过孔110和第二过孔120可以形成第一过孔组。第二过孔连接器104可以将第三过孔112耦合到第四过孔122，并且第三过孔112和第四过孔122可以形成第二过孔组。另外，第一过孔110可以将第一晶体管130的第一栅极134耦合到第一过孔连接器102，并且第二过孔120可以将第一过孔连接器102耦合到第一字线150。在一些实施方式中，第一栅极134被包括在集成电路器件100的第一层(例如，电路元件层140)中。第一过孔连接器102、第二过孔连接器104和金属结构106被包括在集成电路器件100的第一金属层142中。第一字线150被包括在集成电路器件100的第二金属层144中。在一些实施方式中，集成电路器件100包括或对应于SRAM器件。第一晶体管130和第一字线150可以被包括在SRAM器件的6T存储器单元中。
通过形成过孔连接器102和104以及金属结构106，如本文进一步描述的，过孔连接器102和104可以无需使用切割金属图案执行切割过程而被形成。因为金属结构106与过孔连接器102和104分离并且环绕它们，所以过孔连接器102和104中的每个能够耦合到集成电路器件100的其他层中的不同结构。将过孔连接器102和104耦合到不同结构可以降低集成电路器件100中排布路线的复杂度。另外，因为金属结构106被形成为与过孔连接器102和104分离并且环绕它们，所以如本文进一步描述的，金属结构106可以无需使用切割金属图案而被形成。无需使用切割金属图案而形成金属结构106降低了集成电路器件100的制造过程的复杂度和/或成本。另外，与不具有梯形状的其他存储器中的VSS线相比，金属结构106可以具有由于梯形状所致的降低的VSS波动。
参考图2，图1的集成电路器件100的自上向下视图的示图被示出并且被标示为200。第一过孔连接器102、第二过孔连接器104、金属结构106、第一过孔110、第三过孔112、以及第五过孔114被标记。为了图示的便利，未图示通向第二金属层144的过孔。
如图2中所图示的，金属结构106具有梯形状。具有梯形状的金属结构106可以使得金属结构106能够与第一过孔连接器102和第二过孔连接器104中的每个分离并环绕它。为了进行说明，金属结构106的第一部分环绕第一过孔连接器102，并且金属结构106的第二部分环绕第二过孔连接器104。另外，金属结构106与过孔连接器102和104分离。在一些实施方式中，金属结构106通过电介质材料(例如，图2中所图示的非阴影区域)与过孔连接器102和104分离。虽然描述了一个金属结构和两个过孔连接器，但是在其他实施方式中可以形成多于一个金属结构和多于两个过孔连接器。例如，如图2中所图示的，可以形成具有梯形状的多个金属结构，并且每个金属结构可以与多个过孔连接器分离并可以环绕它们。多个金属结构和多个过孔连接器可以被包括在存储器器件(诸如SRAM存储器阵列)中。
图3A至图3D图示了制造图1的集成电路器件100的第一过程的阶段。在特定实施方式中，第一过程的步骤可以由参考图7描述的一个或多个设备来发起和/或执行。
参考图3A，制造集成电路器件的第一过程的至少一个阶段的第一说明性示图被示出并且被标示为300。集成电路器件可以包括或对应于图1的集成电路器件100。如图3A中所图示的，多个心轴可以被形成在集成电路器件的层上。多个心轴可以包括第一组非连续心轴元件，第一组非连续心轴元件包括第一心轴元件302和第二心轴元件304。多个心轴还可以包括第二组非连续心轴元件，第二组非连续心轴元件包括第三心轴元件306和第四心轴元件308。多个心轴还可以包括单一心轴310。单一心轴310可以靠近第一组非连续心轴元件。如图3A中所图示的，第一组非连续心轴元件、第二组非连续心轴元件、以及单一心轴310中的每个可以具有第一对齐方向(例如，水平或垂直)。
参考图3B，制造集成电路器件的第一过程的至少一个阶段的第二说明性示图被描绘并且被标示为400。如图3B中所图示的，间隔物材料可以被沉积在多个心轴结构附近以形成多个间隔物结构402、404、406、408以及410。如图3B中所图示的，间隔物结构402和404可以对应于第一组非连续心轴元件，间隔物结构406和408可以对应于第二组非连续心轴元件，并且间隔物结构410可以对应于单一心轴310。图3B还图示了第一组非连续心轴元件和间隔物结构402和404的展开视图。如展开视图中所图示的，心轴元件302和304以及间隔物结构402和404通过缺口-间隔图案412分离。缺口-间隔图案412可以在制造集成电路器件的过程的进一步阶段中被用来形成金属结构106。
参考图3C，制造集成电路器件的第一过程的至少一个阶段的第三说明性示图被示出并且被标示为500。如图3C中所图示的，在形成间隔物结构402、404、406、408和410之后，多个心轴结构被去除。多个心轴结构的去除无需使用切割金属图案执行切割过程而被执行。
参考图3D，制造集成电路器件的第一过程的至少一个阶段的第四说明性示图被示出并且被标示为600。如图3D中所图示的，在多个心轴结构的去除之后，间隔物结构可以在硬掩膜蚀刻过程的执行期间被用作硬掩膜。硬掩膜蚀刻过程的执行形成沟槽502、504、506、508以及510。例如，沟槽502和504可以对应于第一组非连续心轴元件。沟槽506和508可以对应于第二组非连续心轴元件。在形成沟槽502-510之后，间隔物结构402-410可以被去除。如图2中所示出的，沟槽502和504可以利用金属填充以形成过孔连接器102和104，并且沟槽510可以被填充以形成金属结构106。沟槽506和508可以被填充以形成另外的金属结构。
因为多个过孔连接器102和104以及金属结构106使用多个心轴结构被形成，所以过孔连接器102和104无需使用切割金属图案执行切割过程而被形成。为了进行说明，在其他制造过程中，通过形成较大金属结构并且使用切割掩膜执行切割过程以去除较大金属结构的部分(导致小金属结构)，而形成了具有与周围金属结构(例如，金属结构106)的紧密节距的小金属结构，诸如过孔连接器102和104。使用切割金属图案执行切割过程增加了制造过程的复杂度和成本。因此，图3A至图3D中所图示的步骤通过避免使用切割金属图案执行切割过程来降低制造过程的复杂度和成本。
图4A至图4D图示了制造图1的集成电路器件100的第二过程的阶段。在特定实施方式中，第一过程的步骤可以由参考图7描述的一个或多个设备来发起和/或执行。
参考图4A，制造集成电路器件的第二过程的至少一个阶段的第二说明性示图被示出并且被标示为700。集成电路器件可以包括或对应于图1的集成电路器件100。如图4A中所图示的，多个心轴结构可以被形成。多个心轴结构可以包括具有梯形状的心轴结构702。多个心轴结构还可以包括具有梯形状的第二心轴结构704。心轴结构可以被形成为具有梯形状，以替代如图3A中所示出的被形成为非连续心轴元件的组。
参考图4B，制造集成电路器件的第二过程的至少一个阶段的第二说明性示图被示出并且被标示为800。如图4B中所图示的，间隔物材料可以被沉积在多个心轴结构702附近以形成间隔物结构802和804。间隔物结构802和804可以被形成在具有梯形状的心轴结构702的部分内。另外，在展开视图中示出了心轴结构702的梯形状。在心轴结构702的展开视图中，心轴结构702被图示具有心轴结构702的连接之间的间隔物结构和缺口间隔图案。
参考图4C，制造集成电路器件的第二过程的至少一个阶段的第三说明性示图被示出并且被标示为900。如图4C中所图示的，多个心轴结构可以被去除，留下间隔物结构802和804。多个心轴结构可以无需使用切割掩膜图案执行切割过程而被去除。
参考图4D，制造集成电路器件的第二过程的至少一个阶段的第四说明性示图被示出并且被标示为980。如图4D中所图示的，在多个心轴结构的去除之后，间隔物结构可以在硬掩膜蚀刻过程的执行期间被用作硬掩膜。硬掩膜蚀刻过程的执行形成沟槽982、984、986、988以及990。沟槽982和984可以对应于第一组非连续心轴元件。沟槽986和988可以对应于第二组非连续心轴元件。在形成沟槽982-990之后，间隔物结构802和804可以被去除。如图2中所示出的，沟槽982和984可以利用金属填充以形成过孔连接器102和104，并且沟槽990可以被填充以形成金属结构106。沟槽986和988可以被填充以形成另外的金属结构。
因为多个过孔连接器102和104以及金属结构106使用多个心轴结构被形成，所以过孔连接器102和104无需使用切割金属图案执行切割过程而被形成。使用切割金属图案执行切割过程增加了制造过程的复杂度和成本。因此，图4A至图4C中所图示的步骤通过避免使用切割金属图案执行切割过程来降低制造过程的复杂度和成本。
参考图5，描绘了形成集成电路器件的方法1000的说明性方面的流程图。例如，集成电路器件可以包括图1的集成电路器件100。参考图5，制造集成电路器件的方法1000包括：在1002处，形成包括第一电路元件和第二电路元件的第一层；以及在1004处，形成多个心轴结构。例如，第一层(例如，图1的电路元件层140)可以通过集成电路制造过程的初始阶段来形成。多个心轴结构可以如图3A或图4A中所示出的被形成。该方法进一步包括：在1006处，靠近多个心轴结构中的每个来沉积间隔材料以形成间隔物。例如，材料可以被沉积以形成图3B或图4B中所示出的间隔物。
在特定实施方式中，多个心轴结构可以包括具有梯形状的心轴结构。例如，多个心轴结构可以包括图4A的心轴结构702，其具有梯形状。在另一特定实施方式中，多个心轴结构可以包括在第一对齐方向上对齐的第一组非连续心轴元件以及在第一对齐方向上对齐的第二组非连续心轴元件。例如，多个心轴结构可以包括图3A的第一组非连续心轴元件(例如，心轴元件302和304)和第二组非连续元件(例如，心轴元件306和308)。两组非连续元件可以在第一对齐方向上(例如，水平)对齐。另外地或替换地，多个心轴结构可以包括靠近第一组非连续心轴元件的第三单一心轴。例如，多个心轴结构可以包括靠近心轴元件302和304的单一心轴310。
该方法进一步包括：在1008处，去除多个心轴结构。例如，图3A和图4A中示出的心轴结构可以通过执行蚀刻过程或另一去除过程而被去除。如参考图3C和图4C描述的，心轴结构可以无需使用切割金属图案执行切割过程而被去除。方法1000进一步包括：在1010处，执行硬掩膜蚀刻过程以在间隔物周围形成沟槽；以及在1012处，去除间隔物。例如，沟槽502、504和510可以如图3D中所图示的被形成。在特定实施方式中，如参考图3D描述的，间隔物可以在硬掩膜蚀刻过程期间被用作硬掩膜。
方法1000进一步包括：在1014处，利用金属填充沟槽以产生第一过孔连接器、第二过孔连接器、以及金属结构。图1和图2中示出了第一过孔连接器102、第二过孔连接器104、以及金属结构106的示例。金属结构与第一过孔连接器和第二过孔连接器分离并且环绕(例如，围绕)它们。例如，金属结构106具有梯形状并且与多个过孔连接器(例如，过孔连接器102、104)分离并且环绕它们。形成第一过孔连接器、第二过孔连接器、以及金属结构可以形成第二层(例如，图1的第一金属层142)的至少一部分。方法1000进一步包括：在1016处，对耦合到第一电路元件和第一过孔连接器的第一过孔进行图案化，并且对耦合到第二电路元件和第二过孔连接器的第二过孔进行图案化。例如，第一过孔110可以耦合到第一晶体管130的第一栅极134，并且耦合到第一过孔连接器102。如图1中示出的，第三过孔112可以耦合到第二晶体管132的第二栅极136，并且耦合到第二过孔连接器104。
方法1000可以形成多个过孔连接器以及与多个过孔连接器分离并且环绕它们的金属结构。通过形成这样的金属结构，多个过孔连接器可以无需使用切割金属图案执行切割过程而被形成，由此降低制造过程的复杂度和/或成本。
图5的方法1000可以由现场可编程门阵列(FPGA)设备、专用集成电路(ASIC)、诸如中央处理单元(CPU)的处理单元、数字信号处理器(DSP)、控制器、另一硬件设备、固件设备、或它们的任何组合来实施。作为示例，图5的方法1000可以由执行存储器(诸如非瞬态计算机可读介质)处存储的指令的一个或多个处理器来执行。如进一步参考图7描述的，一个或多个处理器和存储器可以集成在执行制造过程的半导体制造厂的装备内。
参考图6，描绘了无线通信设备1100的特定说明性实施方式的框图。设备1100可以包括图1的集成电路器件100。
设备1100包括耦合到存储器1132的处理器1100，诸如数字信号处理器(DSP)。处理器1110可以包括图1的集成电路器件100。例如，处理器1110可以包括缓存、寄存器、或另一存储器，其包括图1的集成电路器件100。作为另一示例，存储器1132可以包括存储器单元，存储器单元包括图1的集成电路器件100。
存储器1132包括指令1168(例如，可执行指令)，诸如计算机可读指令或处理器可读指令。指令1168可以包括由计算机(诸如处理器1110)可执行的一个或多个指令。
图6还图示了耦合到处理器1110和显示器1128的显示控制器1126。编码器/解码器(CODEC)1134也可以耦合到处理器1110。扬声器1136和麦克风1138可以耦合到CODEC 1134。
图6还图示了无线接口1140和收发器1146(诸如无线控制器)可以耦合到处理器1110和天线1142，以使得经由天线1142、收发器1146和无线接口1140接收的无线数据可以被提供给处理器1110。在一些实施方式中，处理器1110、显示控制器1126、存储器1132、CODEC1134、无线接口1140、以及收发器1146被包括在系统级封装或片上系统设备1122中。在一些实施方式中，输入设备1130和电源1144耦合到片上系统设备1122。此外，在特定方面中，如图11中所图示的，显示器1128、输入设备1130、扬声器1136、麦克风1138、天线1142、以及电源1144在片上系统设备1122之外。然而，显示器1128、输入设备1130、扬声器1136、麦克风1138、天线1142、以及电源1144中的每个可以耦合到片上系统设备1122的组件，诸如接口或控制器。虽然集成电路器件100被描绘为分别包括在处理器1110或存储器1132中，但是集成电路器件100可以被包括在设备1100的另一组件或耦合到设备1100的组件中。例如，集成电路器件100可以被包括在无线接口1140、收发器1146、电源1144、输入设备1130、显示控制器1126、或包括存储器单元的另一组件中。
结合图1至图6的所描述的方面中的一个或多个，公开了一种装置，其可以包括用于耦合第一组过孔的部件和用于耦合第二组过孔的部件。用于耦合第一组过孔的部件可以包括或对应于第一过孔连接器102、被配置为耦合第一组过孔的一个或多个其他结构或电路、或它们的任何组合，并且用于耦合第二组过孔的部件可以包括或对应于第二过孔连接器104、被配置为耦合第二组过孔的一个或多个其他结构或电路、或它们的任何组合。
该装置可以进一步包括用于传导的部件。用于传导的部件可以与用于耦合第一组过孔的部件和用于耦合第二组过孔的部件分离且可以环绕它们。用于传导的部件可以包括或对应于金属结构106、被配置为耦合第一组过孔的一个或多个其他结构或电路、或它们的任何组合。
所公开的实施例中的一个或多个可以被实施在系统或装置(诸如设备1100)中，该系统或装置可以包括通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、卫星电话、计算机、平板、便携式计算机、或台式计算机。另外，设备1100可以包括机顶盒、娱乐单元、导航设备、个人数字助理(PDA)、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频盘(DVD)播放器、便携式数字视频播放器、存储或取回数据或计算机指令的任何其他设备、或它们的组合。作为另一说明性的非限制性示例，系统或装置可以包括远程单元(诸如移动电话)、手持个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用全球定位系统(GPS)的设备、导航设备、固定位置数据单元(诸如量表读取装备)、或存储或取回数据或计算机指令的任何其他设备、或它们的任何组合。
前面公开的设备和功能可以被设计并配置到计算机可读介质上存储的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或所有这样的文件可以被提供给制造处置器以基于这样的文件来制造设备。产生的产品包括半导体晶片，半导体晶片然后被切割成半导体管芯并且被封装到半导体芯片中。半导体芯片然后在上文描述的设备中被采用。图7描绘了电子设备制作过程1200的特定说明性实施方式。
物理器件信息1202在制作过程1200处(诸如在研究计算机1206处)被接收。物理器件信息1202可以包括表示半导体器件(诸如图1的集成电路器件100)的至少一个物理性质的设计信息。例如，物理器件信息1202可以包括物理参数、材料特性、以及经由耦合到研究计算机1206的用户接口1204被输入的结构信息。研究计算机1206包括耦合到诸如存储器1210的计算机可读介质(例如，非瞬态计算机可读介质)的处理器1208，诸如一个或多个处理核心。存储器1210可以存储计算机可读指令，它们可执行以使得处理器1208转换物理器件信息1202以符合于文件格式并生成库文件1212。
在特定实施方式中，库文件1212包括至少一个数据文件，该至少一个数据文件包括经转换的设计信息。例如，库文件1212可以包括半导体器件(包括图1的集成电路器件100)的库，其被提供用于与电子设计自动化(EDA)工具1220一起使用。
库文件1212可以结合设计计算机1214处的EDA工具1220一起使用，设计计算机1214包括耦合到存储器1218的处理器1216，诸如一个或多个处理核心。EDA工具1220可以被存储作为存储器1218处的处理器可执行指令，用以使得设计计算机1214的用户能够设计包括库文件1212的图1的集成电路器件100的电路。例如，设计计算机1214的用户可以经由耦合到设计计算机1214的用户接口1224输入电路设计信息1222。电路设计信息1222可以包括表示半导体器件(诸如图1的集成电路器件100)的至少一个物理性质的设计信息。为了进行说明，电路设计性质可以包括特定电路的标识和与电路设计中的其他元件的关系、定位信息、特征大小信息、互连信息、或表示半导体器件的物理性质的其他信息。
设计计算机1214可以被配置为转换包括电路设计信息1222的设计信息以符合于文件格式。为了进行说明，文件形成可以包括表示平面几何形状的数据库二进制文件格式、文本标签、以及与层级格式(诸如图形数据系统(GDSII)文件格式)中的电路布局有关的其他信息。设计计算机1214可以被配置为生成包括经转换的设计信息的数据文件，诸如GDSII文件1226，其除了其他电路或信息之外还包括描述图1的集成电路器件100的信息。为了进行说明，数据文件可以包括与片上系统(SOC)对应的信息，该SOC包括图1的集成电路器件100并且其还包括SOC内的另外的电子电路和组件。
GDSII文件1226可以在制造过程1228处被接收，以根据GDSII文件1226中的经转换的信息来制作图1的集成电路器件100。例如，器件制作过程可以包括向掩膜制作器1230提供GDSII文件1226，以创建如代表性掩膜1232所图示的一个或多个掩膜，诸如将与光刻处理一起使用的掩膜。掩膜1232可以在制造过程1228期间被用来生成一个或多个晶片1233，其可以被测试并分离成管芯，诸如代表性管芯1236。管芯1236包括电路，该电路包括图1的集成电路器件100。
例如，制造过程1228可以包括处理器1234和存储器1235以发起和/或控制制造过程1228。存储器1235可以包括可执行指令，诸如计算机可读指令或处理器可读指令。可执行指令可以包括由计算机(诸如处理器1234)可执行的一个或多个指令。
制造过程1228可以由完全自动化或部分自动化的制造系统来实施。例如，制造过程1228可以根据时间表被自动化。制造系统可以包括制造装备(例如，处理工具)来执行一个或多个操作以形成半导体器件。例如，沉积一种或多种材料、外延地生长一种或多种材料、共形地沉积一种或多种材料、应用硬掩膜、应用蚀刻掩膜、执行蚀刻、执行平面化、形成虚设栅极堆叠、形成栅极堆叠、执行标准清洁1类型，等等。
制造系统(例如，执行制造过程1228的自动化系统)可以具有分布式架构(例如，层级结构)。例如，制造系统可以包括一个或多个处理器(诸如处理器1234)、一个或多个存储器(诸如存储器1235)、和/或根据分布式架构分布的控制器。分布式架构可以包括高级别处理器，其控制或发起一个或多个低级别系统的操作。例如，制造过程1228的高级别部分可以包括一个或多个处理器，诸如处理器1234，并且低级别系统可以每个包括一个或多个对应的控制器或可以由其控制。特定低级别系统的特定控制器可以从高级别系统接收一个或多个指令(例如，命令)，可以向下级模块或过程工具发出子命令，并且可以向高级别系统传送回状态数据。一个或多个低级别系统中的每个可以与制造装备(例如，处理工具)的一个或多个对应块相关联。在特定方面中，制造系统可以包括分布在制造系统中的多个处理器。例如，制造系统的低级别系统组件的控制器可以包括处理器，诸如处理器1234。
替换地，处理器1234可以是制造系统的高级别系统的一部分、子系统、或组件。在另一方面中，处理器1234包括各种级别处的分布式处理和制造系统的组件。
因此，处理器1234可以包括处理器可执行指令，其在由处理器1234执行时，使得处理器1234发起或控制集成电路器件的形成。在特定方面中，处理器1234可以执行操作，这些操作包括发起包括第一电路元件和第二电路元件的第一层的形成。这些操作可以包括发起多个心轴结构的形成。这些操作可以包括发起靠近多个心轴结构中的每个心轴结构的间隔材料的沉积以形成间隔物。这些操作可以包括发起多个心轴结构的去除。这些操作可以包括发起硬掩膜蚀刻过程的执行以在间隔物周围形成沟槽。这些操作可以包括发起间隔物的去除。这些操作可以包括发起利用金属对沟槽的填充以产生第一过孔连接器、第二过孔连接器和金属结构，金属结构与第一过孔连接器和第二过孔连接器分离并且环绕它们。这些操作可以进一步包括发起耦合到第一电路元件和第一过孔连接器的第一过孔的图案化和耦合到第二电路元件和第二过孔连接器的第二过孔的图案化。这些操作中的一个或多个可以通过控制以下工具来执行：一个或多个沉积工具，诸如分子束外延生长工具、可流动化学气相沉积(FCVD)工具、共形沉积工具、或旋涂沉积工具；一个或多个去除工具，诸如化学去除工具、反应气体去除工具、氢反应去除工具、或标准清洁1类型去除工具；一个或多个蚀刻器，诸如湿法蚀刻器、干法蚀刻器、或等离子体蚀刻器；一个或多个溶解工具，诸如显影器或显影工具；一个或多个其他工具；或它们的组合。
存储器1235中包括的可执行指令可以使得处理器1234能够发起半导体器件(诸如图1的集成电路器件100)的形成。在特定实施方式中，存储器1235是存储处理器可执行指令的非瞬态计算机可读介质，这些处理器可执行指令由处理器1234可执行以使得处理器1234执行上文描述的操作。
管芯1236可以被提供到封装过程1238，其中管芯1236被包含到代表性封装1240中。例如，封装1240可以包括单个管芯1236或多个管芯，诸如系统级封装(SiP)布置。封装1240可以被配置为符合于一种或多种标准或规范，诸如联合电子设备工程委员会(JEDEC)标准。
关于封装1240的信息可以诸如经由计算机1246处存储的组件库被分发给各种产品设计器。计算机1246可以包括耦合到存储器1250的处理器1248，诸如一个或多个处理核心。印刷电路板(PCB)工具可以被存储作为存储器1250处的处理器可执行指令，以处理经由用户接口1244从计算机1246的用户接收的PCB设计信息1242。PCB设计信息1242可以包括电路板上的被封装的半导体器件的物理定位信息，被封装的半导体器件对应于包括图1的集成电路器件100的封装1240。
计算机1246可以被配置为转换PCB设计信息1242以生成数据文件，诸如具有数据的GERBER文件1252，该数据包括电路板上的被封装的半导体器件的物理定位信息、以及电连接(诸如迹线和过孔)的布局，其中被封装的半导体器件对应于包括图1的集成电路器件100的封装1240。在其他实施方式中，由经转换PCB设计信息生成的数据文件可以具有除了GERBER格式之外的格式。
GERBER文件1252可以在板组装过程1254处被接收，并且被用来创建根据GERBER文件1252内存储的设计信息制作的PCB，诸如代表性PCB 1256。例如，GERBER文件1252可以被上传至一个或多个机器以执行PCB生产过程的各种步骤。PCB 1256可以利用包括封装1240的电子组件来填充以形成代表性印刷电路组装件(PCA)1258。
PCA 1258可以在产品制作过程1260处被接收并且被集成到一个或多个电子设备中，诸如第一代表性电子设备1262和第二代表性电子设备1264。例如，第一代表性电子设备1262、第二代表性电子设备1264、或这两者可以包括或对应于图6的无线通信设备110。作为说明性的非限制性示例，第一代表性电子设备1262、第二代表性电子设备1264、或这两者可以包括或对应于通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、卫星电话、计算机、平板、便携式计算机、或台式计算机。替换地或另外地，第一代表性电子设备1262、第二代表性电子设备1264、或这两者可以包括图1的集成电路器件100被集成到其中的机顶盒、娱乐单元、导航设备、个人数字助理(PDA)、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频盘(DVD)播放器、便携式数字视频播放器、存储或取回数据或计算机指令的任何其他设备、或它们的组合。作为另一说明性的非限制性示例，电子设备1262和1264中的一个或多个可以包括远程单元(诸如移动电话)、手持个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用全球定位系统(GPS)的设备、导航设备、固定位置数据单元(诸如量表读取装备)、或存储或取回数据或计算机指令的任何其他设备、或它们的任何组合。虽然图7图示了根据本公开的教导的远程单元，但是本公开不限于这些所图示的单元。本公开的方面可以在包括有源集成电路系统(其包括存储器和片上电路系统)的任何设备中适合地被采用。
包括图1的集成电路器件100的设备可以如说明性过程1200中所描述的被制造、处理并包含到电子设备中。关于图1至图6公开的一个或多个方面可以被包括在各种处理阶段处，诸如在库文件1212、GDSII文件1226和GERBER文件1252内，以及被存储在研究计算机1206的存储器1210、设计计算机1214的存储器1218、计算机1246的存储器1250、在各种阶段(诸如板组装过程1254)处使用的一个或多个其他计算机或处理器(未示出)的存储器处，并且还被包含到一个或多个其他物理实施方式中，诸如掩膜1232、管芯1236、封装1240、PCA1258、诸如原型电路或设备(未示出)的其他产品、或它们的任何组合。虽然参考图1至图7描绘了各种代表性阶段，但是在其他实施方式中，可以使用较少的阶段或者可以包括另外的阶段。类似地，图7的过程1200可以由执行过程1200的各种阶段的单个实体或一个或多个实体来执行。
虽然图1至图7中的一个或多个可能图示了根据本公开的教导的系统、装置和/或方法，但是本公开不限于这些所图示的系统、装置和/或方法。如本文所图示或描述的图1至图7中的任何一个的一个或多个功能或组件可以与图1至图7中的另一个的一个或多个其他部分组合。因此，本文所描述的单个实施方式不应当被解释为限制性的，并且本公开的方面可以适合地组合而不偏离本公开的教导。
技术人员将进一步明白，关于本文公开的实施方式所描述的各种说明性逻辑框、配置、模块、电路和算法步骤可以被实施为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种说明性组件、框、配置、模块、电路和步骤已经在上面按照它们的功能一般地被描述。这样的功能是被实施为硬件还是处理器可执行指令取决于特定应用和对整个系统施加的设计约束。技术人员可以针对每个特定应用以变化方式来实施所描述的功能，但是这样的实施决策不应当被解释为引起从本公开的范围的偏离。
关于本公开所描述的方法或算法的步骤可以直接具体化在硬件中、在由处理器执行的软件模块中、或在这两者的组合中。软件模块可以驻留在随机访问存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可移除盘、紧致盘只读存储器(CD-ROM)、或本领域中已知的任何其他形式的非瞬变存储介质。示例性存储介质耦合到处理器，以使得处理器可以从存储介质读取信息和向存储介质写入信息。在替换方式中，存储介质可以与处理器构成整体。处理器和存储介质可以驻留在专用集成电路(ASIC)中。ASIC可以驻留在计算设备或用户终端中。在替换方式中，处理器和存储介质可以作为分立组件驻留在计算设备或用户终端中。
之前的描述被提供以使得本领域的技术人员能够进行或使用所公开的实施方式。对这些实施方式的各种修改对本领域的技术人员将容易是明显的，并且本文所定义的原理可以应用于其他实施方式而不偏离本公开的范围。因此，本公开不意图限于本文示出的实施方式，而是将符合于可能与由以下权利要求限定的原理和新型特征相一致的最宽范围。

Claims (30)

1.一种装置，包括：
集成电路的第一过孔；
所述集成电路的第二过孔；
第一过孔连接器，耦合到所述第一过孔；
第二过孔连接器，耦合到所述第二过孔；以及
金属结构，与所述第一过孔连接器和所述第二过孔连接器分离并且环绕所述第一过孔连接器和所述第二过孔连接器。
2.根据权利要求1所述的装置，其中所述集成电路包括存储器。
3.根据权利要求2所述的装置，其中所述存储器包括静态随机访问存储器(SRAM)器件。
4.根据权利要求1所述的装置，其中所述第一过孔连接器、所述第二过孔连接器、以及所述金属结构被包括在所述集成电路的第一金属层中，并且其中所述第一金属层被设置在包含至少一个电路元件的层上方。
5.根据权利要求1所述的装置，其中所述第一过孔连接器包括耦合到存储器单元的字线的字线连接焊盘。
6.根据权利要求1所述的装置，其中所述第二过孔连接器包括耦合到存储器单元的字线的字线连接焊盘。
7.根据权利要求1所述的装置，其中所述金属结构具有梯形状。
8.根据权利要求7所述的装置，其中所述金属结构耦合到电压源或地面。
9.根据权利要求1所述的装置，其中所述金属结构包括电压源连接。
10.根据权利要求1所述的装置，其中所述第一过孔将晶体管的栅极耦合到所述第一过孔连接器，并且其中第三过孔将所述第一过孔连接器耦合到字线。
11.根据权利要求10所述的装置，其中所述栅极被包括在所述集成电路的第一层中，其中所述第一过孔连接器、所述第二过孔连接器、以及所述金属结构被包括在所述集成电路的第一金属层中，并且其中所述字线被包括在所述集成电路的第二金属层中。
12.根据权利要求10所述的装置，其中所述集成电路包括静态随机访问存储器(SRAM)器件，并且其中所述晶体管和所述字线被包括在所述SRAM器件的六晶体管(6T)存储器单元中。
13.一种制造集成电路器件的方法，包括：
形成包括电路元件的第一层；以及
形成包括第一过孔连接器、第二过孔连接器、以及金属结构的第二层，所述金属结构与所述第一过孔连接器和所述第二过孔连接器分离并且环绕所述第一过孔连接器和所述第二过孔连接器。
14.根据权利要求13所述的方法，进一步包括：
在形成所述第一层之后形成多个心轴结构；以及
靠近所述多个心轴结构中的每个心轴结构沉积间隔材料以形成间隔物。
15.根据权利要求14所述的方法，其中所述多个心轴结构包括具有梯形状的心轴结构。
16.根据权利要求14所述的方法，其中所述多个心轴结构包括在第一对齐方向上对齐的第一组非连续心轴元件和在所述第一对齐方向上对齐的第二组非连续心轴元件。
17.根据权利要求16所述的方法，其中所述第一对齐方向是水平的。
18.根据权利要求16所述的方法，其中所述多个心轴结构包括靠近所述第一组非连续心轴元件的第三单一心轴。
19.根据权利要求14所述的方法，进一步包括：
去除所述多个心轴结构；
执行硬掩膜蚀刻过程以在所述间隔物周围形成沟槽；以及
去除所述间隔物。
20.根据权利要求19所述的方法，其中所述多个心轴结构无需使用切割金属图案执行切割过程而被去除。
21.根据权利要求19所述的方法，其中所述间隔物在所述硬掩膜蚀刻过程期间被用作硬掩膜。
22.根据权利要求19所述的方法，进一步包括：利用金属填充所述沟槽以形成所述第一过孔连接器、所述第二过孔连接器、以及所述金属结构。
23.根据权利要求要求22所述的方法，进一步包括：对耦合到所述电路元件和所述第一过孔连接器的第一过孔进行图案化，以及对耦合到所述第一层的第二电路元件和所述第二过孔连接器的第二过孔进行图案化。
24.一种装置，包括：
用于耦合第一组过孔的部件；
用于耦合第二组过孔的部件；以及
用于传导的部件，用于传导的所述部件与用于耦合所述第一组过孔的所述部件和用于耦合所述第二组过孔的所述部件分离，并且环绕用于耦合所述第一组过孔的所述部件和用于耦合所述第二组过孔的所述部件。
25.根据权利要求24所述的装置，其中用于传导的所述部件具有梯形状。
26.根据权利要求24所述的装置，其中用于传导的所述部件包括耦合到电压源的电压源连接。
27.根据权利要求24所述的装置，其中所述第一组过孔中的第一过孔将晶体管的栅极耦合到用于耦合所述第一组过孔的所述部件，并且其中第二过孔将用于耦合所述第一组过孔的所述部件耦合到字线。
28.一种存储指令的非瞬态计算机可读介质，所述指令在由处理器执行时，使得所述处理器执行操作，所述操作包括：
发起包括第一电路元件和第二电路元件的第一层的形成；
发起多个心轴结构的形成；
发起靠近所述多个心轴结构中的每个心轴结构的间隔材料的沉积以形成间隔物；
发起所述多个心轴结构的去除；
发起硬掩膜蚀刻过程的执行以在所述间隔物周围形成沟槽；
发起所述间隔物的去除；
发起利用金属对所述沟槽的填充以产生第一过孔连接器、第二过孔连接器、以及金属结构，所述金属结构与所述第一过孔连接器和所述第二过孔连接器分离并且环绕所述第一过孔连接器和所述第二过孔连接器；以及
发起耦合到所述第一电路元件和所述第一过孔连接器的第一过孔的图案化和耦合到所述第二电路元件和所述第二过孔连接器的第二过孔的图案化。
29.根据权利要求28所述的非瞬态计算机可读介质，其中所述金属结构具有梯形状。
30.根据权利要求28所述的非瞬态计算机可读介质，其中所述多个心轴结构无需使用切割金属图案执行切割过程而被去除。
CN201580075718.XA 2015-02-10 2015-11-25 包括多个过孔连接器和具有梯形状的金属结构的集成电路器件 Pending CN107251220A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562114563P 2015-02-10 2015-02-10
US62/114,563 2015-02-10
US14/855,939 US20160233159A1 (en) 2015-02-10 2015-09-16 Integrated circuit device including multiple via connectors and a metal structure having a ladder shape
US14/855,939 2015-09-16
PCT/US2015/062650 WO2016130195A1 (en) 2015-02-10 2015-11-25 Integrated circuit device including multiple via connectors and a metal structure having a ladder shape

Publications (1)

Publication Number Publication Date
CN107251220A true CN107251220A (zh) 2017-10-13

Family

ID=56565274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580075718.XA Pending CN107251220A (zh) 2015-02-10 2015-11-25 包括多个过孔连接器和具有梯形状的金属结构的集成电路器件

Country Status (3)

Country Link
US (1) US20160233159A1 (zh)
CN (1) CN107251220A (zh)
WO (1) WO2016130195A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707070A (zh) * 2019-09-05 2020-01-17 长江存储科技有限责任公司 一种互连结构、三维存储器件及互连结构的制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10411019B2 (en) 2015-10-20 2019-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM cell word line structure with reduced RC effects
US10846452B2 (en) * 2016-07-01 2020-11-24 Globalfoundries Inc. Method, apparatus and system for wide metal line for SADP routing
US20220139772A1 (en) * 2020-11-02 2022-05-05 Intel Corporation Interconnect structures with area selective adhesion or barrier materials for low resistance vias in integrated circuits

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745745A (ja) * 1993-07-30 1995-02-14 Mitsubishi Electric Corp 多層回路基板
JPH1074694A (ja) * 1996-06-21 1998-03-17 Hyundai Electron Ind Co Ltd 半導体素子製造用コンタクトマスク
CN101681812A (zh) * 2007-06-04 2010-03-24 美光科技公司 使用自组装材料的间距倍增
US20100142119A1 (en) * 2008-12-09 2010-06-10 Ryu Yu-Shin Capacitor structure
JP2011171567A (ja) * 2010-02-19 2011-09-01 Elpida Memory Inc 基板構造物の製造方法及び半導体装置の製造方法
CN102412228A (zh) * 2011-10-31 2012-04-11 中国科学院微电子研究所 同轴硅通孔互连结构及其制造方法
CN102569228A (zh) * 2011-01-03 2012-07-11 南亚科技股份有限公司 集成电路装置及其制备方法
US20140077380A1 (en) * 2012-09-14 2014-03-20 Globalfoundries Inc. Bit cell with double patterned metal layer structures
US20150014775A1 (en) * 2013-07-12 2015-01-15 Jae-Woo Seo Semiconductor device and method of fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3538170B2 (ja) * 2001-09-11 2004-06-14 松下電器産業株式会社 半導体装置及びその製造方法
US7170144B2 (en) * 2005-02-25 2007-01-30 United Microelectronics Corp. System-on-chip with shield rings for shielding functional blocks therein from electromagnetic interference
US7667260B2 (en) * 2006-08-09 2010-02-23 Micron Technology, Inc. Nanoscale floating gate and methods of formation
JP4901459B2 (ja) * 2006-12-26 2012-03-21 株式会社東芝 半導体記憶装置
US8148797B2 (en) * 2008-06-26 2012-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Chip pad resistant to antenna effect and method
US7906836B2 (en) * 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745745A (ja) * 1993-07-30 1995-02-14 Mitsubishi Electric Corp 多層回路基板
JPH1074694A (ja) * 1996-06-21 1998-03-17 Hyundai Electron Ind Co Ltd 半導体素子製造用コンタクトマスク
CN101681812A (zh) * 2007-06-04 2010-03-24 美光科技公司 使用自组装材料的间距倍增
US20100142119A1 (en) * 2008-12-09 2010-06-10 Ryu Yu-Shin Capacitor structure
JP2011171567A (ja) * 2010-02-19 2011-09-01 Elpida Memory Inc 基板構造物の製造方法及び半導体装置の製造方法
CN102569228A (zh) * 2011-01-03 2012-07-11 南亚科技股份有限公司 集成电路装置及其制备方法
CN102412228A (zh) * 2011-10-31 2012-04-11 中国科学院微电子研究所 同轴硅通孔互连结构及其制造方法
US20140077380A1 (en) * 2012-09-14 2014-03-20 Globalfoundries Inc. Bit cell with double patterned metal layer structures
US20150014775A1 (en) * 2013-07-12 2015-01-15 Jae-Woo Seo Semiconductor device and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707070A (zh) * 2019-09-05 2020-01-17 长江存储科技有限责任公司 一种互连结构、三维存储器件及互连结构的制作方法

Also Published As

Publication number Publication date
WO2016130195A1 (en) 2016-08-18
US20160233159A1 (en) 2016-08-11

Similar Documents

Publication Publication Date Title
US9941154B2 (en) Reverse self aligned double patterning process for back end of line fabrication of a semiconductor device
JP6884103B2 (ja) ３ポートのビットセルのための金属層
US10439039B2 (en) Integrated circuits including a FinFET and a nanostructure FET
CN107690700A (zh) 用于层叠封装结构的中介体
CN106796884B (zh) 具有增大的宽度的三端口位单元
CN107851613A (zh) 用于连接使用栅极切割分开的栅极区的器件和方法
CN106575638A (zh) 具有至少部分地由保护结构来限定的气隙的半导体器件
CN107210360A (zh) 磁性隧道结(mtj)器件阵列
CN106104807A (zh) 其中限定有间隙的半导体器件
CN107210286A (zh) 集成电路器件和方法
US9859210B2 (en) Integrated circuits having reduced dimensions between components
CN107810451A (zh) 包括鳍式场效应晶体管的可调谐存储器单元的结构和方法
CN107251220A (zh) 包括多个过孔连接器和具有梯形状的金属结构的集成电路器件
CN107004680A (zh) 具有捆扎式触点的FinFET SRAM
CN107924994A (zh) 用于存储器器件的金属化工艺
CN107004438A (zh) 具有在相同金属层上的共享第一和第二全局读字线以及全局写字线的 3 端口位单元阵列
CN107257999A (zh) 用于电阻式存储器器件的电极结构
US20140197519A1 (en) Mim capacitor and mim capacitor fabrication for semiconductor devices
CN107257943A (zh) 基于电子束（e‑beam）的半导体器件特征
US20160172456A1 (en) High resistance metal etch-stop plate for metal flyover layer
US20150262875A1 (en) Systems and methods of forming a reduced capacitance device
CN107209792A (zh) 三维集成电路堆叠
CN109155286A (zh) 异构单元阵列

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171013