CN107851613A - 用于连接使用栅极切割分开的栅极区的器件和方法 - Google Patents

用于连接使用栅极切割分开的栅极区的器件和方法 Download PDF

Info

Publication number
CN107851613A
CN107851613A CN201680041494.5A CN201680041494A CN107851613A CN 107851613 A CN107851613 A CN 107851613A CN 201680041494 A CN201680041494 A CN 201680041494A CN 107851613 A CN107851613 A CN 107851613A
Authority
CN
China
Prior art keywords
gate
grid
polar region
gate line
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680041494.5A
Other languages
English (en)
Inventor
Y·刘
S·S·宋
K·利姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107851613A publication Critical patent/CN107851613A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种制造器件的方法包括执行栅极切割来切割栅极线(114)以创建第一栅极区(114a)和第二栅极区(114b)。该方法进一步包括沉积导电材料(108)以形成用于连接第一栅极区和第二栅极区的导电跨接结构。

Description

用于连接使用栅极切割分开的栅极区的器件和方法
Y·刘
S·S·宋
K·利姆
Ⅰ.优先权要求
本申请要求共同拥有的于2015年7月17日提交的美国非临时专利申请No.14/802,479的优先权，该申请的内容通过援引全部明确纳入于此。
Ⅱ.领域
本公开一般涉及电子器件，尤其涉及半导体器件。
Ⅲ.相关技术描述
某些半导体制造过程包括形成结构(例如，多晶硅)并且将该结构切割成多个区域。在一些情况下，更靠近切口的器件与更远离切口的器件相比可以不同地操作(即，这些器件可能是“失配的”)。由此，器件的性能可能取决于用于制造该器件的特定物理布局而偏离该器件的设计规范，这可能降低器件性能或导致器件故障。
一些制造技术可避免切割。例如，电路的布局可被重新安排以避免切割。这种技术可能降低电路性能(例如，由于用于连接器件的较大布线量)并且在一些情形中可能增大电路面积。一些制造技术可能尝试将器件与切口“隔离”，诸如通过指定某些器件将与切口分开至少阈值距离。这种技术可增大器件的电路面积并且可增加制造工艺开销(例如，通过创建附加设计规则以使得某些器件与切口分开至少阈值距离)。
Ⅳ.概述
制造过程可包括形成器件的栅极线，诸如用于创建一个或多个鳍式场效应晶体管(finFET)器件的栅极端子的栅极线。该制造过程还可包括：切割栅极线以限定第一栅极区和第二栅极区；以及形成用于连接第一栅极区和第二栅极区(例如，“重新连接”该栅极线)的导电结构。切割栅极线可“分布”与一个或多个相邻器件(诸如虚设finFET器件)相关联的应变，这些虚设finFET器件是通过切割毗邻栅极线并在这些虚设finFET器件之间填入电介质而形成的。可降低或避免应变集中在该器件上，这可改善器件性能。例如，在一些情形中，应变可增大n型器件(例如，n型finFET)的饱和电流幅值并且可减小p型器件(例如，p型finFET)的饱和电流幅值，这可能创建n型器件和p型器件的饱和电流幅值之间的“失配”。“分布”应变可减小或避免因应变导致的饱和电流幅值的“失配”。减小n型和p型器件的失配可改善一些电路(诸如反相器电路)的操作(例如，通过“平衡”该反相器电路的n型晶体管和该反相器电路的p型晶体管的操作)。
另外，该导电结构可使用制造过程的“现有”制造阶段来形成(例如，无需创建与制造过程相关联的附加操作或工艺流程)。例如，该导电结构可使用与器件的中部制程(MOL)处理阶段相关联的金属(M0)来形成。在该示例中，可使用导电结构来避免应变集中在栅极线上，并且无需重新安排器件布局(例如，以将栅极线与一个或多个其他栅极线“隔离”)或增大器件组件之间的距离。由此，该制造过程可改善电子器件的操作(例如，通过减小或避免由应变导致的器件“失配”)，而不会显著地增大制造成本(例如，通过避免布局重新安排)，不会显著地增大器件尺寸(例如，通过避免增大器件组件之间的距离)并且不会显著地增大器件复杂度(例如，通过避免用于连接已被重新安排的器件的附加布线)。
在特定示例中，一种制造器件的方法包括：执行栅极切割来切割栅极线(例如，用于形成多个晶体管栅极端子的结构)以创建第一栅极区和第二栅极区。该方法进一步包括：沉积导电材料以形成用于连接第一栅极区和第二栅极区的导电结构(例如，导电跨接线)。
在另一示例中，一种计算机可读介质存储指令，这些指令可由处理器执行以在器件的制造期间执行操作。这些操作包括：发起栅极切割来切割栅极线以创建第一栅极区和第二栅极区。这些操作进一步包括：发起沉积导电材料以形成用于连接第一栅极区和第二栅极区的导电跨接结构。
在另一示例中，一种装置包括：第一器件，其包括第一栅极区；以及第二器件，其包括第二栅极区。第一栅极区和第二栅极区是从栅极线形成的。该装置进一步包括将第一栅极区与第二栅极区耦合的导电跨接结构。
在另一示例中，一种生成与器件相关联的设计信息的方法包括在计算机处接收数据。该方法进一步包括：由该计算机访问该数据以标识与该器件相关联的栅极线。该方法进一步包括：由该计算机响应于标识该栅极线而生成设计信息。该设计信息指示从该栅极线切割出的第一栅极区、从该栅极线切割出的第二栅极区、以及将第一栅极区和第二栅极区耦合的导电跨接结构。
由所公开的示例中的至少一者提供的一个特定优点是增加的器件性能相似度。例如，在器件处使用导电结构可“分布”与相邻器件相关联的应变(而非将应变集中在该器件处)。避免应变集中可改善器件的操作。例如，因为应变可能不同于其他组件地影响某些组件(例如，n型器件可能受到不同于p型器件的影响)，所以非预期的器件“失配”可被减小或避免。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括以下章节：附图简述、详细描述、以及权利要求书。
Ⅴ.附图简述
图1是包括用于连接使用栅极切割分开的栅极区的导电结构的器件的解说性示例的布局图。
图2描绘了制造包括用于连接使用栅极切割分开的栅极区的导电结构的器件的解说性方法的某些阶段。
图3描绘了生成包括用于连接使用栅极切割分开的栅极区的导电结构的器件的物理布局的解说性过程的各方面。
图4是包括用于连接使用栅极切割分开的栅极区的导电结构的电子器件的解说性示例的框图。
图5是用于制造包括用于连接使用栅极切割分开的栅极区的导电结构的一个或多个电子器件的制造过程的解说性示例的数据流图。
图6描绘了生成与包括用于连接使用栅极切割分开的栅极区的导电结构的器件相关联的设计信息的解说性方法。
图7描绘了制造包括用于连接使用栅极切割分开的栅极区的导电结构的器件的解说性方法。
Ⅵ.详细描述
以下参照附图来描述某些示例。在本描述和附图中，类似或共同特征可由共同附图标记来指示。
图1描绘了器件100的解说性示例的布局图。器件100包括多个栅极线，诸如第一栅极线114(例如，用于形成多个晶体管栅极区的结构)。器件100还可包括第二栅极线112和第三栅极线116。栅极线112、114和116可包括多结晶硅(多晶硅或多晶Si)或金属，诸如氮化钛(TiN)、钨(W)、铝(Al)等。器件100进一步包括多个鳍，诸如鳍104和鳍105。例如，可以通过蚀刻器件100的基板(例如，硅基板)来从该基板限定鳍105、104。
可以使用器件100的单个栅极线来形成多个器件(例如，晶体管)。例如，两个晶体管可“共享”第一栅极线114。为了进一步解说，布置在鳍104上的第一栅极线114的第一部分可形成第一器件118的栅极端子。作为另一示例，布置在鳍105上的第一栅极线114的第二部分可形成第二器件119的栅极端子。本文中所描述的器件可以使用三维或“多栅极”器件工艺(诸如鳍式场效应晶体管(finFET)工艺)来制造。例如，器件118、119可以是各自具有“围绕”沟道区的栅极区的器件，诸如3D finFET器件。在该示例中，第一器件118可对应于第一finFET，而第二器件119可对应于第二finFET。器件118、119可进一步包括形成在基板中的源极和漏极端子(为了清楚起见而从图1中省略)。
栅极线112、114和116中的一者或多者可被耦合到接地节点(例如，VSS)或供电电压节点(例如，VDD)。例如，图1描绘了栅极线112、116可被耦合到供电电压节点120和接地节点122。为了进一步解说，供电电压节点120和接地节点122可包括金属，诸如与金属化工艺相关联的第一金属层(M1)的金属。应领会，图1的示例是解说性的，并且器件100的配置可取决于特定应用。
在解说性实现中，第一栅极线114用作“被测试器件”(“DUT”)，而栅极线112、116用作虚设器件。如本文中所使用的，“DUT”可指代一个或多个有效器件，诸如晶体管，其具有可通过向该晶体管的栅极端子施加偏置电压来选择性地激活或停用的沟道区。为了进一步解说，第一栅极线114包括器件118、119(例如，晶体管)的栅极端子。如本文中所使用的，“虚设”器件可指代一个或多个无效器件，诸如具有耦合到接地节点(例如，接地节点122)的栅极端子的n型器件或具有耦合到供电电压节点(例如，供电电压节点120)的栅极端子的p型器件。在一些应用中，虚设器件可将DUT与一个或多个其他器件隔离(例如，电隔离、机械隔离、或这两者)。例如，栅极线112、116可包括将第一栅极线114的一个或多个器件与一个或多个其他组件隔离的虚设器件的栅极端子。为了解说，图1描绘了第一虚设器件128的栅极端子可从第二栅极线112形成并且第二虚设器件129的栅极端子可从第二栅极线112形成。第一虚设器件128毗邻于第一器件118(例如，器件118、128可“共享”鳍104)，而第二虚设器件129毗邻于第二器件119(例如，器件128、129可“共享”鳍105)。
在一些情形中，从特定栅极线形成的多个栅极端子可使用栅极切割来分开。例如，如果第一虚设器件128(例如，p型虚设器件，诸如p型虚设finFET)的栅极端子和第二虚设器件129(例如，n型虚设器件，诸如n型虚设finFET)的栅极端子将从第二栅极线112形成，则第一虚设器件128的栅极端子可通过切割第二栅极线112来与第二虚设器件129的栅极端子电隔离(以便避免从供电电压节点120到接地节点122的VDD至VSS短路)。作为另一示例，如果p型虚设器件的栅极端子和n型虚设器件的栅极端子将从第三栅极线116形成，则该p型虚设器件的栅极端子和该n型虚设器件的栅极端子可通过切割第三栅极线116来被电隔离。
在其他情形中，从另一栅极线形成的多个栅极端子可能不被指定进行栅极切割。为了解说，与器件100相关联的电路示意图可指定第一器件118的栅极端子将被耦合到第二器件119的栅极端子。作为特定解说性示例，第一器件118可对应于反相器的p型晶体管(例如，p型finFET)，而第二器件119可对应于该反相器的n型晶体管(例如，n型finFET)。
切割栅极线可能影响未被切割的一个或多个相邻(例如，毗邻)栅极线例如，切割栅极线可创建填充有电介质的腔，这可能导致一个或多个相邻栅极线上的应变(例如，拉伸应变或压缩应变)。为了解说，在栅极线112、116中的任一者处执行栅极切割可导致第一栅极线114上的应变。
一些常规技术可包括将器件118、119重定位至器件100的另一电路区域以便减小器件118、119到与栅极线112、116相关联的栅极切口的邻近度。其他常规技术可包括在制造器件期间避免栅极切割或者增大栅极线112、114和116之间的距离。这些技术可增加器件复杂度(例如，附加布线)、电路面积、以及制造成本(例如，通过针对制造器件创建附加设计规则)。
根据本公开的技术包括切割(例如，使用平切(flush cut))栅极线112、114和116中的每一者，诸如通过在栅极切割区106处执行栅极切割。作为解说性示例，栅极切割可使用蚀刻工艺或刻划工艺(例如，激光刻划工艺)来执行。栅极切割可大致在栅极线112、114和116的共同位置处(例如，大致在栅极线112、114和116的中间处、或者在另一位置处)执行。在栅极切割区106处执行栅极切割可将第二栅极线112分成栅极区112a和112b，将第一栅极线114分成栅极区114a和114b，并将第三栅极线116分成栅极区116a和116b。
在栅极切割区106处执行栅极切割之后，这些栅极线中的一者或多者可使用导电结构(诸如导电结构108(例如，金属跨接线))来“重新连接”。为了解说，如果与器件100相关联的电路示意图指示器件118、119的栅极端子将被连接(诸如在反相器的情形中)，则可以形成导电结构108以将栅极区114a与114b耦合(例如，“重新连接”)。导电结构108可将第一器件118的第一栅极端子连接到第二器件119的第二栅极端子。例如，第一栅极端子可包括第一栅极区114a中邻近鳍104的部分，而第二栅极端子可包括第二栅极区114b中邻近鳍105的部分。
在解说性实现中，导电结构108包括与器件100的局部互连工艺相关联的金属(M0)。例如，导电结构108可在集成电路的中部制程(MOL)处理阶段期间形成。在另一实现中，导电结构108可包括多晶硅材料。器件100可包括在MOL处理阶段期间形成的一个或多个局部互连(图1中未示出)，这些局部互连与导电结构108不同。
与仅在栅极线112、116处执行栅极切割相比，在栅极线112、114和116中的每一者处执行栅极切割可减小器件118、119上的应变。例如，如果栅极区112a、112b、114a、114b、116a和116b的长度基本上相等，则器件118、119上的应变可通过跨器件100基本上均等地“分布”应变来减小(而非将应变集中在器件118、119处)。减小器件118、119上的应变可改善器件118、119的操作，诸如通过减小栅极切割效应(例如，器件118、119的饱和电流幅值的变化)。相应地，导电结构108可减小器件100处的栅极切割效应。
作为减小栅极切割效应的替代或补充，导电结构可使得能够遵循一个或多个设计规则，而无需重定位器件组件。为了解说，设计规则可指定栅极切割所针对的栅极线之间的特定距离。作为示例，设计规则可指定两个或更多个(未切割的)栅极线将栅极切割所针对的栅极线分开。在该示例中，器件100可能在栅极线112、116被指定进行栅极切割的情况下不遵循设计规则。常规技术可重定位一条或多条栅极线以使得能够遵循设计规则，这可能导致附加电路系统(例如，布线)和制造成本。切割第一栅极线114以创建栅极区114a和114b并且使用导电结构108“重新连接”栅极区114a和114b可使得能够遵循设计规则，而无需重定位一个或多个器件组件。
与其他技术相比，导电结构108的使用可降低制造成本。为了解说，某些现有技术可通过重定位器件100的组件来避免第一栅极线114处的栅极切割(以避免栅极切割效应或使得能够遵循一条或多条设计规则)。重定位一个或多个器件组件可增大器件的电路面积并且可增加制造工艺开销(例如，通过增加用于连接器件的布线量以及通过创建附加设计规则)。导电结构108可使得能够制造器件100，而无需“重定位”器件组件。由此，器件100的制造成本可被降低。
图2描绘了制造器件(诸如图1的器件100)的解说性方法的某些阶段。例如，图2解说了制造方法的第一阶段210、第二阶段220、第三阶段230、第四阶段240、以及第五阶段250。
在第一阶段210期间，可从基板212形成鳍104、105。例如，鳍104、105可使用蚀刻基板212的蚀刻工艺来限定。可在鳍104、105上和在基板212上形成介电材料214(例如，氧化物)。
在介电材料214上形成栅极线(例如，第一栅极线114)。取决于特定制造工艺，第一栅极线114可对应于用于创建用于形成替换栅极(例如，结合高k金属栅极工艺的替换金属栅极)的腔的虚设栅极结构，或者第一栅极线114可对应于功能性栅极结构(例如，替换金属栅极)。第一栅极线114中邻近(例如，“围绕”)鳍104的部分可对应于图1的第一器件118的栅极端子，而第一栅极线114中邻近鳍105的部分可对应于图1的第二器件119的栅极端子。
在第二阶段220期间，可在栅极切割区106处执行栅极切割以限定第一栅极区114a和第二栅极区114b。第一栅极区114a和第二栅极区114b可被腔222分开。
在第三阶段230期间，在第一栅极区114a与第二栅极区114b之间填充介电材料232。介电材料232可邻接第一栅极区114a和第二栅极区114b的侧壁，并且还可邻接介电材料214的顶表面。为了进一步解说，作为解说性示例，介电材料232可包括层间介电(ILD)材料，诸如氧化物。在一些实现中，第一栅极区114a、第二栅极区114b和介电材料232的顶表面可被平滑或平坦化(例如，使用平坦化工艺)。
在第四阶段240期间，形成导电结构108。例如，在一些实现中，可使用沉积工艺来沉积导电材料(例如，金属)。在该示例中，在沉积导电材料之后，导电材料可被图案化或蚀刻(例如，使用蚀刻工艺)以限定导电结构108。导电结构108可邻接第一栅极区114a、第二栅极区114b和介电材料232的顶表面。
在第五阶段250期间，已形成介电材料252。例如，介电材料252可邻接导电结构108的顶表面和侧壁。介电材料252还可邻接第一栅极区114a和第二栅极区114b的顶表面。
导电结构108的使用可改善使用第一栅极线114形成的一个或多个栅极端子(例如，图1的器件118、119的栅极端子)的性能。例如，导电结构108的使用可实现要在第一栅极线114处执行的栅极切割，这可在各器件组件之间“分布”与相邻的经切割栅极线(例如，图1的栅极线112、116)相关联的应变，而非将应变集中在器件118、119上。
图3描绘了修改与器件相关联的第一物理布局300以生成第二物理布局350的解说性过程的各方面。例如，参照图3所描述的器件可对应于图1的器件100。物理布局300、350可表示电路(诸如包括与-或-非(AOI)逻辑门的电路)的物理特性。
第一物理布局300包括多条栅极线，诸如栅极线302、304、306、308、310、312、314、316和318。栅极线302-318中的一者或多者可对应于图1的栅极线112、114和116。
第一物理布局300指示与多条栅极线相关联的多个栅极切割区。例如，栅极切割区320与栅极线302相关联，栅极切割区322与栅极线312相关联，而栅极切割区324与栅极线318相关联。栅极切割区320、322和324中的一者或多者可对应于图1的栅极切割区106。
第一物理布局300可进一步包括多个有源区(例如，高掺杂区)，诸如代表性有源区326。第一物理布局300的一个或多个有源区可形成在图2的基板212内。
第一物理布局300可进一步包括多个金属化区，诸如代表性金属化区328、330。为了解说，在一些实现中，金属化区328可包括供电电压节点(例如，图1的供电电压节点120)，而金属化区330可包括接地节点(例如，图1的接地节点122)。金属化区328、330可使用金属化工艺(诸如后端制程(BEOL)金属化工艺)的第一金属层(M1)来形成。
第一物理布局300可进一步包括多个触点，诸如代表性触点332。例如，触点可邻接(或者“坐落于”)有源区(例如，有源区326)或栅极线(例如，栅极线304、306、308、310、314和316中的任一者)。
第一物理布局300的一条或多条栅极线可基于一个或多个准则(诸如由对应于第一物理布局300的示意图或电路级规范指示的一个或多个准则)而被指定进行栅极切割。作为解说性示例，在栅极切割区320、322和324处执行栅极切割可将对应于金属化区328的供电电压节点与对应于金属化区330的接地节点分开。在该示例中，p型虚设器件的栅极端子和n型虚设器件的栅极端子将从栅极线302、312和318中的每一者形成。p型虚设器件的栅极端子可使用金属化区328来耦合到供电电压节点，而n型虚设器件的栅极端子可使用金属化区330来耦合到接地节点。
在其他情形中，一个或多个栅极线可能不被指定进行栅极切割。例如，在第一物理布局300中，栅极线304、306、308、310、314和316中没有一者被指定进行栅极切割。为了进一步解说，栅极线304、306、308、310、314和316中的一者或多者可对应于包括p型器件(例如，p型finFET)的反相器，该p型器件具有的栅极端子被耦合到该反相器的n型器件(例如，n型finFET)的栅极端子。
在一些情形中，栅极切割可能影响基于第一物理布局300制造的器件的操作。例如，因栅极切割导致的毗邻栅极线的长度差异可能因应变(例如，拉伸应变或压缩应变)而改变器件操作。作为示例，栅极切割可在栅极切割区324处执行以创建腔，并且该腔可被填充有在栅极线316处引起应变的电介质。该应变可改变具有使用栅极线316形成的栅极端子的器件(例如，图1的器件118、119)的一个或多个操作特性(例如，饱和电流的幅度)。
为了进一步解说，第一物理布局300可指示从栅极线316制造第一p型器件(例如，图1的第一器件118)的栅极端子和第一n型器件(例如，图1的第二器件119)的栅极端子而不使用栅极切割，并且还可指示在栅极切割区324处使用栅极切割来从栅极线318制造第二p型器件(例如，虚设晶体管)的栅极端子和第二n型器件(例如，虚设晶体管)的栅极端子。在栅极切割区324处切割栅极线318可创建腔，其可被填充有在第一p型器件和第一n型器件处引起应变的电介质。
在一些情形中，应变可不同于n型器件地影响p型器件。例如，在一些应用中，压缩应变可减小n型器件的饱和电流幅值，并且可增大p型器件的饱和电流幅值。作为另一示例，在一些应用中，拉伸应变可增大n型器件的饱和电流幅值，并且可减小p型器件的饱和电流幅值。在这些示例中，与栅极切割区324处的栅极切割相关联的应变可能导致第一p型器件与第一n型器件之间的“失配”(例如，通过增大第一n型器件的饱和电流幅值同时减小第一p型器件的饱和电流幅值)。
在该情形中，第一p型器件的操作可与第一n型器件、第二p型器件和第二n型器件的操作不同。另外，第一n型器件的操作可与第一p型器件、第二p型器件和第二n型器件的操作不同。
此外，具有从栅极线316形成的栅极端子的器件可与具有从不毗邻于栅极切割区的栅极线形成的栅极端子的器件不同地操作。为了解说，图3描绘了栅极线306不毗邻于栅极切割所针对的栅极线，而栅极线316毗邻于栅极切割所针对的栅极线(栅极线318)。如果栅极线306、316各自对应于包括p型器件和n型器件的反相器，则栅极线306的p型器件和n型器件可具有与栅极线316的p型器件和n型器件不同的操作特性。例如，栅极线306的p型器件和n型器件的饱和电流幅值可与栅极线316的p型器件和n型器件的饱和电流幅值不同。
在该示例中，基于第一物理布局300制造的电路的操作可能偏离该电路的设计规范。例如，具有从栅极线306形成的栅极端子的器件的饱和电流幅值与具有从栅极线316形成的栅极端子的器件的饱和电流幅值之间的“失配”可降低器件性能或导致非预期的器件操作。一些常规技术可通过避免栅极切割、重定位器件组件以避免器件至栅极切口的邻近度、或增大各器件之间的距离来补偿栅极切割效应。这些技术可能增加制造成本(例如，通过使用附加布线或通过创建附加设计规则)并且还可能增大器件尺寸。
根据本公开的解说性过程可包括修改第一物理布局300以生成第二物理布局350。例如，第二物理布局350可指示栅极切割区352(例如，针对平切所选择的区域)。栅极线302、304、306、308、310、312、314、316和318中的每一者可使用针对栅极切割区352的栅极切割来切割。
第二物理布局350还可指示导电结构354、356、358、360、362和364。导电结构354、356、358、360、362和364中的任一者可以如参照图1和2的导电结构108所描述的那样。可在通过在栅极切割区352处执行栅极切割来将栅极线304、306、308、310、314和316的各部分分开之后形成导电结构354、356、358、360、362和364以“重新连接”这些部分。相应地，与第一物理布局300相关联的电路示意图可对应于(例如，可等效于)与第二物理布局350相关联的电路示意图。
在栅极切割区352处执行栅极切割可减小器件操作特性的变化。例如，通过切割栅极线302、304、306、308、310、312、314、316和318中的每一者，因从器件到栅极切口的不同距离导致的操作特性变化可被减小或避免。
参照图4，描绘了一种电子设备的特定解说性实施例的框图并将其一般地标示为400。作为解说性示例，电子设备400可对应于移动设备(例如，蜂窝电话)。在其他实现中，电子设备400可对应于计算机(例如，膝上型计算机、平板计算机、或台式计算机)、可穿戴电子设备(例如，个人相机、头戴式显示器、或手表)、交通工具控制系统或控制台、家用电器、机顶盒、娱乐单元、导航设备、个人数字助理(PDA)、电视机、监视器、调谐器、无线电(例如，卫星无线电)、音乐播放器(例如，数字音乐播放器或便携式音乐播放器)、视频播放器(例如，数字视频播放器，诸如数字视频碟(DVD)播放器或便携式数字视频播放器)、机器人、健康护理设备、另一电子设备、或其组合。
电子设备400包括处理器410，诸如数字信号处理器(DSP)、中央处理单元(CPU)、图形处理单元(GPU)、另一处理设备、或其组合。处理器410可包括器件100，并且器件100可包括导电结构108。替换地或附加地，电子设备400的一个或多个其他组件可包括对应于器件100的器件。此外，电子设备400的一个或多个组件可包括根据参照图2所描述的方法、图3的第二物理布局350、或这两者的组合制造的电路。
电子设备400可进一步包括存储器432。存储器432可被耦合到处理器410或集成在处理器410内。存储器432可存储可由处理器410执行的指令468。为了进一步解说，存储器432可包括随机存取存储器(RAM)、磁阻式随机存取存储器(MRAM)、闪存存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、一个或多个寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)、另一存储设备、或其组合。
图4还示出了耦合到处理器410和显示器428的显示器控制器426。编码器/解码器(CODEC)434也可被耦合到处理器410。扬声器436和话筒438可被耦合到CODEC 434。图4还指示无线接口440(诸如无线控制器和/或收发机)可被耦合到处理器410和天线442。
在特定实施例中，处理器410、显示器控制器426、存储器432、CODEC 434、以及无线接口440被包括在系统级封装或片上系统设备422中。此外，输入设备430和电源444可被耦合到片上系统设备422。此外，在一特定实施例中，如图4中所解说的，显示器428、输入设备430、扬声器436、话筒438、天线442和电源444在片上系统设备422外部。然而，显示器428、输入设备430、扬声器436、话筒438、天线442和电源444中的每一者可被耦合到片上系统设备422的组件(诸如耦合到接口或控制器)。
前述公开的器件和功能性可使用计算机文件(例如，RTL、GDSII、GERBER等)来设计和表示。计算机文件可被存储在计算机可读介质上。一些或全部此类文件可被提供给基于此类文件来制造器件的制造处理者。结果得到的产品包括晶片，其随后被切割为管芯并被封装成集成电路(或“芯片”)。芯片随后被用在电子设备中，诸如图4的电子设备400。图5描绘了电子器件制造过程500的特定解说性实施例。
在电子器件制造过程500处(诸如在研究计算机506处)接收物理器件信息502。例如，物理器件信息502可包括经由耦合到研究计算机506的用户接口504输入的物理参数、材料特性、以及结构信息。研究计算机506包括处理器508，诸如一个或多个处理核。处理器508被耦合到计算机可读介质，诸如存储器510。存储器510可存储计算机可读指令，其可由处理器508执行以变换物理器件信息502以遵循某一文件格式并生成库文件512。
库文件512可包括至少一个包括经变换的设计信息的数据文件。例如，库文件512可指定器件库。库文件512可在设计计算机514处与电子设计自动化(EDA)工具520协同使用。设计计算机514包括处理器516，诸如一个或多个处理核。处理器516被耦合到存储器518。EDA工具520可包括存储器518处所存储的处理器可执行指令，以使得设计计算机514的用户能够设计电路。例如，设计计算机514的用户可经由耦合到设计计算机514的用户接口524来输入电路设计信息522。电路设计信息522可包括表示器件的至少一个物理性质的设计信息。为了解说起见，电路设计性质可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示器件的物理性质的其他信息。
设计计算机514可被配置成将电路设计信息522变换成遵循某一文件格式。为了解说，该文件格式可包括以阶层式格式表示与电路布局相关的平面几何形状、文本标记、以及其他信息的数据库二进制文件格式，诸如图形数据系统(GDSII)文件格式。设计计算机514可被配置成生成包括经变换的设计信息的数据文件，诸如包括描述图1的器件100的至少一个组件(例如，导电结构108)、由第二物理布局350指示的至少一个组件(例如，导电结构354-364中的一者或多者)、或其组合的信息的GDSII文件526。
在解说性示例中，参照图5所描述的一个或多个处理器可执行栅极切割指令513以生成指定栅极切割区(例如，栅极切割区106和352中的任一者)和导电结构(例如，导电结构108和354-364中的任一者)的设计信息(例如，GDSII文件526)。
为了解说，处理器516可执行栅极切割指令513以分析电路设计信息522以标识邻近栅极切口的栅极线，该栅极线可能产生栅极切割效应或者可能不遵循与制造工艺相关联的设计规则。作为示例，处理器516可访问栅极切割指令513以分析电路设计信息522以确定第一栅极线114毗邻于栅极线112、116(其被指定进行栅极切割)，确定第一栅极线114因太靠近栅极线112、116(其被指定进行栅极切割)而不遵循设计规则，或者确定这两者。响应于分析电路设计信息522以标识第一栅极线114，处理器516可执行栅极切割指令513以使得GDSII文件526指示第一栅极线114将被切割以限定栅极区114a、114b并且指示栅极区114a、114b将使用导电结构108来连接。
替换地或附加地，处理器516可执行栅极切割指令513以诸如通过使用栅极切割区352“替换”栅极切割区320、322和324来修改第一物理布局300的表示(例如，以减小栅极线304、306、308、310、314和316处的栅极切割效应，以使得能够遵循一个或多个设计规则，或这两者的组合)。在该示例中，处理器516可执行栅极切割指令513以使得GDSII文件526指示第二物理布局350(而非指示第一物理布局300)。
可在制造过程528处接收GDSII文件526。制造过程528可使用GDSII文件来制造包括图1的器件100的至少一个组件(例如，导电结构108)、由第二物理布局350指示的至少一个组件(例如，导电结构354-364)、或其组合的半导体器件。
GDSII文件526可被提供给掩模制造商530以创建一个或多个掩模，诸如用于与光刻处理联用的掩模，图5中被解说为代表性掩模532。掩模532可在制造过程528期间被用于生成一个或多个晶片533，晶片533可被测试并被分成管芯，诸如代表性管芯536(例如，半导体管芯)。管芯536可包括图1的器件100的至少一个组件(例如，导电结构108)、由第二物理布局350指示的至少一个组件(例如，导电结构354-364)、或其组合。
可使用处理器534和存储器535来发起或控制制造过程528的操作。存储器535可存储可由处理器534执行的指令。
制造过程528可由全自动化或部分自动化的制造系统来实现。例如，制造过程528可以根据调度来自动化。制造系统可包括用于执行一个或多个操作以形成器件的制造装备(例如，处理工具)。例如，作为解说性示例，制造装备可被配置成沉积一种或多种材料、外延生长一种或多种材料、共形地沉积一种或多种材料、施加硬掩模、施加蚀刻掩模、执行蚀刻、执行平坦化、形成栅极堆叠(例如，使用金属栅极工艺)、执行浅沟槽隔离(STI)工艺、和/或执行标准清除1工艺。
制造系统可具有分布式架构(例如，层级结构)。例如，该制造系统可包括根据分布式架构分布的一个或多个处理器(诸如处理器534)、一个或多个存储器(诸如存储器535)、和/或一个或多个控制器。该分布式架构可包括控制或发起一个或多个低级系统的操作的高级处理器。例如，制造过程528的高级部分可由一个或多个处理器(诸如处理器534)发起或控制，并且低级系统可各自包括一个或多个对应控制器或可受其控制。特定低级系统的特定控制器可从特定高级系统接收一个或多个指令(例如，命令)、可向下级模块或处理工具发布子命令、以及可反过来向高级处理器传达状态数据。一个或多个低级系统中的每个低级系统可与一件或多件对应制造装备(诸如一个或多个处理工具)相关联。示例处理工具包括掺杂或沉积工具(例如，分子束外延生长工具、可流动化学气相沉积(FCVD)工具、共形沉积工具、或旋涂式沉积工具)以及移除工具(例如，化学移除工具、活性气体移除工具、氢活性移除工具、或标准清理1移除工具)。
在一特定实施例中，制造系统可包括分布在该制造系统中的多个处理器。例如，低级系统组件的控制器可包括处理器，诸如处理器534。替换地，处理器534可以是制造系统的高级系统、子系统、或组件的一部分。在另一实施例中，处理器534包括制造系统的各种等级和组件处的分布式处理。
管芯536可被提供给封装过程538。封装过程538可将管芯536纳入到代表性封装540中。封装540可包括单个管芯(诸如管芯536)或多个管芯，诸如结合系统级封装(SiP)安排。封装540可被配置成遵循一个或多个标准或规范，诸如一个或多个电子器件工程联合委员会(JEDEC)标准。
关于封装540的信息可被分发给各个产品设计者(诸如使用存储在计算机546处的组件库)。计算机546可包括耦合到存储器550的处理器548，诸如一个或多个处理核。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器550处，以处理经由用户接口544从计算机546的用户接收的PCB设计信息542。PCB设计信息542可包括经封装器件在电路板上的物理定位信息。经封装器件可包括图1的器件100的至少一个组件(例如，导电结构108)、由第二物理布局350指示的至少一个组件(例如，导电结构354-364)、或其组合。
计算机546可被配置成变换PCB设计信息542以生成数据文件，诸如GERBER文件552。GERBER文件552可指示经封装器件在电路板上的物理定位信息，以及电连接(诸如迹线和通孔)的布局。经封装器件可包括图1的器件100的至少一个组件(例如，导电结构108)、由第二物理布局350指示的至少一个组件(例如，导电结构354-364)、或其组合。在其他实现中，通过变换PCB设计信息542生成的数据文件可具有除GERBER格式以外的格式。
可在板组装过程554处接收GERBER文件552并且GERBER文件552可用于创建PCB，诸如代表性PCB 556。可根据由GERBER文件552指示的设计信息来制造PCB 556。例如，GERBER文件552可被上传到一个或多个机器以执行PCB生产过程的一个或多个操作。PCB 556可填充有电子组件(包括封装540)以形成代表性印刷电路组装件(PCA)558。
可在产品制造过程560处接收PCA 558并将PCA 558集成到一个或多个电子设备中，诸如第一代表性电子设备562和第二代表性电子设备564。例如，第一代表性电子设备562和/或第二代表性电子设备564可包括或对应于图4的电子设备400。作为解说性示例，第一代表性电子设备562和/或第二代表性电子设备564可包括移动设备(例如，蜂窝电话)。在其他实现中，电子设备400可对应于计算机(例如，膝上型计算机、平板计算机、或台式计算机)、可穿戴电子设备(例如，个人相机、头戴式显示器、或手表)、交通工具控制系统或控制台、家用电器、机顶盒、娱乐单元、导航设备、个人数字助理(PDA)、电视机、监视器、调谐器、无线电(例如，卫星无线电)、音乐播放器(例如，数字音乐播放器或便携式音乐播放器)、视频播放器(例如，数字视频播放器，诸如数字视频碟(DVD)播放器或便携式数字视频播放器)、机器人、健康护理设备、另一电子设备、或其组合。
关于图1-5所描述的各实施例的一个或多个方面可由库文件512、GDSII文件526、和/或GERBER文件552来表示。关于图1-5所描述的各实施例的一个或多个方面可由被存储在研究计算机506的存储器510、设计计算机514的存储器518、计算机546的存储器550、和/或在各个阶段处(诸如在板组装过程554处)所使用的一个或多个其他计算机或处理器的存储器(未示出)处的信息来表示。关于图1-5所描述的各实施例的一个或多个方面也可被纳入到一个或多个其他物理实施例中，诸如掩模532、管芯536、封装540、PCA 558、其他产品(诸如原型电路或设备(未示出))、或者其任何组合。尽管描绘了从物理器件设计到最终产品的各个代表性生产阶段，但在其他实施例中可使用较少的阶段或可包括附加阶段。类似地，电子设备制造过程500可由单个实体执行、或者由执行电子设备制造过程500的各个阶段的一个或多个实体来执行。
参照图6，描绘了生成与器件相关联的设计信息的方法的解说性示例并将其一般指定为600。例如，方法600可生成与图1的器件100相关联的设计信息、对应于图3的第二物理布局350的设计信息、与图4的片上系统设备422相关联的设计信息、与图5的管芯536相关联的设计信息、或其组合。
方法600包括在610，接收与器件相关联的数据。在计算机处接收该数据。在解说性示例中，该计算机对应于设计计算机514，并且该数据包括库文件512、EDA工具520、电路设计信息522、或其组合中的任一者。在其他示例中，方法600的操作可在另一计算机处(诸如在研究计算机506处、在包括处理器534和存储器535的计算机、另一计算机、或其组合处)执行。
方法600进一步包括在620，由该计算机访问该数据以标识与该器件相关联的栅极线。例如，设计计算机514的处理器516可执行栅极切割指令513以标识第二栅极线112，栅极线304、306、308、310、314和316中的一者或多者，或其组合。为了进一步解说，该栅极线可响应于确定该栅极线邻近栅极切割区(例如，第二栅极线112的栅极切割区，第三栅极线116的栅极切割区，栅极切割区320、322和324中的任一者，或其组合)而被标识。
方法600进一步包括在630，响应于标识该栅极线，由该计算机生成设计信息。在解说性示例中，该设计信息包括数据文件，诸如GDSII文件526。该设计信息指示从该栅极线切割出的第一栅极区(例如，第一栅极区114a)、从该栅极线切割出的第二栅极区(例如，第二栅极区114b)、以及将第一栅极区与第二栅极区耦合的导电跨接结构(例如，导电结构108)。
在解说性示例中，该数据指示器件的第一物理布局(例如，第一物理布局300)，并且生成设计信息包括修改第一物理布局以生成由该设计信息指示的器件的第二物理布局(例如，第二物理布局350)。与第一物理布局相关联的电路示意图可对应于与第二物理布局相关联的电路示意图。例如，物理布局300、350可与共用电路示意图相关联。
在一些应用中，该数据未指定该栅极线将被分成多个区域。例如，该数据可能未指定该栅极线将使用栅极切割来切割，直到处理器516执行栅极切割指令513来确定该栅极线将被切割(例如，以减小栅极切割效应或以使得能够遵循一个或多个设计规则)。
参照图7，描绘了制造器件的方法的解说性示例并将其一般指定为700。例如，方法700可被用于制造图1的器件100、对应于图3的第二物理布局350的器件、图4的片上系统设备422、图5的管芯536、或其组合。
方法700可包括在720，执行栅极切割来切割栅极线以创建第一栅极区和第二栅极区。例如，该栅极线可对应于栅极线114、304、306、308、310、314和316中的任一者。在一些应用中，该栅极线可使用替换金属栅极(RMG)工艺或另一工艺来形成。该栅极线可包括多晶硅或一种或多种其他材料。为了进一步解说，第一栅极区可对应于第一栅极区114a，而第二栅极区可对应于第二栅极区114b。作为另一示例，第一栅极区和第二栅极区可对应于栅极线304-310、314和316之一的各部分。作为解说性示例，执行栅极切割可包括蚀刻栅极线或刻划栅极线。执行栅极切割可包括执行平切。例如，平切可包括使用单个切割操作来将多条栅极线分开，诸如通过使用单个切割操作来切割栅极线112、114、116中的每一者或者通过使用单个切割操作来切割栅极线302-318中的每一者。
方法700可包括在730，沉积导电材料以形成用于连接第一栅极区和第二栅极区的导电跨接结构。例如，导电跨接结构可对应于导电结构108和354-364中的任一者。形成导电跨接结构可包括在器件的中部制程(MOL)处理期间形成(例如，沉积)金属(例如，M0)。
方法700可进一步包括(在执行栅极切割之后并且在沉积导电材料之前)在第一栅极区与第二栅极区之间形成介电材料。例如，可在栅极区114a、114b之间形成介电材料232。该导电跨接结构可邻接(例如，接触)介电材料。例如，可使用沉积工艺来在介电材料232上形成导电结构108。
方法700可进一步包括形成毗邻于该栅极线的虚设栅极线，并且执行栅极切割可包括在与该栅极线相同的位置处切割该虚设栅极线以形成第三栅极区和第四栅极区。例如，该虚设栅极线可对应于栅极线112、116、302、312和318中的任一者。第三栅极区和第四栅极区可对应于栅极区112a、112b，栅极区116a、116b，或者通过切割栅极线302、栅极线312或栅极线318形成的栅极区。在一些应用中，在切割虚设栅极线之后，没有形成用于将第三栅极区连接到第四栅极区的导电跨接结构，诸如在第三栅极区和第四栅极区将分别被耦合到供电电压节点120和接地节点122的情况下。
形成栅极线、执行栅极切割、以及形成导电结构可由执行从存储器访问的指令的处理器发起或控制。例如，形成栅极线、执行栅极切割、以及形成导电结构可由结合制造过程528的操作执行从存储器535检索到的指令的处理器534来发起或控制。
计算机可读介质(例如，存储器535)可存储可由处理器(例如，处理器534)执行的指令以在器件(例如，图1的器件100、对应于图3的第二物理布局350的器件、图4的片上系统设备422、图5的管芯536、或其组合)的制造期间(例如，在制造过程528期间)执行操作。这些操作可包括发起栅极线(例如，栅极线114、304、306、308、310、314和316中的任一者)上的栅极切割以创建第一栅极区和第二栅极区(例如，第一栅极区114a和第二栅极区114b，或栅极线304-310、314和316之一的各部分)。这些操作可进一步包括发起形成(例如，沉积)导电材料以形成用于连接第一栅极区和第二栅极区的导电跨接结构(例如，导电结构108和354-364中的任一者)。
技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可被实现为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文所公开的实施例描述的方法或算法的各步骤可直接在硬件、由处理器执行的软件模块、或这两者的组合中体现。例如，方法600和700的一个或多个操作可由现场可编程门阵列(FPGA)器件、专用集成电路(ASIC)、处理单元(诸如中央处理单元(CPU))、数字信号处理器(DSP)、控制器、另一硬件设备、固件设备、或其组合来发起、控制、或执行。软件模块可驻留在随机存取存储器(RAM)、磁阻式随机存取存储器(MRAM)、闪存存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)、或本领域中所知的任何其他形式的非瞬态存储介质中。示例性存储介质被耦合到处理器，以使得处理器能从/向该存储介质读取/写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文所定义的原理可被应用于其他实施例而不会脱离本公开的范围。由此，本公开并非旨在被限定于本文所示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。

Claims (30)

1.一种制造器件的方法，所述方法包括：
执行栅极切割来切割栅极线以创建第一栅极区和第二栅极区；以及
沉积导电材料以形成用于连接所述第一栅极区和所述第二栅极区的导电跨接结构。
2.如权利要求1所述的方法，其特征在于，执行所述栅极切割包括执行平切。
3.如权利要求1所述的方法，其特征在于，进一步包括在执行所述栅极切割之后并且在沉积所述导电材料之前，在所述第一栅极区与所述第二栅极区之间形成介电材料。
4.如权利要求3所述的方法，其特征在于，所述导电跨接结构是使用沉积工艺来在所述介电材料上形成的。
5.如权利要求1所述的方法，其特征在于，进一步包括形成毗邻于所述栅极线的虚设栅极线。
6.如权利要求5所述的方法，其特征在于，执行所述栅极切割包括切割所述虚设栅极线以形成第三栅极区和第四栅极区。
7.如权利要求1所述的方法，其特征在于，所述导电跨接结构是在所述器件的中部制程(MOL)处理期间形成的。
8.如权利要求1所述的方法，其特征在于，执行所述栅极切割并沉积所述导电材料是由执行从存储器访问的指令的处理器发起的。
9.一种存储指令的计算机可读介质，所述指令可由处理器执行以在器件的制造期间执行操作，所述操作包括：
发起栅极切割来切割栅极线以创建第一栅极区和第二栅极区；以及
发起沉积导电材料以形成用于连接所述第一栅极区和所述第二栅极区的导电跨接结构。
10.如权利要求9所述的计算机可读介质，其特征在于，发起所述栅极切割包括发起平切。
11.如权利要求9所述的计算机可读介质，其特征在于，所述操作进一步包括：在执行所述栅极切割之后并且在沉积所述导电材料之前，发起在所述第一栅极区与所述第二栅极区之间形成介电材料。
12.如权利要求11所述的计算机可读介质，其特征在于，所述导电跨接结构是使用沉积工艺来在所述介电材料上形成的。
13.如权利要求9所述的计算机可读介质，其特征在于，进一步包括形成毗邻于所述栅极线的虚设栅极线。
14.如权利要求13所述的计算机可读介质，其特征在于，所述栅极切割在与所述栅极线相同的位置处将所述虚设栅极线分开以形成第三栅极区和第四栅极区。
15.如权利要求9所述的计算机可读介质，其特征在于，所述导电跨接结构是在所述器件的中部制程(MOL)处理期间形成的。
16.一种装置，包括：
第一器件，其包括第一栅极区；
第二器件，其包括第二栅极区，所述第一栅极区和所述第二栅极区是从栅极线形成的；以及
导电跨接结构，其将所述第一栅极区与所述第二栅极区耦合。
17.如权利要求16所述的装置，其特征在于，进一步包括：
第一虚设器件，其具有从第二栅极线形成的栅极端子，所述第一虚设器件毗邻于所述第一器件；以及
第二虚设器件，其具有从所述第二栅极线形成的栅极端子，所述第二虚设器件毗邻于所述第二器件。
18.如权利要求17所述的装置，其特征在于，所述第一器件的栅极端子经由所述导电跨接结构耦合到所述第二器件的栅极端子，其中所述第一虚设器件的栅极端子被耦合到供电电压节点，并且其中所述第二虚设器件的栅极端子被耦合到接地节点。
19.如权利要求16所述的装置，其特征在于，进一步包括在所述第一栅极区与所述第二栅极区之间形成的介电材料。
20.如权利要求19所述的装置，其特征在于，所述导电跨接结构邻接所述介电材料。
21.如权利要求16所述的装置，其特征在于，所述第一器件包括第一鳍式场效应晶体管(finFET)，而所述第二器件包括第二finFET。
22.如权利要求16所述的装置，其特征在于，所述第一器件包括p型器件，而所述第二器件包括n型器件。
23.如权利要求16所述的装置，其特征在于，所述第一器件包括p型鳍式场效应晶体管(finFET)，而所述第二器件包括n型finFET。
24.如权利要求16所述的装置，其特征在于，进一步包括半导体管芯，所述半导体管芯包括所述第一器件、所述第二器件和所述导电跨接结构。
25.如权利要求24所述的装置，其特征在于，进一步包括选自包含以下各项的组的设备：移动设备、膝上型计算机、平板计算机、台式计算机、可穿戴电子设备、交通工具控制系统或控制台、家用电器、机顶盒、娱乐单元、导航设备、个人数字助理(PDA)、电视机、监视器、调谐器、无线电、音乐播放器、视频播放器、机器人、健康护理设备、或其组合，其中所述设备包括所述半导体管芯。
26.一种生成与器件相关联的设计信息的方法，所述方法包括：
在计算机处接收与器件相关联的数据；
由所述计算机访问所述数据以标识与所述器件相关联的栅极线；
响应于标识所述栅极线，由所述计算机生成设计信息，所述设计信息指示：
从所述栅极线切割出的第一栅极区；
从所述栅极线切割出的第二栅极区；以及
将所述第一栅极区与所述第二栅极区耦合的导电跨接结构。
27.如权利要求26所述的方法，其特征在于，所述数据指示所述器件的第一物理布局。
28.如权利要求27所述的方法，其特征在于，生成所述设计信息包括修改所述第一物理布局以生成由所述设计信息指示的所述器件的第二物理布局。
29.如权利要求26所述的方法，其特征在于，所述数据未指定所述栅极线将被分成多个区域。
30.如权利要求26所述的方法，其特征在于，所述栅极线是响应于确定所述栅极线邻近栅极切割区而被标识的。
CN201680041494.5A 2015-07-17 2016-07-08 用于连接使用栅极切割分开的栅极区的器件和方法 Pending CN107851613A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/802,479 US9853112B2 (en) 2015-07-17 2015-07-17 Device and method to connect gate regions separated using a gate cut
US14/802,479 2015-07-17
PCT/US2016/041542 WO2017014965A1 (en) 2015-07-17 2016-07-08 Device and method to connect gate regions separated using a gate cut

Publications (1)

Publication Number Publication Date
CN107851613A true CN107851613A (zh) 2018-03-27

Family

ID=56561463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680041494.5A Pending CN107851613A (zh) 2015-07-17 2016-07-08 用于连接使用栅极切割分开的栅极区的器件和方法

Country Status (7)

Country Link
US (1) US9853112B2 (zh)
EP (1) EP3326198A1 (zh)
JP (1) JP2018523232A (zh)
KR (1) KR20180029037A (zh)
CN (1) CN107851613A (zh)
BR (1) BR112018001015A2 (zh)
WO (1) WO2017014965A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882048B2 (en) 2016-06-30 2018-01-30 International Business Machines Corporation Gate cut on a vertical field effect transistor with a defined-width inorganic mask
US9997360B2 (en) * 2016-09-21 2018-06-12 Qualcomm Incorporated Method for mitigating layout effect in FINFET
KR102314134B1 (ko) * 2017-03-10 2021-10-18 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
KR102336784B1 (ko) 2017-06-09 2021-12-07 삼성전자주식회사 반도체 장치
KR102320047B1 (ko) 2017-07-05 2021-11-01 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10867998B1 (en) 2017-11-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure cutting process and structures formed thereby
CN108156659B (zh) * 2017-11-29 2020-06-23 广东美的制冷设备有限公司 家电设备的定位方法、装置、家电设备及存储介质
US10756085B2 (en) * 2017-12-08 2020-08-25 Qualcomm Incorporated Integrated circuit with metal gate having dielectric portion over isolation area
KR102419646B1 (ko) 2017-12-22 2022-07-11 삼성전자주식회사 크로스 커플 구조를 구비하는 집적 회로 및 이를 포함하는 반도체 장치
US11217582B2 (en) 2018-03-30 2022-01-04 Intel Corporation Unidirectional self-aligned gate endcap (SAGE) architectures with gate-orthogonal walls
US10629492B2 (en) 2018-04-27 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure having a dielectric gate and methods thereof
KR102636464B1 (ko) * 2018-06-12 2024-02-14 삼성전자주식회사 게이트 분리층을 갖는 반도체 소자 및 그 제조 방법
US10930564B2 (en) * 2018-08-31 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure cutting process
KR102620342B1 (ko) * 2018-12-05 2024-01-03 삼성전자주식회사 게이트 전극을 갖는 반도체 소자 및 그 제조 방법
US10707207B1 (en) 2019-02-15 2020-07-07 Globalfoundries Inc. Method, apparatus, and system for improved gate connections on isolation structures in FinFET devices
US11444171B2 (en) * 2019-03-06 2022-09-13 Intel Corporation Self-aligned gate endcap (SAGE) architecture having gate or contact plugs
US11705453B2 (en) * 2019-03-06 2023-07-18 Intel Corporation Self-aligned gate endcap (SAGE) architecture having local interconnects
US11424245B2 (en) * 2019-03-06 2022-08-23 Intel Corporation Self-aligned gate endcap (SAGE) architecture having gate contacts
KR20210009503A (ko) 2019-07-17 2021-01-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11557590B2 (en) 2020-02-19 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate profile optimization
KR20220065924A (ko) 2020-11-13 2022-05-23 삼성전자주식회사 반도체 소자
US11742350B2 (en) 2021-09-23 2023-08-29 International Business Machines Corporation Metal gate N/P boundary control by active gate cut and recess

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050022042A1 (en) * 2003-07-25 2005-01-27 Tam Simo M. Power supply voltage droop compensated clock modulation for microprocessors
US20050023656A1 (en) * 2002-08-08 2005-02-03 Leedy Glenn J. Vertical system integration
KR20050024099A (ko) * 2003-09-04 2005-03-10 삼성전자주식회사 에스램 소자의 제조방법 및 그에 의해 제조된 에스램 소자
US20050139924A1 (en) * 2003-12-30 2005-06-30 Samsung Electronics Co., Ltd. Poly crystalline silicon semiconductor device and method of fabricating the same
US20070284671A1 (en) * 2006-06-13 2007-12-13 Renesas Technology Corp. Semiconductor device including cmis transistor
US20090213633A1 (en) * 2002-08-02 2009-08-27 Unity Semiconductor Corporation Four vertically stacked memory layers in a non-volatile re-writeable memory device
CN102332431A (zh) * 2010-07-13 2012-01-25 中国科学院微电子研究所 半导体器件结构及其制造方法
US20120193621A1 (en) * 2009-04-14 2012-08-02 Zvi Or-Bach 3d semiconductor device
US20120223436A1 (en) * 2011-03-06 2012-09-06 Sekar Deepak C Semiconductor device and structure for heat removal
US20130026572A1 (en) * 2011-07-29 2013-01-31 Synopsy, Inc. N-channel and p-channel finfet cell architecture
CN102956457A (zh) * 2011-08-22 2013-03-06 中国科学院微电子研究所 半导体器件结构及其制作方法、及半导体鳍制作方法
CN103828037A (zh) * 2011-07-29 2014-05-28 美商新思科技有限公司 具有块间绝缘体的n沟道和p沟道finfet单元架构
CN103872102A (zh) * 2012-12-14 2014-06-18 台湾积体电路制造股份有限公司 具有嵌入式MOS变容二极管的FinFET及其制造方法
CN104252555A (zh) * 2013-06-28 2014-12-31 台湾积体电路制造股份有限公司 导线图案化
WO2015094305A1 (en) * 2013-12-19 2015-06-25 Intel Corporation Self-aligned gate edge and local interconnect and method to fabricate same
CN104769718A (zh) * 2012-11-07 2015-07-08 高通股份有限公司 共享扩散标准单元架构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
JP2010118410A (ja) 2008-11-11 2010-05-27 Nec Electronics Corp 半導体装置
US7939384B2 (en) 2008-12-19 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminating poly uni-direction line-end shortening using second cut
US20130320451A1 (en) 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
US8739104B1 (en) * 2013-02-28 2014-05-27 Broadcom Corporation Systems and methods for forming an integrated circuit using a standard cell library
US9373624B1 (en) * 2015-06-11 2016-06-21 International Business Machines Corporation FinFET devices including epitaxially grown device isolation regions, and a method of manufacturing same

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090213633A1 (en) * 2002-08-02 2009-08-27 Unity Semiconductor Corporation Four vertically stacked memory layers in a non-volatile re-writeable memory device
US20050023656A1 (en) * 2002-08-08 2005-02-03 Leedy Glenn J. Vertical system integration
US20050022042A1 (en) * 2003-07-25 2005-01-27 Tam Simo M. Power supply voltage droop compensated clock modulation for microprocessors
KR20050024099A (ko) * 2003-09-04 2005-03-10 삼성전자주식회사 에스램 소자의 제조방법 및 그에 의해 제조된 에스램 소자
US20050139924A1 (en) * 2003-12-30 2005-06-30 Samsung Electronics Co., Ltd. Poly crystalline silicon semiconductor device and method of fabricating the same
US20070284671A1 (en) * 2006-06-13 2007-12-13 Renesas Technology Corp. Semiconductor device including cmis transistor
US20120193621A1 (en) * 2009-04-14 2012-08-02 Zvi Or-Bach 3d semiconductor device
CN102332431A (zh) * 2010-07-13 2012-01-25 中国科学院微电子研究所 半导体器件结构及其制造方法
US20120223436A1 (en) * 2011-03-06 2012-09-06 Sekar Deepak C Semiconductor device and structure for heat removal
US8901613B2 (en) * 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US20130026572A1 (en) * 2011-07-29 2013-01-31 Synopsy, Inc. N-channel and p-channel finfet cell architecture
CN103828059A (zh) * 2011-07-29 2014-05-28 美商新思科技有限公司 N沟道和p沟道finfet单元架构
CN103828037A (zh) * 2011-07-29 2014-05-28 美商新思科技有限公司 具有块间绝缘体的n沟道和p沟道finfet单元架构
CN102956457A (zh) * 2011-08-22 2013-03-06 中国科学院微电子研究所 半导体器件结构及其制作方法、及半导体鳍制作方法
CN104769718A (zh) * 2012-11-07 2015-07-08 高通股份有限公司 共享扩散标准单元架构
CN103872102A (zh) * 2012-12-14 2014-06-18 台湾积体电路制造股份有限公司 具有嵌入式MOS变容二极管的FinFET及其制造方法
CN104252555A (zh) * 2013-06-28 2014-12-31 台湾积体电路制造股份有限公司 导线图案化
WO2015094305A1 (en) * 2013-12-19 2015-06-25 Intel Corporation Self-aligned gate edge and local interconnect and method to fabricate same

Also Published As

Publication number Publication date
KR20180029037A (ko) 2018-03-19
EP3326198A1 (en) 2018-05-30
WO2017014965A1 (en) 2017-01-26
US9853112B2 (en) 2017-12-26
JP2018523232A (ja) 2018-08-16
US20170018620A1 (en) 2017-01-19
BR112018001015A2 (pt) 2018-09-18

Similar Documents

Publication Publication Date Title
CN107851613A (zh) 用于连接使用栅极切割分开的栅极区的器件和方法
JP6884103B2 (ja) ３ポートのビットセルのための金属層
US10439039B2 (en) Integrated circuits including a FinFET and a nanostructure FET
US9859210B2 (en) Integrated circuits having reduced dimensions between components
US9455026B2 (en) Shared global read and write word lines
TWI608642B (zh) 具有基於電阻之儲存元件之電阻式隨機存取記憶體裝置及其製造方法
CN107924994A (zh) 用于存储器器件的金属化工艺
CN107210297A (zh) 中心偏离栅极切割
US20160233159A1 (en) Integrated circuit device including multiple via connectors and a metal structure having a ladder shape
CN109155286B (zh) 异构单元阵列
CN109841621A (zh) 具有高迁移率的集成电路元件以及形成集成电路元件的系统
US11552068B2 (en) Integrated circuit and method of generating integrated circuit layout

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180327

WD01 Invention patent application deemed withdrawn after publication