JPH0745745A - 多層回路基板 - Google Patents
多層回路基板Info
- Publication number
- JPH0745745A JPH0745745A JP5190317A JP19031793A JPH0745745A JP H0745745 A JPH0745745 A JP H0745745A JP 5190317 A JP5190317 A JP 5190317A JP 19031793 A JP19031793 A JP 19031793A JP H0745745 A JPH0745745 A JP H0745745A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- multilayer circuit
- die pad
- thermal via
- thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 ダイパッドの下にサーマルビアが設けられて
いても、それによって信号線パターンの引き回しが疎外
されることがなく、また、信号線パターンを通る信号の
耐ノイズ性を向上させることができるような多層回路基
板を得る。 【構成】 半導体ベアチップが実装される多層回路基板
の構造を以下のようにした。半導体ベアチップを多層回
路基板に実装するダイパッドの下に導電性材料が充填さ
れることによりサーマルビアを形成するサーマルビア貫
通孔を、その貫通孔断面の基板に対する投影面積がダイ
パッド断面の基板に対する投影面積に比しある面積割合
となるように、そのサーマルビアは接地線パターンと導
通させる。また、サーマルビア間に信号線パターンを設
定する。そして同一の層においてそれらサーマルビア同
士を導通パターンでつなぐ構成とする。
いても、それによって信号線パターンの引き回しが疎外
されることがなく、また、信号線パターンを通る信号の
耐ノイズ性を向上させることができるような多層回路基
板を得る。 【構成】 半導体ベアチップが実装される多層回路基板
の構造を以下のようにした。半導体ベアチップを多層回
路基板に実装するダイパッドの下に導電性材料が充填さ
れることによりサーマルビアを形成するサーマルビア貫
通孔を、その貫通孔断面の基板に対する投影面積がダイ
パッド断面の基板に対する投影面積に比しある面積割合
となるように、そのサーマルビアは接地線パターンと導
通させる。また、サーマルビア間に信号線パターンを設
定する。そして同一の層においてそれらサーマルビア同
士を導通パターンでつなぐ構成とする。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置中の多層
回路基板における、信号線の配線の設定やシールドに関
するものである。
回路基板における、信号線の配線の設定やシールドに関
するものである。
【０００２】
【従来の技術】この種の技術に関する先行技術に関する
ものとしては、特開昭６３−２９２６９３、特開平２−
２１９２９８、特開平４−１６２７９５、特開平４−３
１３２９７に開示されたもののほか、次に掲げるものが
ある。図９は例えば特開平３−２８６５６０号公報に開
示された従来の半導体装置を鉛直平面で切断した際の従
来の多層回路基板の構造を示す断面図であり、図１０は
図９に示す従来の半導体装置をＡ−Ａ’線を含む水平面
で切断した際の構造を示す断面図である。図９におい
て、１は多層回路基板、２は半導体ベアチップ、３は半
導体ベアチップ２を多層回路基板１上に搭載するための
ダイパッド、４は半導体ベアチップ２への給電や信号入
出力を行う図示しないワイヤ線の一方を多層回路基板１
上にボンディングするためのボンディングパッドであ
る。つまりこの多層回路基板１に対する半導体ベアチッ
プ２の実装方法としては、フェイスアップボンディング
法を採用している。５は多層回路基板１に内挿された信
号線パターン、６は多層回路基板１に内挿された接地線
パターン、７はサーマルビアホールに導電性金属材料を
充填して構成されたサーマルビアであり、ダイパッド３
と接地線パターン６との間を熱的にも電気的にも接続す
る。８は信号線パターン５やサーマルビア７等を電気的
に絶縁する絶縁体である。次に、このように構成された
半導体装置について説明する。半導体ベアチップ２で発
生した熱はまず、ダイパッド３へ伝わる。そして、ダイ
パッド３へ伝わった熱はその下に密集して設けられてい
るサーマルビア７に伝わる。それから、熱はサーマルビ
ア７から接地線パターン６へ伝えられる。最後に熱はこ
れらの接地線パターン６を通して外部に放散される。
ものとしては、特開昭６３−２９２６９３、特開平２−
２１９２９８、特開平４−１６２７９５、特開平４−３
１３２９７に開示されたもののほか、次に掲げるものが
ある。図９は例えば特開平３−２８６５６０号公報に開
示された従来の半導体装置を鉛直平面で切断した際の従
来の多層回路基板の構造を示す断面図であり、図１０は
図９に示す従来の半導体装置をＡ−Ａ’線を含む水平面
で切断した際の構造を示す断面図である。図９におい
て、１は多層回路基板、２は半導体ベアチップ、３は半
導体ベアチップ２を多層回路基板１上に搭載するための
ダイパッド、４は半導体ベアチップ２への給電や信号入
出力を行う図示しないワイヤ線の一方を多層回路基板１
上にボンディングするためのボンディングパッドであ
る。つまりこの多層回路基板１に対する半導体ベアチッ
プ２の実装方法としては、フェイスアップボンディング
法を採用している。５は多層回路基板１に内挿された信
号線パターン、６は多層回路基板１に内挿された接地線
パターン、７はサーマルビアホールに導電性金属材料を
充填して構成されたサーマルビアであり、ダイパッド３
と接地線パターン６との間を熱的にも電気的にも接続す
る。８は信号線パターン５やサーマルビア７等を電気的
に絶縁する絶縁体である。次に、このように構成された
半導体装置について説明する。半導体ベアチップ２で発
生した熱はまず、ダイパッド３へ伝わる。そして、ダイ
パッド３へ伝わった熱はその下に密集して設けられてい
るサーマルビア７に伝わる。それから、熱はサーマルビ
ア７から接地線パターン６へ伝えられる。最後に熱はこ
れらの接地線パターン６を通して外部に放散される。
【０００３】
【発明が解決しようとする課題】従来の多層回路基板１
は以上のように構成されているので、多層回路基板１に
高密度な信号線パターンの配線が必要となっても、ダイ
パッド３の下に密集して設けられているサーマルビア７
によって信号線パターン５の引き回しが疎外されてしま
うという問題点があった。また、従来の多層回路基板１
の構成では、サーマルビア７と接地線パターン６とを電
気的に接続しても、信号線パターン５とサーマルビア７
が平行に走る部分が極めて少なく、信号線パターン５を
通る信号の耐ノイズ性の向上という面ではほとんど効果
がないという問題点もあった。
は以上のように構成されているので、多層回路基板１に
高密度な信号線パターンの配線が必要となっても、ダイ
パッド３の下に密集して設けられているサーマルビア７
によって信号線パターン５の引き回しが疎外されてしま
うという問題点があった。また、従来の多層回路基板１
の構成では、サーマルビア７と接地線パターン６とを電
気的に接続しても、信号線パターン５とサーマルビア７
が平行に走る部分が極めて少なく、信号線パターン５を
通る信号の耐ノイズ性の向上という面ではほとんど効果
がないという問題点もあった。
【０００４】この発明はかかる問題点を解決するために
なされたもので、ダイパッド３の下にサーマルビア７が
設けられていても、それによって信号線パターン５の引
き回しが疎外されることがなく、また、信号線パターン
５を通る信号の耐ノイズ性を向上させることができるよ
うな多層回路基板１を得ることを目的とする。
なされたもので、ダイパッド３の下にサーマルビア７が
設けられていても、それによって信号線パターン５の引
き回しが疎外されることがなく、また、信号線パターン
５を通る信号の耐ノイズ性を向上させることができるよ
うな多層回路基板１を得ることを目的とする。
【０００５】
【課題を解決するための手段】第１の発明にかかる多層
回路基板は、複数の絶縁層から一体的に成型された、半
導体ベアチップが実装される多層回路基板において、半
導体ベアチップで発生した熱を伝えるために、半導体ベ
アチップが実装される位置に対応して設けられた、導電
性材料が充填されることによりサーマルビアを形成する
複数のサーマルビア貫通孔と、サーマルビア貫通孔の位
置に対応して多層回路基板内のいずれかの絶縁層に設け
られた、サーマルビア貫通孔の周囲に形成された複数の
ランド部と、半導体ベアチップが実装される位置に対応
した多層回路基板内のいずれかの絶縁層内における、サ
ーマルビア貫通孔同士の間、ランド部同士の間、および
サーマルビア貫通孔とランド部との間の少なくとも１つ
の間に設けられた信号線パターンとを備えたものであ
る。
回路基板は、複数の絶縁層から一体的に成型された、半
導体ベアチップが実装される多層回路基板において、半
導体ベアチップで発生した熱を伝えるために、半導体ベ
アチップが実装される位置に対応して設けられた、導電
性材料が充填されることによりサーマルビアを形成する
複数のサーマルビア貫通孔と、サーマルビア貫通孔の位
置に対応して多層回路基板内のいずれかの絶縁層に設け
られた、サーマルビア貫通孔の周囲に形成された複数の
ランド部と、半導体ベアチップが実装される位置に対応
した多層回路基板内のいずれかの絶縁層内における、サ
ーマルビア貫通孔同士の間、ランド部同士の間、および
サーマルビア貫通孔とランド部との間の少なくとも１つ
の間に設けられた信号線パターンとを備えたものであ
る。
【０００６】第２の発明にかかる多層回路基板は、多層
回路基板上にダイパッドを設け、このダイパッドを介し
てこの多層回路基板に対して半導体ベアチップを実装
し、絶縁層を構成する材料はポリイミド樹脂を主成分と
し、サーマルビア貫通孔に充填される導電性材料を形成
する材料は銅を主成分とし、多層回路基板の半導体ベア
チップを実装する側の面において、基板の積層方向とは
垂直となるダイパッドの断面を投影した面積に対して、
基板の積層方向とは垂直となるサーマルビア貫通孔の断
面を投影した面積を０．５％以上となるようにサーマル
ビア貫通孔を設けたものである。
回路基板上にダイパッドを設け、このダイパッドを介し
てこの多層回路基板に対して半導体ベアチップを実装
し、絶縁層を構成する材料はポリイミド樹脂を主成分と
し、サーマルビア貫通孔に充填される導電性材料を形成
する材料は銅を主成分とし、多層回路基板の半導体ベア
チップを実装する側の面において、基板の積層方向とは
垂直となるダイパッドの断面を投影した面積に対して、
基板の積層方向とは垂直となるサーマルビア貫通孔の断
面を投影した面積を０．５％以上となるようにサーマル
ビア貫通孔を設けたものである。
【０００７】第３の発明にかかる多層回路基板は、多層
回路基板上にダイパッドを設け、このダイパッドを介し
てこの多層回路基板に対して半導体ベアチップを実装
し、絶縁層を構成する材料はポリイミド樹脂を主成分と
し、サーマルビア貫通孔に充填される導電性材料を形成
する材料は銅を主成分とし、多層回路基板の半導体ベア
チップを実装する側の面において、基板の積層方向とは
垂直となるダイパッドの断面を投影した面積に対して、
基板の積層方向とは垂直となるサーマルビア貫通孔の断
面を投影した面積を０．５％以上となるようにサーマル
ビア貫通孔を設けたものである。
回路基板上にダイパッドを設け、このダイパッドを介し
てこの多層回路基板に対して半導体ベアチップを実装
し、絶縁層を構成する材料はポリイミド樹脂を主成分と
し、サーマルビア貫通孔に充填される導電性材料を形成
する材料は銅を主成分とし、多層回路基板の半導体ベア
チップを実装する側の面において、基板の積層方向とは
垂直となるダイパッドの断面を投影した面積に対して、
基板の積層方向とは垂直となるサーマルビア貫通孔の断
面を投影した面積を０．５％以上となるようにサーマル
ビア貫通孔を設けたものである。
【０００８】第４の発明にかかる多層回路基板は、多層
回路基板上にダイパッドを設け、このダイパッドを介し
てこの多層回路基板に対して半導体ベアチップを実装
し、絶縁層を構成する材料はポリイミド樹脂を主成分と
し、サーマルビア貫通孔に充填される導電性材料を形成
する材料は銅を主成分とし、多層回路基板の半導体ベア
チップを実装する側の面において、基板の積層方向とは
垂直となるダイパッドの断面を投影した面積に対して、
基板の積層方向とは垂直となるサーマルビア貫通孔の断
面を投影した面積を０．５％以上となるように前記サー
マルビア貫通孔を設けたものである。
回路基板上にダイパッドを設け、このダイパッドを介し
てこの多層回路基板に対して半導体ベアチップを実装
し、絶縁層を構成する材料はポリイミド樹脂を主成分と
し、サーマルビア貫通孔に充填される導電性材料を形成
する材料は銅を主成分とし、多層回路基板の半導体ベア
チップを実装する側の面において、基板の積層方向とは
垂直となるダイパッドの断面を投影した面積に対して、
基板の積層方向とは垂直となるサーマルビア貫通孔の断
面を投影した面積を０．５％以上となるように前記サー
マルビア貫通孔を設けたものである。
【０００９】第５の発明にかかる多層回路基板は、多層
回路基板内のいずれかの絶縁層に接地線パターンを設
け、同一の絶縁層に存在する前記サーマルビアのランド
部同士を基板の積層方向とは垂直となる方向に導通し、
かつ接地線パターンと導通させ接地線を形成し、この接
地線と平行に信号線パターンを配置したものである。
回路基板内のいずれかの絶縁層に接地線パターンを設
け、同一の絶縁層に存在する前記サーマルビアのランド
部同士を基板の積層方向とは垂直となる方向に導通し、
かつ接地線パターンと導通させ接地線を形成し、この接
地線と平行に信号線パターンを配置したものである。
【００１０】
【作用】この多層回路基板に半導体ベアチップを実装し
た場合、多層回路基板内の少なくともいずれかの絶縁層
においてサーマルビアのランド部とサーマルビアのラン
ド部との隙間に、ある絶縁間隔をおいて信号線パターン
が高密度に配置される。
た場合、多層回路基板内の少なくともいずれかの絶縁層
においてサーマルビアのランド部とサーマルビアのラン
ド部との隙間に、ある絶縁間隔をおいて信号線パターン
が高密度に配置される。
【００１１】多層回路基板の半導体ベアチップを実装す
る側の面において、ダイパッドを投影した面積に対し
て、サーマルビア貫通孔を投影した面積を２％以上とな
るようにサーマルビア貫通孔を設定することにより、ダ
イパッドが占有する部分の多層回路基板の部分の熱抵抗
値はほぼ一定値に小さくなる。
る側の面において、ダイパッドを投影した面積に対し
て、サーマルビア貫通孔を投影した面積を２％以上とな
るようにサーマルビア貫通孔を設定することにより、ダ
イパッドが占有する部分の多層回路基板の部分の熱抵抗
値はほぼ一定値に小さくなる。
【００１２】この多層回路基板内のいずれかの層におい
て、所定のある方向に互いに導通パターンにより接続さ
れているサーマルビアのランド部は接地線パターンと接
続され、その導通パターンに平行に設定された信号線パ
ターンにおいては、信号線パターンを通る信号線の耐ノ
イズ性が向上する。
て、所定のある方向に互いに導通パターンにより接続さ
れているサーマルビアのランド部は接地線パターンと接
続され、その導通パターンに平行に設定された信号線パ
ターンにおいては、信号線パターンを通る信号線の耐ノ
イズ性が向上する。
【００１３】
【実施例】実施例１．この発明の実施例１について説明
する。図１は、この発明の実施例１にかかる多層回路基
板１に半導体ベアチップ２を実装して鉛直面で切断した
際の構造を水平方向に透視した断面図、図２は図１に示
す多層回路基板１をＢ−Ｂ’線を含む水平面で切断した
際の多層回路基板１を鉛直方向に透視した断面図であ
り、図１、図２において、前記従来例と同一または相当
する構成部分には同一の符号を付しその説明は省略す
る。９は信号線パターン層に水平方向に設けられたサー
マルビアのランド部であり、サーマルビア７は各サーマ
ルビアのランド部９を鉛直方向に貫通するような構成と
なっており、各サーマルビアのランド部９の隙間にある
絶縁間隔をおいて信号線パターン５が配置されている。
また、信号線パターン５とサーマルビアのランド部９と
は同一の層に配置されている。ここで、サーマルビア７
（サーマルビアの孔に導電性材料を充填することにより
構成される。）およびサーマルビアのランド部９を構成
する材質としては銅を採用し、絶縁体８を構成する材質
としてはポリイミドを採用している。図３は、ダイパッ
ド３が占有する絶縁体面積（ダイパッド３の多層回路基
板１への投影面積）に対するサーマルビア７が占有する
面積の比率の変化に対するダイパッド３が占有する部分
の多層回路基板１の熱抵抗値の変化の様子を示す図であ
る。この熱抵抗値が小さいほどそのダイパッド３が占有
する部分の多層回路基板１は熱を伝えやすいことを意味
する。図３においても、サーマルビア７およびサーマル
ビアのランド部９を構成する材質としては銅を採用し、
絶縁体を構成する材質としてはポリイミドを採用してい
る。
する。図１は、この発明の実施例１にかかる多層回路基
板１に半導体ベアチップ２を実装して鉛直面で切断した
際の構造を水平方向に透視した断面図、図２は図１に示
す多層回路基板１をＢ−Ｂ’線を含む水平面で切断した
際の多層回路基板１を鉛直方向に透視した断面図であ
り、図１、図２において、前記従来例と同一または相当
する構成部分には同一の符号を付しその説明は省略す
る。９は信号線パターン層に水平方向に設けられたサー
マルビアのランド部であり、サーマルビア７は各サーマ
ルビアのランド部９を鉛直方向に貫通するような構成と
なっており、各サーマルビアのランド部９の隙間にある
絶縁間隔をおいて信号線パターン５が配置されている。
また、信号線パターン５とサーマルビアのランド部９と
は同一の層に配置されている。ここで、サーマルビア７
（サーマルビアの孔に導電性材料を充填することにより
構成される。）およびサーマルビアのランド部９を構成
する材質としては銅を採用し、絶縁体８を構成する材質
としてはポリイミドを採用している。図３は、ダイパッ
ド３が占有する絶縁体面積（ダイパッド３の多層回路基
板１への投影面積）に対するサーマルビア７が占有する
面積の比率の変化に対するダイパッド３が占有する部分
の多層回路基板１の熱抵抗値の変化の様子を示す図であ
る。この熱抵抗値が小さいほどそのダイパッド３が占有
する部分の多層回路基板１は熱を伝えやすいことを意味
する。図３においても、サーマルビア７およびサーマル
ビアのランド部９を構成する材質としては銅を採用し、
絶縁体を構成する材質としてはポリイミドを採用してい
る。
【００１４】上記のように構成された多層回路基板１に
ついて説明する。フェイスアップボンディング法を用い
て、この構造を用いた多層回路基板１にダイパッド３を
介して半導体ベアチップ２を実装した場合、図２に示す
ように、１つのダイパッド３が占有する絶縁体面積あた
りのサーマルビア７の個数を従来の個数よりも少なくし
てサーマルビア７の密集度を従来よりも粗くして各層毎
にサーマルビア７に対応してサーマルビアのランド部９
を設定し、立体的には格子上に配置する。そして、各層
毎に配置されたサーマルビアのランド部９の隙間に、あ
る絶縁間隔をおいて信号線パターン５を配置すると、従
来、ダイパッド３の下に密集して設けられているサーマ
ルビア７によって信号線パターン５の引き回しが疎外さ
れることなく、高密度な配線パターンの設定が可能とな
る。
ついて説明する。フェイスアップボンディング法を用い
て、この構造を用いた多層回路基板１にダイパッド３を
介して半導体ベアチップ２を実装した場合、図２に示す
ように、１つのダイパッド３が占有する絶縁体面積あた
りのサーマルビア７の個数を従来の個数よりも少なくし
てサーマルビア７の密集度を従来よりも粗くして各層毎
にサーマルビア７に対応してサーマルビアのランド部９
を設定し、立体的には格子上に配置する。そして、各層
毎に配置されたサーマルビアのランド部９の隙間に、あ
る絶縁間隔をおいて信号線パターン５を配置すると、従
来、ダイパッド３の下に密集して設けられているサーマ
ルビア７によって信号線パターン５の引き回しが疎外さ
れることなく、高密度な配線パターンの設定が可能とな
る。
【００１５】また、１つのダイパッド３が占有する絶縁
体面積あたりのサーマルビア７の個数が従来の個数より
も少なくなるため、サーマルビア７による外部への熱の
放散が低下することが考えられるが、１つのダイパッド
３が占有する絶縁体面積に対するサーマルビア７の占有
面積の比率とダイパッド３が占有する部分の多層回路基
板１の熱抵抗値との関係は、図３に示すように、占有面
積の比率が０％のとき熱抵抗値は２．６２［℃／Ｗ］、
占有面積の比率が０．５％のとき熱抵抗値は０．７５
［℃／Ｗ］、占有面積の比率が１％のとき熱抵抗値は
０．６５［℃／Ｗ］、占有面積の比率が２％のとき熱抵
抗値は０．６０［℃／Ｗ］、占有面積の比率が５％のと
き熱抵抗値は０．５５［℃／Ｗ］、占有面積の比率が１
０％のとき熱抵抗値は０．５２［℃／Ｗ］、占有面積の
比率が１５％のとき熱抵抗値は０．５２［℃／Ｗ］、占
有面積の比率が２０％のとき熱抵抗値は０．５２［℃／
Ｗ］、占有面積の比率が２５％のとき熱抵抗値は０．５
２［℃／Ｗ］となる。したがって、１つのダイパッド３
が占有する絶縁体面積あたりのサーマルビア７の個数が
従来の個数よりも少なくなっても、この場合、ダイパッ
ド３が占有する絶縁体面積に対するサーマルビア７の占
有面積の比率を２％以上とすれば、ダイパッド３が占有
する部分の多層回路基板１の部分の熱抵抗値はほぼ一定
値（０．５２［℃／Ｗ］）に落ち着いていき、多層回路
基板１のうちダイパッド３が占有する部分に相当する基
板部分については熱の伝わりが良好となり外部への熱の
放散が促進されるので問題はない。また、多層回路基板
１に半導体ベアチップ２を実装する方法は、上記のよう
なフェイスアップボンディング法に限らず、フェイスダ
ウンボンディング法、その他の実装方法であってもよ
い。本実施例ではサーマルビアのランド部とサーマルビ
アのランド部との間に信号線パターン５を配置するよう
にしたが、サーマルビアとサーマルビアとの間や、サー
マルビアとサーマルビアのランド部との間に信号線パタ
ーンを配置するようにしてもよい。
体面積あたりのサーマルビア７の個数が従来の個数より
も少なくなるため、サーマルビア７による外部への熱の
放散が低下することが考えられるが、１つのダイパッド
３が占有する絶縁体面積に対するサーマルビア７の占有
面積の比率とダイパッド３が占有する部分の多層回路基
板１の熱抵抗値との関係は、図３に示すように、占有面
積の比率が０％のとき熱抵抗値は２．６２［℃／Ｗ］、
占有面積の比率が０．５％のとき熱抵抗値は０．７５
［℃／Ｗ］、占有面積の比率が１％のとき熱抵抗値は
０．６５［℃／Ｗ］、占有面積の比率が２％のとき熱抵
抗値は０．６０［℃／Ｗ］、占有面積の比率が５％のと
き熱抵抗値は０．５５［℃／Ｗ］、占有面積の比率が１
０％のとき熱抵抗値は０．５２［℃／Ｗ］、占有面積の
比率が１５％のとき熱抵抗値は０．５２［℃／Ｗ］、占
有面積の比率が２０％のとき熱抵抗値は０．５２［℃／
Ｗ］、占有面積の比率が２５％のとき熱抵抗値は０．５
２［℃／Ｗ］となる。したがって、１つのダイパッド３
が占有する絶縁体面積あたりのサーマルビア７の個数が
従来の個数よりも少なくなっても、この場合、ダイパッ
ド３が占有する絶縁体面積に対するサーマルビア７の占
有面積の比率を２％以上とすれば、ダイパッド３が占有
する部分の多層回路基板１の部分の熱抵抗値はほぼ一定
値（０．５２［℃／Ｗ］）に落ち着いていき、多層回路
基板１のうちダイパッド３が占有する部分に相当する基
板部分については熱の伝わりが良好となり外部への熱の
放散が促進されるので問題はない。また、多層回路基板
１に半導体ベアチップ２を実装する方法は、上記のよう
なフェイスアップボンディング法に限らず、フェイスダ
ウンボンディング法、その他の実装方法であってもよ
い。本実施例ではサーマルビアのランド部とサーマルビ
アのランド部との間に信号線パターン５を配置するよう
にしたが、サーマルビアとサーマルビアとの間や、サー
マルビアとサーマルビアのランド部との間に信号線パタ
ーンを配置するようにしてもよい。
【００１６】実施例２．この発明の実施例２について説
明する。図４は、この発明の実施例２にかかる多層回路
基板１に半導体ベアチップ２を実装して鉛直面で切断し
た際の半導体装置の構造を水平方向に透視した断面図、
図５は図４に示す多層回路基板１をＣ−Ｃ’線を含む水
平面で切断した際の多層回路基板１を鉛直方向に透視し
た断面図であり、図４、図５において、前記従来例およ
び前記実施例と同一または相当する構成部分は同一の符
号を付しその説明は省略する。１０は導通パターンであ
りサーマルビアのランド部９とは同一の層に配置され、
導通パターン１０は同一の層内に存在する各サーマルビ
アのランド部９同士を所定の水平方向に相互に電気的に
接続している。そして各サーマルビアのランド部９から
鉛直方向に伸びるサーマルビア７は接地線パターン６と
電気的に接続されている。また、信号線パターン５とサ
ーマルビアのランド部９とは同一の層において相互に所
定の水平方向にある絶縁間隔をおいて平行して沿うよう
に配置されている。その結果、ある同一の層において各
サーマルビアのランド部９同士を導通パターン１０によ
って電気的に接続した線と、信号線パターン５は互いに
平行となる。実施例２においてもサーマルビア７および
サーマルビアのランド部９を構成する材質としては銅を
採用し、絶縁体を構成する材質としてはポリイミドを採
用している。
明する。図４は、この発明の実施例２にかかる多層回路
基板１に半導体ベアチップ２を実装して鉛直面で切断し
た際の半導体装置の構造を水平方向に透視した断面図、
図５は図４に示す多層回路基板１をＣ−Ｃ’線を含む水
平面で切断した際の多層回路基板１を鉛直方向に透視し
た断面図であり、図４、図５において、前記従来例およ
び前記実施例と同一または相当する構成部分は同一の符
号を付しその説明は省略する。１０は導通パターンであ
りサーマルビアのランド部９とは同一の層に配置され、
導通パターン１０は同一の層内に存在する各サーマルビ
アのランド部９同士を所定の水平方向に相互に電気的に
接続している。そして各サーマルビアのランド部９から
鉛直方向に伸びるサーマルビア７は接地線パターン６と
電気的に接続されている。また、信号線パターン５とサ
ーマルビアのランド部９とは同一の層において相互に所
定の水平方向にある絶縁間隔をおいて平行して沿うよう
に配置されている。その結果、ある同一の層において各
サーマルビアのランド部９同士を導通パターン１０によ
って電気的に接続した線と、信号線パターン５は互いに
平行となる。実施例２においてもサーマルビア７および
サーマルビアのランド部９を構成する材質としては銅を
採用し、絶縁体を構成する材質としてはポリイミドを採
用している。
【００１７】上記のように構成された多層回路基板１に
ついて説明する。前記実施例１と同様に、フェイスアッ
プボンディング法を用いて、この構造を用いた多層回路
基板１にダイパッド３を介して半導体ベアチップ２を実
装した場合、図５に示すように、１つのダイパッド３が
占有する絶縁体面積あたりのサーマルビア７の個数を従
来の個数よりも少なくして密集度を従来よりも粗くし、
各層毎にサーマルビア７に対応してサーマルビアのラン
ド部９を設定し、立体的には格子上に配置する。そし
て、同一の層内にあるそれら配置されたサーマルビアの
ランド部９を、ある所定の水平方向に相互に導通パター
ン１０によって接続し、さらに、ある同一の層内におい
て各サーマルビアのランド部９の隙間に、ある絶縁間隔
をおいて信号線パターン５を所定の水平方向にそれら導
通パターン１０に平行に配置すると、従来、ダイパッド
３の下に密集して設けられているサーマルビア７によっ
て信号線パターン５の引き回しが疎外されることなく、
高密度な配線パターンの設定が可能となり、また、接地
線パターン６と接続されている各サーマルビアのランド
部９は同一の層内で導通パターン１０により電気的に導
通した状態となってその部分は接地電位となり、図５に
示すように、導通パターン１０と信号線パターン５とが
互いに平行に配置されることにより、それら信号線パタ
ーン５を通る信号の耐ノイズ性が向上する。
ついて説明する。前記実施例１と同様に、フェイスアッ
プボンディング法を用いて、この構造を用いた多層回路
基板１にダイパッド３を介して半導体ベアチップ２を実
装した場合、図５に示すように、１つのダイパッド３が
占有する絶縁体面積あたりのサーマルビア７の個数を従
来の個数よりも少なくして密集度を従来よりも粗くし、
各層毎にサーマルビア７に対応してサーマルビアのラン
ド部９を設定し、立体的には格子上に配置する。そし
て、同一の層内にあるそれら配置されたサーマルビアの
ランド部９を、ある所定の水平方向に相互に導通パター
ン１０によって接続し、さらに、ある同一の層内におい
て各サーマルビアのランド部９の隙間に、ある絶縁間隔
をおいて信号線パターン５を所定の水平方向にそれら導
通パターン１０に平行に配置すると、従来、ダイパッド
３の下に密集して設けられているサーマルビア７によっ
て信号線パターン５の引き回しが疎外されることなく、
高密度な配線パターンの設定が可能となり、また、接地
線パターン６と接続されている各サーマルビアのランド
部９は同一の層内で導通パターン１０により電気的に導
通した状態となってその部分は接地電位となり、図５に
示すように、導通パターン１０と信号線パターン５とが
互いに平行に配置されることにより、それら信号線パタ
ーン５を通る信号の耐ノイズ性が向上する。
【００１８】また、１つのダイパッド３が占有する絶縁
体面積あたりのサーマルビア７の個数が従来の個数より
も少なくなるため、サーマルビア７による外部への熱の
放散が低下することが考えられるが、１つのダイパッド
３が占有する絶縁体面積に対するサーマルビア７の占有
面積の比率とダイパッド３が占有する部分の多層回路基
板１の熱抵抗値との関係は、前記実施例１と同様に、図
３に示すように、占有面積の比率が０％のとき熱抵抗値
は２．６２［℃／Ｗ］、占有面積の比率が０．５％のと
き熱抵抗値は０．７５［℃／Ｗ］、占有面積の比率が１
％のとき熱抵抗値は０．６５［℃／Ｗ］、占有面積の比
率が２％のとき熱抵抗値は０．６０［℃／Ｗ］、占有面
積の比率が５％のとき熱抵抗値は０．５５［℃／Ｗ］、
占有面積の比率が１０％のとき熱抵抗値は０．５２［℃
／Ｗ］、占有面積の比率が１５％のとき熱抵抗値は０．
５２［℃／Ｗ］、占有面積の比率が２０％のとき熱抵抗
値は０．５２［℃／Ｗ］、占有面積の比率が２５％のと
き熱抵抗値は０．５２［℃／Ｗ］となる。したがって、
１つのダイパッド３が占有する絶縁体面積あたりのサー
マルビア７の個数が従来の個数よりも少なくなっても、
この場合、ダイパッド３が占有する絶縁体面積に対する
サーマルビア７の占有面積の比率を２％以上とすれば、
ダイパッド３が占有する部分の多層回路基板１の部分の
熱抵抗値はほぼ一定値（０．５２［℃／Ｗ］）に小さく
なり、多層回路基板１のうちダイパッド３が占有する部
分に相当する基板部分については熱の伝わりが良好とな
り、外部への熱の放散が促進されるので問題はない。一
方、多層回路基板１に半導体ベアチップ２を実装する方
法は、上記のようなフェイスアップボンディング法に限
らず、フェイスダウンボンディング法、その他の実装方
法であってもよい。
体面積あたりのサーマルビア７の個数が従来の個数より
も少なくなるため、サーマルビア７による外部への熱の
放散が低下することが考えられるが、１つのダイパッド
３が占有する絶縁体面積に対するサーマルビア７の占有
面積の比率とダイパッド３が占有する部分の多層回路基
板１の熱抵抗値との関係は、前記実施例１と同様に、図
３に示すように、占有面積の比率が０％のとき熱抵抗値
は２．６２［℃／Ｗ］、占有面積の比率が０．５％のと
き熱抵抗値は０．７５［℃／Ｗ］、占有面積の比率が１
％のとき熱抵抗値は０．６５［℃／Ｗ］、占有面積の比
率が２％のとき熱抵抗値は０．６０［℃／Ｗ］、占有面
積の比率が５％のとき熱抵抗値は０．５５［℃／Ｗ］、
占有面積の比率が１０％のとき熱抵抗値は０．５２［℃
／Ｗ］、占有面積の比率が１５％のとき熱抵抗値は０．
５２［℃／Ｗ］、占有面積の比率が２０％のとき熱抵抗
値は０．５２［℃／Ｗ］、占有面積の比率が２５％のと
き熱抵抗値は０．５２［℃／Ｗ］となる。したがって、
１つのダイパッド３が占有する絶縁体面積あたりのサー
マルビア７の個数が従来の個数よりも少なくなっても、
この場合、ダイパッド３が占有する絶縁体面積に対する
サーマルビア７の占有面積の比率を２％以上とすれば、
ダイパッド３が占有する部分の多層回路基板１の部分の
熱抵抗値はほぼ一定値（０．５２［℃／Ｗ］）に小さく
なり、多層回路基板１のうちダイパッド３が占有する部
分に相当する基板部分については熱の伝わりが良好とな
り、外部への熱の放散が促進されるので問題はない。一
方、多層回路基板１に半導体ベアチップ２を実装する方
法は、上記のようなフェイスアップボンディング法に限
らず、フェイスダウンボンディング法、その他の実装方
法であってもよい。
【００１９】実施例３．この発明の実施例３について説
明する。実施例３においては、前記実施例２に示したよ
うな多層回路基板１に半導体ベアチップを複数配置した
場合、半導体ベアチップと半導体ベアチップとの間に設
定された、多層回路基板１内の信号線パターン５の耐ノ
イズ性を向上させることをも目的としている。図６は、
この発明の実施例３にかかる多層回路基板１に半導体ベ
アチップ２を複数実装して鉛直平面で切断した際の構造
を水平方向に透視した断面図、図７は図６に示す多層回
路基板１をＤ−Ｄ’線を含む水平面で切断した際の多層
回路基板１を鉛直方向に透視した断面図、図８は図７に
示す多層回路基板１をＥ−Ｅ’線を含む鉛直平面で切断
した際の多層回路基板１を水平方向に透視した時の断面
図であり、図６〜図８において、前記従来例および前記
実施例と同一または相当する構成部分は同一の符号を付
しその説明は省略する。
明する。実施例３においては、前記実施例２に示したよ
うな多層回路基板１に半導体ベアチップを複数配置した
場合、半導体ベアチップと半導体ベアチップとの間に設
定された、多層回路基板１内の信号線パターン５の耐ノ
イズ性を向上させることをも目的としている。図６は、
この発明の実施例３にかかる多層回路基板１に半導体ベ
アチップ２を複数実装して鉛直平面で切断した際の構造
を水平方向に透視した断面図、図７は図６に示す多層回
路基板１をＤ−Ｄ’線を含む水平面で切断した際の多層
回路基板１を鉛直方向に透視した断面図、図８は図７に
示す多層回路基板１をＥ−Ｅ’線を含む鉛直平面で切断
した際の多層回路基板１を水平方向に透視した時の断面
図であり、図６〜図８において、前記従来例および前記
実施例と同一または相当する構成部分は同一の符号を付
しその説明は省略する。
【００２０】図６、図７に示すように、半導体ベアチッ
プと半導体ベアチップとの間に適当な絶縁間隔をおいて
各層に形成された、半導体ベアチップと半導体ベアチッ
プとを接続する何本かの信号線パターン５に対し、それ
ら信号線パターン５にある間隔をおいて所定の水平方向
に平行して沿うように、前記実施例２と同様に、サーマ
ルビアのランド部９と同一の層に配置された導通パター
ン１０を用いて、それら同一の層内に存在する各サーマ
ルビアのランド部９同士を所定の水平方向に相互に電気
的に接続することによって、接地線パターン６をそれら
信号線パターン５が存在する層に設定する（信号線パタ
ーン５と接地線パターン６とが平行になるように設定す
る）。一方、これらの信号線パターン５や接地線パター
ン６とは別個に、接地線として各層にベタ構造の接地線
導通パターン１１を形成し、それら設定された接地線パ
ターン６およびベタ構造の接地線導通パターン１１を、
サーマルビア７およびサーマルビアのランド部９を用い
て相互に鉛直方向に電気的に接続することによって、そ
れら接地線パターン６およびベタ構造の接地線導通パタ
ーン１１は共通の接地電位とすることができ、立体的な
接地線パターン網が形成される。また、実施例３におい
てもサーマルビア７およびサーマルビアのランド部９を
構成する材質としては銅を採用し、絶縁体を構成する材
質としてはポリイミドを採用している。
プと半導体ベアチップとの間に適当な絶縁間隔をおいて
各層に形成された、半導体ベアチップと半導体ベアチッ
プとを接続する何本かの信号線パターン５に対し、それ
ら信号線パターン５にある間隔をおいて所定の水平方向
に平行して沿うように、前記実施例２と同様に、サーマ
ルビアのランド部９と同一の層に配置された導通パター
ン１０を用いて、それら同一の層内に存在する各サーマ
ルビアのランド部９同士を所定の水平方向に相互に電気
的に接続することによって、接地線パターン６をそれら
信号線パターン５が存在する層に設定する（信号線パタ
ーン５と接地線パターン６とが平行になるように設定す
る）。一方、これらの信号線パターン５や接地線パター
ン６とは別個に、接地線として各層にベタ構造の接地線
導通パターン１１を形成し、それら設定された接地線パ
ターン６およびベタ構造の接地線導通パターン１１を、
サーマルビア７およびサーマルビアのランド部９を用い
て相互に鉛直方向に電気的に接続することによって、そ
れら接地線パターン６およびベタ構造の接地線導通パタ
ーン１１は共通の接地電位とすることができ、立体的な
接地線パターン網が形成される。また、実施例３におい
てもサーマルビア７およびサーマルビアのランド部９を
構成する材質としては銅を採用し、絶縁体を構成する材
質としてはポリイミドを採用している。
【００２１】上記のように構成された多層回路基板１に
ついて説明する。前記実施例１及び実施例２のように、
フェイスアップボンディング法を用いて、この構造を用
いた多層回路基板１にダイパッド３を介して半導体ベア
チップ２を実装した場合、図５に示すように、１つのダ
イパッド３が占有する絶縁体面積あたりのサーマルビア
７の個数を従来の個数よりも少なくして密集度を従来よ
りも粗くし、サーマルビア７およびサーマルビアのラン
ド部９を各層毎に配置し、立体的には格子上に配置す
る。そして、前述のようにそれら格子状に配置されたサ
ーマルビアのランド部９のうち、同一の層内にある配置
されたサーマルビアのランド部９を、ある所定の水平方
向に対して相互に導通パターン１０によって接続して接
地線パターン６を形成し、さらに、ある同一層内におい
て各サーマルビアのランド部９の隙間に、ある絶縁間隔
をおいて設定された信号線パターン５を所定の水平方向
に導通パターン１０と平行に配置すると、従来、ダイパ
ッド３の下に密集して設けられているサーマルビア７に
よって信号線パターン５の引き回しが疎外されることな
く、高密度な配線パターンの設定が可能となり、接地線
パターン６と接続されている各サーマルビアのランド部
９は同一層内で導通パターン１０により電気的に導通し
た状態となるので、その部分は接地電位となり、また前
述のようにベタ構造の導通パターン１１を用いて立体的
な接地線パターンが形成され、図７に示すように、導通
パターン１０およびベタ構造の導通パターン１１と信号
線パターン５とが適当な絶縁間隔をおいて互いに所定の
水平方向に平行に配置されることにより、半導体ベアチ
ップ２が実装された部分や、それ以外の部分に所定の絶
縁間隔をおいて設定された信号線パターン５を通る信号
の耐ノイズ性が向上する。
ついて説明する。前記実施例１及び実施例２のように、
フェイスアップボンディング法を用いて、この構造を用
いた多層回路基板１にダイパッド３を介して半導体ベア
チップ２を実装した場合、図５に示すように、１つのダ
イパッド３が占有する絶縁体面積あたりのサーマルビア
７の個数を従来の個数よりも少なくして密集度を従来よ
りも粗くし、サーマルビア７およびサーマルビアのラン
ド部９を各層毎に配置し、立体的には格子上に配置す
る。そして、前述のようにそれら格子状に配置されたサ
ーマルビアのランド部９のうち、同一の層内にある配置
されたサーマルビアのランド部９を、ある所定の水平方
向に対して相互に導通パターン１０によって接続して接
地線パターン６を形成し、さらに、ある同一層内におい
て各サーマルビアのランド部９の隙間に、ある絶縁間隔
をおいて設定された信号線パターン５を所定の水平方向
に導通パターン１０と平行に配置すると、従来、ダイパ
ッド３の下に密集して設けられているサーマルビア７に
よって信号線パターン５の引き回しが疎外されることな
く、高密度な配線パターンの設定が可能となり、接地線
パターン６と接続されている各サーマルビアのランド部
９は同一層内で導通パターン１０により電気的に導通し
た状態となるので、その部分は接地電位となり、また前
述のようにベタ構造の導通パターン１１を用いて立体的
な接地線パターンが形成され、図７に示すように、導通
パターン１０およびベタ構造の導通パターン１１と信号
線パターン５とが適当な絶縁間隔をおいて互いに所定の
水平方向に平行に配置されることにより、半導体ベアチ
ップ２が実装された部分や、それ以外の部分に所定の絶
縁間隔をおいて設定された信号線パターン５を通る信号
の耐ノイズ性が向上する。
【００２２】また、１つのダイパッド３が占有する絶縁
体面積あたりのサーマルビア７の個数が従来の個数より
も少なくなるため、サーマルビア７による外部への熱の
放散が低下することが考えられるが、前記実施例１及び
実施例２のように、１つのダイパッド３が占有する絶縁
体面積に対するサーマルビア７の占有面積の比率とその
ダイパッド３が占有する部分の多層回路基板１の熱抵抗
値との関係は、前記実施例１と同様に、図３に示すよう
に、占有面積の比率が０％のとき熱抵抗値は２．６２
［℃／Ｗ］、占有面積の比率が０．５％のとき熱抵抗値
は０．７５［℃／Ｗ］、占有面積の比率が１％のとき熱
抵抗値は０．６５［℃／Ｗ］、占有面積の比率が２％の
とき熱抵抗値は０．６０［℃／Ｗ］、占有面積の比率が
５％のとき熱抵抗値は０．５５［℃／Ｗ］、占有面積の
比率が１０％のとき熱抵抗値は０．５２［℃／Ｗ］、占
有面積の比率が１５％のとき熱抵抗値は０．５２［℃／
Ｗ］、占有面積の比率が２０％のとき熱抵抗値は０．５
２［℃／Ｗ］、占有面積の比率が２５％のとき熱抵抗値
は０．５２［℃／Ｗ］となる。したがって、１つのダイ
パッド３が占有する絶縁体面積に対するサーマルビア７
の個数が従来の個数よりも少なくなっても、ダイパッド
３が占有する絶縁体面積に対するサーマルビア７の占有
面積の比率を２％以上とすれば、ダイパッド３が占有す
る部分の多層回路基板１の部分の熱抵抗値はほぼ一定値
（０．５２［℃／Ｗ］）に小さくなり、多層回路基板１
のうちダイパッド３が占有する部分に相当する基板部分
については熱の伝わりが良好となり外部への熱の放散が
促進されるので問題はない。一方、多層回路基板１に半
導体ベアチップ２を実装する方法は、上記のようなフェ
イスアップボンディング法に限らず、フェイスダウンボ
ンディング法、その他の実装方法であってもよい。
体面積あたりのサーマルビア７の個数が従来の個数より
も少なくなるため、サーマルビア７による外部への熱の
放散が低下することが考えられるが、前記実施例１及び
実施例２のように、１つのダイパッド３が占有する絶縁
体面積に対するサーマルビア７の占有面積の比率とその
ダイパッド３が占有する部分の多層回路基板１の熱抵抗
値との関係は、前記実施例１と同様に、図３に示すよう
に、占有面積の比率が０％のとき熱抵抗値は２．６２
［℃／Ｗ］、占有面積の比率が０．５％のとき熱抵抗値
は０．７５［℃／Ｗ］、占有面積の比率が１％のとき熱
抵抗値は０．６５［℃／Ｗ］、占有面積の比率が２％の
とき熱抵抗値は０．６０［℃／Ｗ］、占有面積の比率が
５％のとき熱抵抗値は０．５５［℃／Ｗ］、占有面積の
比率が１０％のとき熱抵抗値は０．５２［℃／Ｗ］、占
有面積の比率が１５％のとき熱抵抗値は０．５２［℃／
Ｗ］、占有面積の比率が２０％のとき熱抵抗値は０．５
２［℃／Ｗ］、占有面積の比率が２５％のとき熱抵抗値
は０．５２［℃／Ｗ］となる。したがって、１つのダイ
パッド３が占有する絶縁体面積に対するサーマルビア７
の個数が従来の個数よりも少なくなっても、ダイパッド
３が占有する絶縁体面積に対するサーマルビア７の占有
面積の比率を２％以上とすれば、ダイパッド３が占有す
る部分の多層回路基板１の部分の熱抵抗値はほぼ一定値
（０．５２［℃／Ｗ］）に小さくなり、多層回路基板１
のうちダイパッド３が占有する部分に相当する基板部分
については熱の伝わりが良好となり外部への熱の放散が
促進されるので問題はない。一方、多層回路基板１に半
導体ベアチップ２を実装する方法は、上記のようなフェ
イスアップボンディング法に限らず、フェイスダウンボ
ンディング法、その他の実装方法であってもよい。
【００２３】
【発明の効果】以上のように、この発明によれば、半導
体ベアチップをこの多層回路基板に実装した際、高密度
な配線パターンの形成が可能となる。
体ベアチップをこの多層回路基板に実装した際、高密度
な配線パターンの形成が可能となる。
【図１】この発明の実施例１にかかる多層回路基板１に
半導体ベアチップ２を実装して鉛直面で切断した際の構
造を水平方向に透視した断面図である。
半導体ベアチップ２を実装して鉛直面で切断した際の構
造を水平方向に透視した断面図である。
【図２】図１に示す多層回路基板１をＢ−Ｂ’線を含む
水平面で切断した際の多層回路基板１を鉛直方向に透視
した断面図である。
水平面で切断した際の多層回路基板１を鉛直方向に透視
した断面図である。
【図３】この発明の実施例１にかかる多層回路基板１
の、ダイパッド３が占有する絶縁体面積に対するサーマ
ルビア７の占有面積の比率の変化に対する熱抵抗値の変
化の度合いを示す図である。
の、ダイパッド３が占有する絶縁体面積に対するサーマ
ルビア７の占有面積の比率の変化に対する熱抵抗値の変
化の度合いを示す図である。
【図４】この発明の実施例２にかかる多層回路基板１に
半導体ベアチップ２を実装して鉛直面で切断した際の構
造を水平方向に透視した断面図である。
半導体ベアチップ２を実装して鉛直面で切断した際の構
造を水平方向に透視した断面図である。
【図５】図４に示す多層回路基板１をＣ−Ｃ’線を含む
水平面で切断した際の多層回路基板１を鉛直方向に透視
した断面図である。
水平面で切断した際の多層回路基板１を鉛直方向に透視
した断面図である。
【図６】この発明の実施例３にかかる多層回路基板１に
半導体ベアチップ２を実装して鉛直平面で切断した際の
構造を水平方向に透視した断面図である。
半導体ベアチップ２を実装して鉛直平面で切断した際の
構造を水平方向に透視した断面図である。
【図７】図６に示す多層回路基板１をＤ−Ｄ’線を含む
水平面で切断した際の多層回路基板１を鉛直方向に透視
した断面図である。
水平面で切断した際の多層回路基板１を鉛直方向に透視
した断面図である。
【図８】図７に示す多層回路基板１をＥ−Ｅ’線を含む
鉛直平面で切断した際の多層回路基板１を水平方向に透
視した時の断面図である。
鉛直平面で切断した際の多層回路基板１を水平方向に透
視した時の断面図である。
【図９】特開平３−２８６５６０号公報に開示された従
来の多層回路基板１を鉛直平面で切断した際の従来の多
層回路基板の構造を示す断面図である。
来の多層回路基板１を鉛直平面で切断した際の従来の多
層回路基板の構造を示す断面図である。
【図１０】図１０は図９に示す従来の多層回路基板１を
Ａ−Ａ’線を含む水平面で切断した際の構造を示す断面
図である。
Ａ−Ａ’線を含む水平面で切断した際の構造を示す断面
図である。
１・・・多層回路基板 ２・・・半導体ベアチップ ３・・・ダイパッド ４・・・ボンディングパット ５・・・信号線パターン ６・・・接地線パターン ７・・・サーマルビア ８・・・絶縁体 ９・・・サーマルビアのランド部 １０・・・導通パターン １１・・・ベタ構造の導通パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｕ 6921−4Ｅ Ｈ０１Ｌ 23/52 Ｂ (72)発明者 吹野 正弘 神奈川県鎌倉市大船五丁目１番１号 三菱 電機株式会社情報システム研究所内
Claims (5)
- 【請求項１】複数の絶縁層から一体的に成型された、半
導体ベアチップが実装される多層回路基板において、 前記半導体ベアチップで発生した熱を伝えるために、前
記半導体ベアチップが実装される位置に対応して設けら
れた、導電性材料が充填されることによりサーマルビア
を形成する複数のサーマルビア貫通孔と、 前記サーマルビア貫通孔の位置に対応して前記多層回路
基板内のいずれかの絶縁層に設けられた、サーマルビア
貫通孔の周囲に形成された複数のランド部と、 前記半導体ベアチップが実装される位置に対応した前記
多層回路基板内のいずれかの絶縁層内における、サーマ
ルビア貫通孔同士の間、ランド部同士の間、およびサー
マルビア貫通孔とランド部との間の少なくとも１つの間
に設けられた信号線パターンとを備えたことを特徴とす
る多層回路基板。 - 【請求項２】前記多層回路基板上にダイパッドを設け、
このダイパッドを介してこの多層回路基板に対して半導
体ベアチップを実装し、 前記絶縁層を構成する材料はポリイミド樹脂を主成分と
し、 前記サーマルビア貫通孔に充填される導電性材料を形成
する材料は銅を主成分とし、 前記多層回路基板の前記半導体ベアチップを実装する側
の面において、基板の積層方向とは垂直となる前記ダイ
パッドの断面を投影した面積に対して、基板の積層方向
とは垂直となる前記サーマルビア貫通孔の断面を投影し
た面積を０．５％以上となるように前記サーマルビア貫
通孔を設けたことを特徴とする請求項第１項記載の多層
回路基板。 - 【請求項３】前記多層回路基板上にダイパッドを設け、
このダイパッドを介してこの多層回路基板に対して半導
体ベアチップを実装し、 前記絶縁層を構成する材料はポリイミド樹脂を主成分と
し、 前記サーマルビア貫通孔に充填される導電性材料を形成
する材料は銅を主成分とし、 前記多層回路基板の前記半導体ベアチップを実装する側
の面において、基板の積層方向とは垂直となる前記ダイ
パッドの断面を投影した面積に対して、基板の積層方向
とは垂直となる前記サーマルビア貫通孔の断面を投影し
た面積を１％以上となるように前記サーマルビア貫通孔
を設けたことを特徴とする請求項第１項記載の多層回路
基板。 - 【請求項４】前記多層回路基板上にダイパッドを設け、
このダイパッドを介してこの多層回路基板に対して半導
体ベアチップを実装し、 前記絶縁層を構成する材料はポリイミド樹脂を主成分と
し、 前記サーマルビア貫通孔に充填される導電性材料を形成
する材料は銅を主成分とし、 前記多層回路基板の前記半導体ベアチップを実装する側
の面において、基板の積層方向とは垂直となる前記ダイ
パッドの断面を投影した面積に対して、基板の積層方向
とは垂直となる前記サーマルビア貫通孔の断面を投影し
た面積を２％以上となるように前記サーマルビア貫通孔
を設けたことを特徴とする請求項第１項記載の多層回路
基板。 - 【請求項５】前記多層回路基板内のいずれかの絶縁層に
接地線パターンを設け、 同一の絶縁層に存在する前記サーマルビアのランド部同
士を基板の積層方向とは垂直となる方向に導通し、かつ
前記接地線パターンと導通させ接地線を形成し、この接
地線と平行に前記信号線パターンを配置したことを特徴
とする請求項第１項、第２項、第３項又は第４項記載の
多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5190317A JPH0745745A (ja) | 1993-07-30 | 1993-07-30 | 多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5190317A JPH0745745A (ja) | 1993-07-30 | 1993-07-30 | 多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745745A true JPH0745745A (ja) | 1995-02-14 |
Family
ID=16256164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5190317A Pending JPH0745745A (ja) | 1993-07-30 | 1993-07-30 | 多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745745A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7005746B2 (en) | 2001-09-07 | 2006-02-28 | Fujitsu Limited | Method for designing wiring connecting section and semiconductor device |
| JP2013138068A (ja) * | 2011-12-28 | 2013-07-11 | Denso Corp | 多層プリント基板 |
| CN107251220A (zh) * | 2015-02-10 | 2017-10-13 | 高通股份有限公司 | 包括多个过孔连接器和具有梯形状的金属结构的集成电路器件 |
-
1993
- 1993-07-30 JP JP5190317A patent/JPH0745745A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7005746B2 (en) | 2001-09-07 | 2006-02-28 | Fujitsu Limited | Method for designing wiring connecting section and semiconductor device |
| US7299443B2 (en) | 2001-09-07 | 2007-11-20 | Fujitsu Limited | Method for designing wiring connecting section and semiconductor device |
| JP2013138068A (ja) * | 2011-12-28 | 2013-07-11 | Denso Corp | 多層プリント基板 |
| US8895863B2 (en) | 2011-12-28 | 2014-11-25 | Denso Corporation | Multilayer printed circuit board |
| CN107251220A (zh) * | 2015-02-10 | 2017-10-13 | 高通股份有限公司 | 包括多个过孔连接器和具有梯形状的金属结构的集成电路器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5050039A (en) | Multiple circuit chip mounting and cooling arrangement | |
| US5272600A (en) | Electrical interconnect device with interwoven power and ground lines and capacitive vias | |
| US5847936A (en) | Optimized routing scheme for an integrated circuit/printed circuit board | |
| US5339217A (en) | Composite printed circuit board and manufacturing method thereof | |
| EP0600590A1 (en) | Cooling electronic circuit assemblies | |
| US6221694B1 (en) | Method of making a circuitized substrate with an aperture | |
| JPS6158297A (ja) | 多層印刷配線板 | |
| JPH03286590A (ja) | セラミック配線基板 | |
| JPH0573079B2 (ja) | ||
| JPH06104350A (ja) | 多層配線基板 | |
| JPH0745745A (ja) | 多層回路基板 | |
| JPH0227836B2 (ja) | ||
| JP2664485B2 (ja) | セラミック多層配線板 | |
| JP3408590B2 (ja) | 多層プリント基板の配線構造 | |
| US6501175B2 (en) | Semiconductor device with semiconductor chip on flexible tape | |
| JP3207248B2 (ja) | 半導体装置 | |
| JP2002204077A (ja) | 配線基板、配線基板本体、及びチップコンデンサ | |
| JPS6386554A (ja) | 電子的パッケ−ジ | |
| US20050110167A1 (en) | Routing scheme for differential pairs in flip chip substrates | |
| JP4099072B2 (ja) | 部品内蔵モジュール | |
| JPH01196198A (ja) | 多層配線基板 | |
| JP2804821B2 (ja) | 電子部品搭載用基板 | |
| JPS5853854A (ja) | 高密度ｌｓｉパツケ−ジ | |
| JPH11177245A (ja) | ３次元実装方式 | |
| JP3234045B2 (ja) | 多層配線基板 |