CN107500243B - 基于硅通孔结构的硅基微系统气密封装结构及制备方法 - Google Patents

基于硅通孔结构的硅基微系统气密封装结构及制备方法 Download PDF

Info

Publication number
CN107500243B
CN107500243B CN201710534425.4A CN201710534425A CN107500243B CN 107500243 B CN107500243 B CN 107500243B CN 201710534425 A CN201710534425 A CN 201710534425A CN 107500243 B CN107500243 B CN 107500243B
Authority
CN
China
Prior art keywords
layer
silicon substrate
silicon
outer frame
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710534425.4A
Other languages
English (en)
Other versions
CN107500243A (zh
Inventor
刘秀博
王绍东
王志强
吴洪江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201710534425.4A priority Critical patent/CN107500243B/zh
Publication of CN107500243A publication Critical patent/CN107500243A/zh
Application granted granted Critical
Publication of CN107500243B publication Critical patent/CN107500243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明提供了一种基于硅通孔结构的硅基微系统气密封装结构及制备方法，包括顺次键合的第一层硅基载体层、第二层硅基外框层、第三层硅基引线保护层及密封键合于第三层硅基引线保护层之上的第四层硅基盖板层，第一层硅基载体层之上设置有钼铜载体，钼铜载体之上设置有射频芯片，射频芯片通过引线键合与第二层硅基外框层实现信号互连，在第二层硅基外框层与第三层引线保护层上均设置有用于信号互连的硅通孔，第二层硅基外框层通过硅通孔与第三层硅基引线保护层实现电气互联，射频传输线从第三层硅基引线保护层引出。本发明解决了传统封装工艺复杂、生产效率不高、封装器件的体积和质量都比较大的问题，实现微波器件的可靠密封。

Description

基于硅通孔结构的硅基微系统气密封装结构及制备方法
技术领域
本发明属于半导体及微电子封装技术领域，更具体地说，是涉及一种以MEMS加工工艺来实现基于硅通孔结构的硅基微系统气密封装结构及制备方法。
背景技术
随着微波器件在通讯和无线传输等方面的运用越来越广泛，对微波器件的可靠性要求也日益增高，不仅要求器件体积小、质量轻、能够耐受各种恶劣使用环境下的振动和辐照条件、能在较宽的温度范围和真空的状态稳定工作，而且具有较长的工作寿命和长期可靠性。
微波器件的气密性封装是提高器件可靠性的有效的方法之一。气密性封装可以确保有源芯片管芯与外界环境隔绝，避免外界水汽、盐雾、自由粒子对器件造成损伤。因此对于可靠性要求较高的微波器件均需要气密性封装。目前国内外流行的密封焊技术主要为激光封焊和平行缝焊。这两种技术实现气密封装的材料主要为铜材、铝材和可伐材料。通过激光封焊和平行缝焊技术将器件封装的盖板与腔体实现结合，保证器件的气密性。对于激光封焊和平行缝焊来说，对焊接压力、能量控制等工艺参数有着要求严格，整个器件的焊接质量取决于焊接质量最差的焊点。这两种传统气密封装技术工艺复杂、生产效率不高、封装的器件体积和质量比较大。
微机电系统（MEMS）加工工艺是精细加工的一种，它可以高精度的加工二维与三维微结构。它具有加工精度高、一致性好、可批量化生产等优点，能够实现电子器件小型化和多功能集成化。硅通孔（TSV-through silicon via）是利用微机电系统（MEMS）加工工艺中的刻蚀技术在平面硅衬底上加工三维结构。
发明内容
本发明的目的在于提供一种基于硅通孔结构的硅基微系统气密封装结构，以解决现有技术中存在的封装工艺复杂、生产效率不高、封装器件的体积和质量都比较大的问题，实现微波器件的可靠密封。
为实现上述目的，本发明采用的技术方案是：提供一种基于硅通孔结构的硅基微系统气密封装结构，包括顺次键合的第一层硅基载体层、第二层硅基外框层、第三层硅基引线保护层及密封键合于所述第三层硅基引线保护层之上的第四层硅基盖板层，所述第一层硅基载体层之上设置有钼铜载体，所述钼铜载体之上设置有射频芯片，所述射频芯片通过引线键合与所述第二层硅基外框层实现信号互连，在所述第二层硅基外框层与所述第三层引线保护层上均设置有用于信号互连的硅通孔，所述第二层硅基外框层通过所述硅通孔与所述第三层硅基引线保护层实现电气互联，射频传输线从所述第三层硅基引线保护层引出。
进一步地，所述射频芯片为砷化镓芯片或氮化镓芯片中的一种。
进一步地，所述硅通孔包括若干个设置于所述第一层硅基载体层、所述第二层硅基外框层、所述第三层硅基引线保护层及所述第四层硅基盖板层上的垂直连通的接地硅通孔、以及两个对称设置于所述第二层硅基外框层和所述第三层硅基引线保护层的射频传输类同轴结构。
进一步地，所述射频传输线为两个对称设置于所述第三层硅基引线保护层两侧的与所述第三层硅基引线保护层表面平行的微带线。
进一步地，所述第一层硅基载体层、所述第二层硅基外框层、所述第三层硅基引线保护层及所述第四层硅基盖板层的表面均涂覆金属层。
本发明提供的基于硅通孔结构的硅基微系统气密封装结构的有益效果在于：与现有技术相比，通过硅通孔，实现密封结构的小型化、轻质量并能够达到气密性的封装要求。
本发明另一目的还在于提供一种基于硅通孔结构的硅基微系统气密封装结构的制备方法，包括硅基基板加工工艺和微组装工艺。
进一步地，所述硅基基板加工工艺包括：
在硅基基板表面均涂覆光刻胶，形成掩膜层；
光刻显影，形成腐蚀图形；
利用深反应离子刻蚀工艺在硅基基板上制造硅通孔；
溅射种子层；
制作掩膜层，电镀加厚金属层；
去除掩膜层，去除种子层；
干法刻蚀透深槽，制成第一层硅基载体层、第二层硅基外框层、第三层硅基引线保护层和第四层硅基盖板层；
所述第一层硅基载体层、所述第二层硅基外框层和所述第三层硅基引线保护层完成键合；
所述微组装工艺包括：
烧结钼铜载体至所述第一层硅基载体层；
烧结射频芯片至所述钼铜载体；
用键合金丝键合所述射频芯片至所述第二层硅基外框层；
键合密封所述第四层硅基盖板层至所述第一层硅基载体层、所述第二层硅基外框层和所述第三层硅基引线保护层之上。
本发明提供的基于硅通孔结构的硅基微系统气密封装结构的制备方法的有益效果在于：与现有技术相比，本发明基于硅通孔结构的硅基微系统气密封装结构，采用硅基基板加工工艺与微组装加工工艺，实现基于硅通孔结构的小型化、质量轻、气密的硅基微系统封装，封装工艺简单、生产效率高，能够与传统的半导体工艺相兼容，适合批量化生产，有效地缩小封装尺寸，提升微波器件的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的基于硅通孔结构的硅基微系统气密封装结构的立体结构示意图；
图2为本发明实施例提供的基于硅通孔结构的硅基微系统气密封装结构的剖面结构示意图一；
图3为图2的俯视结构示意图；
图4为本发明实施例提供的基于硅通孔结构的硅基微系统气密封装结构的第二层硅基外框层和第三层引线保护层键合的立体结构示意图；
图5为本发明实施例提供的基于硅通孔结构的硅基微系统气密封装结构的制备方法中形成掩膜层的结构示意图；
图6为本发明实施例提供的基于硅通孔结构的硅基微系统气密封装结构的制备方法中制作硅通孔的结构示意图；
图7为本发明实施例提供的基于硅通孔结构的硅基微系统气密封装结构的制备方法中去除掩膜层的结构示意图；
图8为本发明实施例提供的基于硅通孔结构的硅基微系统气密封装结构的制备方法中电镀加厚金属层的结构图；
图9为本发明实施例提供的制备方法中去除加厚金属层的结构图；
图10为本发明实施例提供的制备方法中刻蚀透深槽的结构示意图；
图11为本发明实施例提供的制备方法中第一、二、三层键合完成的结构示意图；
图12为本发明实施例提供的制备方法中烧结钼铜载体至第一层的结构示意图；
图13为本发明实施例提供的制备方法中烧结射频芯片至钼铜载体的结构示意图；
图14为本发明实施例提供的制备方法中烧结射频芯片与第二层键合的结构示意图；
图15为本发明实施例提供的基于硅通孔结构的硅基微系统气密封装结构的剖面结构示意图二。
其中，图中各附图标记：
1-第一层硅基载体层；2-第二层硅基外框层；3-第三层硅基引线保护层；4-第四层硅基盖板层；5-硅通孔；6-射频芯片；7-钼铜载体；8-键合金丝；9-射频传输线；10-射频传输类同轴结构；11-掩膜层；12-金属种子层；13-加厚金属层；14-硅基基板。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
请一并参阅图1至图4，现对本发明提供的基于硅通孔结构的硅基微系统气密封装结构进行说明。所述基于硅通孔结构的硅基微系统气密封装结构，包括顺次键合的第一层硅基载体层1、第二层硅基外框层2、第三层硅基引线保护层3及密封键合于所述第三层硅基引线保护层3之上的第四层硅基盖板层4，第一层硅基载体层1之上设置有钼铜载体7，所述钼铜载体7之上设置有射频芯片6，所述射频芯片6通过键合金丝8与所述第二层硅基外框层2实现信号互连，在所述第二层硅基外框层2与所述第三层引线保护层上均设置有用于信号互连的硅通孔5，所述第二层硅基外框层2通过所述硅通孔5与所述第三层硅基引线保护层3实现电气互联，射频传输线从所述第三层硅基引线保护层3引出。
本发明提供的基于硅通孔结构的硅基微系统气密封装结构，与现有技术相比， 提出的是一种基于硅通孔结构的硅基微系统气密封装结构，是三维集成电路中堆叠芯片实现互连的一种新的技术解决方案。由于硅通孔技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，可以有效地实现这种3D芯片层叠，制造出结构更复杂、性能更强大、更具成本效率的芯片，成为了目前电子封装技术中最引人注目的一种技术。TSV技术通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互连。硅通孔技术可以通过垂直互连减小互联长度，减小信号延迟，降低电容/电感，实现芯片间的低功耗，高速通讯，增加宽带和实现器件集成的小型化，来实现微波器件的密封，该方案与传统的半导体工艺相兼容，适合批量化生产，有效地缩小封装尺寸，提升了微波器件的性能。
本发明提供的密封结构，存储器件垂直地堆叠起来，够降低总的芯片封装尺寸，并加快芯片不同功能之间的数据流传输速度。密封后缩小封装尺寸；高频特性出色，减小传输延时、降低噪声；降低芯片功耗， 硅通孔可将硅锗芯片的功耗降低大约40%；热膨胀可靠性高。
进一步说明的是，第一层硅基载体层1为钼铜载体7安装层，射频芯片6烧结至钼铜载体7上，射频芯片6通过引线键合方式与第二层硅基外框层2实现信号互连；第三层硅基引线保护层3刻蚀槽的结构可以保护射频芯片6与第二层硅基外框层2带线信号互连的键合金丝8；第四层硅基盖板层4为整体模块实现密封，保护射频芯片6；其中，射频芯片6与第二层硅基外框层2通过键合的方式互联，第二层硅基外框层2通过硅通孔与第三层硅基引线保护层3进行电气互联，CPW射频传输信号线由第三层硅基引线保护层3引出；第一层至第四层的硅基基板表面层均涂覆金属层，然后各层进行硅基基板键合，同时硅通孔结构在硅基基板键合后也形成密封，所以整体模块实现气密封装。
进一步地，请一并参阅图1至图4，作为本发明提供的基于硅通孔结构的硅基微系统气密封装结构的一种具体实施方式，所述射频芯片6为砷化镓芯片或氮化镓芯片中的一种。
进一步地，参阅图1及图2，作为本发明提供的基于硅通孔结构的硅基微系统气密封装结构的一种具体实施方式，所述硅通孔包括若干个设置于所述第一层硅基载体层、所述第二层硅基外框层、所述第三层硅基引线保护层及所述第四层硅基盖板层上的垂直连通的接地硅通孔、以及两个对称设置于所述第二层硅基外框层和所述第三层硅基引线保护层的射频传输类同轴结构。
射频传输类同轴结构作用：一方面，射频类同轴结构是射频芯片和外界接口之间的无源射频过渡部分，其提供良好的射频传输性能。另一方面，射频类同轴结构在完成晶圆键合之后，周围的金属地平面完成键合实现气密。解决模块的气密问题。
进一步地，请参阅图1至图4，作为本发明提供的基于硅通孔结构的硅基微系统气密封装结构的一种具体实施方式，所述射频传输线9为两个对称设置于所述第三层硅基引线保护层3两侧的与所述第三层硅基引线保护层3表面平行的微带线。
进一步地，参阅图1，作为本发明提供的基于硅通孔结构的硅基微系统气密封装结构的一种具体实施方式，所述第一层硅基载体层1、所述第二层硅基外框层2、所述第三层硅基引线保护层3及所述第四层硅基盖板层4的表面均涂覆金属层。
请参阅图5至图14，本发明还提供一种基于硅通孔结构的硅基微系统气密封装结构的制备方法，包括硅基基板加工工艺和微组装工艺。
硅基基板加工工艺步骤如下：
步骤一、参见图5，在硅基基板14表面涂覆光刻胶，形成掩膜层11；
步骤二、参见图6，光刻显影，形成腐蚀图形；
步骤三、参见图6，利用深反应离子刻蚀工艺在硅片上制造硅通孔；
步骤四、请参阅图7，去除掩膜层11，溅射金属种子层12；
步骤五、参见图8，制作掩膜层，电镀加厚金属层13，
步骤六、参见图9，去除掩膜层，种子层；
步骤七、参见图10，干法刻蚀透深槽；
步骤八、参见图11，第一、二、三层完成键合。
微组装工艺步骤：
步骤九、参见图12，烧结钼铜载体至第一层的硅基基板上；
步骤十、参见图13，烧结射频芯片至钼铜载体；
步骤十一、参见图14，用键合金丝键合射频芯片至作为第二层的硅基基板上；
步骤十一、参见图2，第四层与第一、二、三层键合封盖。
其中，图15给出的是硅通孔5排列的另一种结构示意图，各层中的硅通孔可以错位设置。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.基于硅通孔结构的硅基微系统气密封装结构，其特征在于：包括顺次键合的第一层硅基载体层、第二层硅基外框层、第三层硅基引线保护层及密封键合于所述第三层硅基引线保护层之上的第四层硅基盖板层，所述第一层硅基载体层之上设置有钼铜载体，所述钼铜载体之上设置有射频芯片，所述射频芯片通过引线键合与所述第二层硅基外框层实现信号互连，在所述第二层硅基外框层与所述第三层引线保护层上均设置有用于信号互连的硅通孔，所述第二层硅基外框层通过所述硅通孔与所述第三层硅基引线保护层实现电气互联，射频传输线从所述第三层硅基引线保护层引出；
所述射频传输线为两个对称设置于所述第三层硅基引线保护层两侧的与所述第三层硅基引线保护层表面平行的微带线。
2.如权利要求1所述的基于硅通孔结构的硅基微系统气密封装结构，其特征在于：所述射频芯片为砷化镓芯片或氮化镓芯片中的一种。
3.如权利要求1所述的基于硅通孔结构的硅基微系统气密封装结构，其特征在于：所述硅通孔包括若干个设置于所述第一层硅基载体层、所述第二层硅基外框层、所述第三层硅基引线保护层及所述第四层硅基盖板层上的垂直连通的接地硅通孔、以及两个对称设置于所述第二层硅基外框层和所述第三层硅基引线保护层的射频传输类同轴结构。
4.如权利要求1所述的基于硅通孔结构的硅基微系统气密封装结构，其特征在于：所述第一层硅基载体层、所述第二层硅基外框层、所述第三层硅基引线保护层及所述第四层硅基盖板层的表面均涂覆金属层。
5.基于硅通孔结构的硅基微系统气密封装结构的制备方法，其特征在于：包括硅基基板加工工艺和微组装工艺；
所述硅基基板加工工艺包括：
在硅基基板表面均涂覆光刻胶，形成掩膜层；
光刻显影，形成腐蚀图形；
利用深反应离子刻蚀工艺在硅基基板上制造硅通孔；
溅射种子层；
制作掩膜层，电镀加厚金属层；
去除掩膜层，去除种子层；
干法刻蚀透深槽，制成第一层硅基载体层、第二层硅基外框层、第三层硅基引线保护层和第四层硅基盖板层；
所述第一层硅基载体层、所述第二层硅基外框层和所述第三层硅基引线保护层完成键合；
所述微组装工艺包括：
烧结钼铜载体至所述第一层硅基载体层；
烧结射频芯片至所述钼铜载体；
用键合金丝键合所述射频芯片至所述第二层硅基外框层；
键合密封所述第四层硅基盖板层至所述第一层硅基载体层、所述第二层硅基外框层和所述第三层硅基引线保护层之上。
CN201710534425.4A 2017-07-03 2017-07-03 基于硅通孔结构的硅基微系统气密封装结构及制备方法 Active CN107500243B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710534425.4A CN107500243B (zh) 2017-07-03 2017-07-03 基于硅通孔结构的硅基微系统气密封装结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710534425.4A CN107500243B (zh) 2017-07-03 2017-07-03 基于硅通孔结构的硅基微系统气密封装结构及制备方法

Publications (2)

Publication Number Publication Date
CN107500243A CN107500243A (zh) 2017-12-22
CN107500243B true CN107500243B (zh) 2019-06-11

Family

ID=60678568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710534425.4A Active CN107500243B (zh) 2017-07-03 2017-07-03 基于硅通孔结构的硅基微系统气密封装结构及制备方法

Country Status (1)

Country Link
CN (1) CN107500243B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010500B (zh) * 2018-10-10 2021-01-26 浙江集迈科微电子有限公司 一种高度集成的射频芯片系统级封装工艺
CN111224203B (zh) * 2020-01-13 2021-12-07 上海迈铸半导体科技有限公司 一种微同轴结构的制备方法及微同轴结构
CN111640682B (zh) * 2020-05-31 2022-07-08 西南电子技术研究所（中国电子科技集团公司第十研究所） 分离器件金丝键合过渡结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111116A (zh) * 2010-11-24 2011-06-29 张�浩 整合的晶圆级别封装体
US8030722B1 (en) * 2009-03-04 2011-10-04 Amkor Technology, Inc. Reversible top/bottom MEMS package
CN105513974A (zh) * 2016-01-11 2016-04-20 苏州工业园区纳米产业技术研究院有限公司 一种基于单晶圆的硅帽加盖方法
CN106783847A (zh) * 2016-12-21 2017-05-31 中国电子科技集团公司第五十五研究所 针对射频微系统器件的三维键合堆叠互连集成制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891266B2 (en) * 2002-02-14 2005-05-10 Mia-Com RF transition for an area array package
JP2013098200A (ja) * 2011-10-28 2013-05-20 Mitsubishi Electric Corp 半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030722B1 (en) * 2009-03-04 2011-10-04 Amkor Technology, Inc. Reversible top/bottom MEMS package
CN102111116A (zh) * 2010-11-24 2011-06-29 张�浩 整合的晶圆级别封装体
CN105513974A (zh) * 2016-01-11 2016-04-20 苏州工业园区纳米产业技术研究院有限公司 一种基于单晶圆的硅帽加盖方法
CN106783847A (zh) * 2016-12-21 2017-05-31 中国电子科技集团公司第五十五研究所 针对射频微系统器件的三维键合堆叠互连集成制造方法

Also Published As

Publication number Publication date
CN107500243A (zh) 2017-12-22

Similar Documents

Publication Publication Date Title
US8324728B2 (en) Wafer level packaging using flip chip mounting
US7808060B2 (en) MEMS microphone module and method thereof
TW201907493A (zh) 在氧化物接合晶圓堆疊中的晶粒封裝
CN107500243B (zh) 基于硅通孔结构的硅基微系统气密封装结构及制备方法
CN106449442B (zh) 一种高频芯片波导封装的倒装互连工艺方法
CN207861877U (zh) 一种硅基三维异构集成的射频微系统
CN114267598B (zh) 一种射频前端集成电路的封装结构以及封装方法
JP2021064782A (ja) チップのパッケージング方法及びパッケージング構成
CN104008998A (zh) 多芯片层叠封装方法
CN107742622B (zh) 一种新型的微波三维集成系统级封装互连结构
CN103745969B (zh) 光通讯互联txv 3d集成封装及封装方法
JP2003051561A (ja) デバイス基板上のデバイス間のクロストークを低減するためのパッケージとその製造方法
CN106229276A (zh) 一种基于ltcc基板的bga一体化封装装置
CN107359156B (zh) 异质集成的硅基射频微系统结构及其制作方法
CN104009014B (zh) 集成无源器件晶圆级封装三维堆叠结构及制作方法
KR101686745B1 (ko) 파워 앰프 모듈 패키지 및 그 패키징 방법
CN103346129B (zh) 一种陶瓷封装外壳及其制作方法、芯片封装方法
CN112687636B (zh) 一种金属陶瓷封装外壳、器件及制备方法
WO2019033608A1 (zh) 雷达组件封装体及其制造方法
CN115274568A (zh) 一种射频前端三维集成结构
CN115084092A (zh) 集成滤波器的射频前端模块、制备方法及无线通信系统
CN115064503A (zh) 一种射频电路三维堆叠结构及其制造方法
TW201320286A (zh) 具有側邊矽貫通電極之半導體結構與其形成方法
Kröhnert et al. Versatile hermetically sealed sensor platform for high frequency applications
CN108962762A (zh) 单体双金属板封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant