CN110010486A - 一种密闭结构的系统级射频芯片封装工艺 - Google Patents
一种密闭结构的系统级射频芯片封装工艺 Download PDFInfo
- Publication number
- CN110010486A CN110010486A CN201811176982.4A CN201811176982A CN110010486A CN 110010486 A CN110010486 A CN 110010486A CN 201811176982 A CN201811176982 A CN 201811176982A CN 110010486 A CN110010486 A CN 110010486A
- Authority
- CN
- China
- Prior art keywords
- copper
- metal
- insulating layer
- range
- pedestal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012536 packaging technology Methods 0.000 title claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 131
- 239000002184 metal Substances 0.000 claims abstract description 131
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 claims abstract description 27
- 238000012545 processing Methods 0.000 claims abstract description 8
- 238000005538 encapsulation Methods 0.000 claims abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 116
- 239000010949 copper Substances 0.000 claims description 116
- 229910052802 copper Inorganic materials 0.000 claims description 116
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 98
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 81
- 229910052710 silicon Inorganic materials 0.000 claims description 81
- 239000010703 silicon Substances 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 79
- 238000001259 photo etching Methods 0.000 claims description 71
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 65
- 239000000463 material Substances 0.000 claims description 63
- 238000005516 engineering process Methods 0.000 claims description 58
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 49
- 239000004411 aluminium Substances 0.000 claims description 49
- 229910052782 aluminium Inorganic materials 0.000 claims description 49
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 49
- 229910052759 nickel Inorganic materials 0.000 claims description 49
- 239000011135 tin Substances 0.000 claims description 49
- 229910052718 tin Inorganic materials 0.000 claims description 49
- 229910052709 silver Inorganic materials 0.000 claims description 47
- 239000004332 silver Substances 0.000 claims description 47
- 238000009713 electroplating Methods 0.000 claims description 46
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 42
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 38
- 229910052737 gold Inorganic materials 0.000 claims description 38
- 239000010931 gold Substances 0.000 claims description 38
- 230000008569 process Effects 0.000 claims description 37
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 30
- 239000000377 silicon dioxide Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 21
- 238000005520 cutting process Methods 0.000 claims description 17
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 13
- 239000003822 epoxy resin Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 10
- 229920000647 polyepoxide Polymers 0.000 claims description 10
- 239000004814 polyurethane Substances 0.000 claims description 10
- 229920002635 polyurethane Polymers 0.000 claims description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 10
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 10
- 238000000227 grinding Methods 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 238000000280 densification Methods 0.000 claims description 7
- 230000005496 eutectics Effects 0.000 claims description 7
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 229910052716 thallium Inorganic materials 0.000 claims description 7
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 238000003466 welding Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 241000209140 Triticum Species 0.000 claims description 2
- 235000021307 Triticum Nutrition 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 claims description 2
- 235000013312 flour Nutrition 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 238000003698 laser cutting Methods 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 239000004575 stone Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 184
- 235000012431 wafers Nutrition 0.000 description 88
- 230000006870 function Effects 0.000 description 31
- 239000010953 base metal Substances 0.000 description 8
- 229910010272 inorganic material Inorganic materials 0.000 description 8
- 239000011147 inorganic material Substances 0.000 description 8
- 239000010453 quartz Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004021 metal welding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种密闭结构的系统级射频芯片封装工艺，包括如下步骤：101）盖板上制作金属墙步骤、102）底座初步处理步骤、103）底座二次处理步骤、104）封装步骤；本发明提供整个密闭结构的制作工艺简单化的一种密闭结构的系统级射频芯片封装工艺。
Description
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种密闭结构的系统级射频芯片封装工艺。
背景技术
微波毫米波射频集成电路技术是现代国防武器装备和互联网产业的基础，随着智能通信、智能家居、智能物流、智能交通等“互联网+”经济的快速兴起，承担数据接入和传输功能的微波毫米波射频集成电路也存在巨大现实需求及潜在市场。
在后摩尔定律的时代背景下，通过传统的缩小晶体管尺寸的方式来提高集成度变得更加困难，。现在的电子系统正朝着小型化、多样化、智能化的方向发展，并最终形成具有感知、通信、处理、传输等融合多功能于一体的高集成度低成本综合电子系统。多功能综合电子系统的核心技术是集成，正在由平面集成向三维集成、由芯片级向集成度和复杂度更高的系统级集成发展。三维集成系统级封装能够解决同样面积内集成更多的晶体管的问题，是未来的发展方向。
通过转接板做载板或者盖板来做系统级封装的结构既能在架构上将芯片由平面布局改为堆叠式布局，又能集成无源器件或分立元件等系统构建，使得精度、密度增加，性能大大提高，代表着未来射频集成电路技术的发展趋势，在多方面存在极大的优势特性：
a)三维异构集成系统级封装采用一个芯片壳体来完成一个系统的全部互连，使总的焊点大为减少，也缩短了元件的连线路程，从而使电性能得以提高。
b)三维异构集成系统级封装在同一转接板芯片中叠加两个或更多的芯片，把Z方向的空间也利用起来，又不必增加封装引脚，两芯片叠装在同一壳内与芯片面积比均大于100％，三芯片叠装可增至250％；
c)物理尺寸小，重量轻。例如，最先进的技术可实现4层堆叠芯片只有1mm厚的超薄厚度，三叠层芯片的重量减轻35％；
不同工艺（如MEMS工艺、SiGe HBT、SiGe BiCMOS、Si CMOS、III-V（InP、GaN、GaAs）MMIC工艺等），不同材料（如Si、GaAs、InP）制作的不同功能的芯片（如射频、生物、微机电和光电芯片等）组装形成一个系统，有很好的兼容性，并可与集成无源元件结合。有数据显示，无线电和便携式电子整机中现用的无源元件至少可被嵌入30-50％。
但是在实际应用当中，因为作为载板的转接板往往既要做打线用的焊盘，又要做密闭用的墙体，先做了墙体则不利于打线，先打线后做墙体，工艺更加复杂，且打线太长不利于高频信号的传输。而在转接板表面挖空腔来装载射频芯片的方法，则会不利于在转接板上制作通往底部的散热通孔，且工艺复杂成本较高。
发明内容
本发明克服了现有技术的不足，提供整个密闭结构的制作工艺简单化的一种密闭结构的系统级射频芯片封装工艺。
本发明的技术方案如下：
一种密闭结构的系统级射频芯片封装工艺，具体处理包括如下步骤：
101）盖板上制作金属墙步骤：通过光刻、电镀工艺在盖板上面制作金属墙，金属墙高度范围在10nm到1000um，宽度在10nm到1000um，金属墙的金属采用铜、铝、镍、银、金、锡中的一种或几种，金属墙本身结构为一层或多层；、金属墙的截面采用立方体、椭圆形或者梯形；
102）底座初步处理步骤：通过光刻、刻蚀工艺在底座表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座上方通过沉积氧化硅或者氮化硅或者直接热氧化作为绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构采用一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者几种；通过电镀铜，使铜金属充满TSV孔，在200到500度温度下密化；CMP工艺使底座表面只剩下填铜；
在底座的表面制作RDL，其过程包括制作绝缘层，该绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅；再通过光刻、干法刻蚀工艺开窗，使TSV孔的铜柱与RDL连接，通过光刻、电镀工艺在底座表面制作RDL；RDL包括走线和键合功能；
通过光刻、电镀工艺在底座表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者几种，键合金属本身结构为一层或者多层，其厚度范围为10nm到1000um；焊盘和RDL都位于TSV孔的铜柱露出的一面；
103）底座二次处理步骤：对底座的另一面进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出，在露出铜柱的表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质为氧化硅或者氮化硅，再通过光刻、刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出；
在底座的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，通过光刻、电镀工艺在底座表面制作RDL；RDL包括走线和键合功能；
通过光刻、电镀工艺在硅片表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者多种，键合金属的结构为一层或者多层；
通过光刻、电镀工艺在底座表面制作金属墙和金属柱，金属墙和金属柱高度范围在10nm到1000um，金属墙和金属柱的金属都采用铝、镍、银、金、锡、铜，金属墙和金属柱的结构都采用一层或多层；
104）封装步骤：通过共晶键合的工艺焊接功能芯片，打线使芯片PAD跟底座的铜柱互联；把盖板和底座通过键合工艺焊接在一起，切割得到最终单个模组。
进一步的，盖板采用4，6，8，12寸中的一种尺寸，厚度范围为200um到2000um，盖板材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
进一步的，底座的表面绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
进一步的，在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL的金属采用铜、铝、镍、银、金、锡中的一种或者多种，RDL本身结构采用一层或多层，RDL的厚度范围为10nm到1000um；焊盘开窗直径为10um到10000um。
进一步的，切割方式采用激光切割或者刀具切割，切割位置位于凹坑填铜位置的中间。
进一步的，步骤104）键合温度在200到500度之间。
本发明相比现有技术优点在于：本发明直接通过电镀的方式把转接板上的打线PAD做高，使wire bonding可以用楔焊的方式通过最短的距离把信号引出到打线PAD上，同时在电镀高的PAD时，将转接板上的围堰做出，且省去了做空腔的步骤，使整个密闭结构的制作工艺简单化。
附图说明
图1为本发明的盖板结构剖面图；
图2为本发明的底座结构剖面图；
图3为本发明的盖板、底座键合的结构剖面图；
图4为本发明的封装切割后的结构剖面图；
图5为本发明的第二种盖板结构剖面图；
图6为本发明的第二种结构剖面图；
图7为本发明的第三种底座的结构剖面图；
图8为本发明的第三种结构剖面图；
图9为本发明的另一种盖板结构剖面图；
图10为本发明的中间层结构剖面图；
图11为本发明的另一种结构剖面图。
图中标识：盖板101、盖板金属墙102、空腔103、底座201、底座金属墙202、金属柱203、RDL204、TSV孔205、中间层301。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语（包括技术术语和科技术语）具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
一种密闭结构的系统级射频芯片封装工艺，具体处理包括如下步骤：
101）盖板101上制作金属墙步骤：通过光刻、电镀工艺在盖板101上面制作盖板金属墙102，盖板金属墙102高度范围在10nm到1000um，宽度在10nm到1000um，盖板金属墙102的金属采用铜、铝、镍、银、金、锡中的一种或几种，盖板金属墙102本身结构为一层或多层。盖板金属墙102的截面采用立方体、椭圆形或者梯形。
具体如图1所示，通过光刻，电镀工艺在盖板101晶圆上面制作盖板金属墙102，盖板金属墙102高度范围在10nm到1000um，此处盖板金属墙102可以是铜，也可以是铝，镍，银，金，锡等材料，可以是一层也可以是多层，其高度范围为10nm到1000um，其宽度在10nm到1000um。此处盖板金属墙102截面可以是立方体，椭圆形，梯形等，其目的是为了能有效地保护墙里面的芯片。
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
102）底座201初步处理步骤：通过光刻、刻蚀工艺在底座201表面制作TSV孔205，TSV孔205直径范围在1um到1000um，深度在10um到1000um。在底座201上方通过沉积氧化硅或者氮化硅或者直接热氧化作为绝缘层，绝缘层厚度范围在10nm到100um之间。通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构采用一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者几种。通过电镀铜，使铜金属充满TSV孔205，在200到500度温度下密化。CMP工艺使底座201表面只剩下填铜。
在底座201的表面制作RDL204，其过程包括制作绝缘层，该绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅。再通过光刻、干法刻蚀工艺开窗，使TSV孔205的铜柱与RDL204连接，通过光刻、电镀工艺在底座201表面制作RDL204。RDL204包括走线和键合功能。
通过光刻、电镀工艺在底座201表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者几种，键合金属本身结构为一层或者多层，其厚度范围为10nm到1000um。焊盘和RDL204都位于TSV孔205的铜柱露出的一面。
具体如图2所示，通过光刻，刻蚀工艺在底座201硅片表面制作TSV孔205，孔直径范围在1um到1000um，深度在10um到1000um。在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间。通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
通过电镀铜，使铜金属充满TSV孔205，200到500度温度下密化使铜更致密。铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜。硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。硅片表面绝缘层也可以保留。
在底座201硅片的表面制作RDL204，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，干法刻蚀工艺开窗，使RDL204和TSV孔205形成的铜柱一端连接。通过光刻，电镀工艺在硅片表面制作RDL204。RDL204包括走线和键合功能。
也可以在RDL204表面覆盖绝缘层，在绝缘层上开窗露出焊盘。此处RDL204金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻，电镀工艺在硅片表面制作底座的键合金属形成焊盘，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
此处底座201的焊盘和RDL204是一面的，位于TSV铜柱露出的一端。
此步骤的底座201硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
103）底座201二次处理步骤：对底座201的另一面进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出，在露出铜柱的表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质为氧化硅或者氮化硅，再通过光刻、刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出。
在底座201的该表面也制作RDL204，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，通过光刻、电镀工艺在底座201表面制作RDL204。RDL204包括走线和键合功能。
通过光刻、电镀工艺在硅片表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者多种，键合金属的结构为一层或者多层。
通过光刻、电镀工艺在底座201表面制作底座金属墙202和金属柱203，底座金属墙202和金属柱203高度范围在10nm到1000um，底座金属墙202和金属柱203的金属都采用铝、镍、银、金、锡、铜，底座金属墙202和金属柱203的结构都采用一层或多层。
具体操作为对底座201晶圆没有制作金属工艺的一面进行减薄，通过研磨，湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出。在露出的铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出。
在底座201硅片的表面制作RDL204，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，电镀工艺在硅片表面制作RDL204。RDL204包括走线和键合功能。
也可以在RDL204表面覆盖绝缘层，在绝缘层上开窗露出焊盘。此处RDL204金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
如图2所示，通过光刻，电镀工艺在硅片表面制作底座金属墙202和金属柱203，底座金属墙202和金属柱203高度范围在10nm到1000um，此处金属可以是铝，镍，银，金，锡，铜等材料，可以是一层也可以是多层，其高度范围为10nm到1000um。
104）封装步骤：通过共晶键合的工艺焊接功能芯片，打线使芯片PAD跟底座201的铜柱互联。把盖板101和底座201通过键合工艺焊接在一起，切割得到最终单个模组。
具体如图3所示，通过共晶键合的工艺焊接功能芯片，打线使芯片PAD跟底座201晶圆的铜柱互联。把盖板101晶圆和底座201晶圆通过晶圆级键合工艺焊接在一起，键合温度控制在200到500度。切割得到最终单个模组，结构俯视图如图4所示。
实施例2
201）在盖板101晶圆制作键合金属层和空腔103。
如图5所示，通过光刻，电镀工艺在盖板101晶圆上面制作金属层，金属层高度范围在10nm到100um，此处金属也可以是铝，镍，银，金，锡等材料，可以是一层也可以是多层，其高度范围为10nm到1000um。其宽度在10nm到1000um。此处金属层其目的是为了能跟其他金属层做金属键合。
此步骤的盖板101硅片同样包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
在硅片表面通过光刻和干法刻蚀工艺制作硅空腔103，硅空腔103深度在10nm到400um，空腔103形状可以是方形，梯形，圆形等，其边长或者直径范围在10um到40000um。
202）在底座201硅片上制作TSV，RDL204或金属焊盘。
如图6所示，通过光刻，刻蚀工艺在底座201硅片表面制作TSV孔205，TSV孔205直径范围在1um到1000um，深度在10um到1000um。在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间。通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
通过电镀铜，使铜金属充满TSV孔205，200到500度温度下密化使铜更致密。铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜。硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。硅片表面绝缘层也可以保留。
在硅片的表面制作RDL204，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，干法刻蚀工艺开窗，使RDL204和TSV铜柱一端连接。通过光刻，电镀工艺在硅片表面制作RDL204。RDL204包括走线和键合功能。
也可以在RDL204表面覆盖绝缘层，在绝缘层上开窗露出焊盘。此处RDL204金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
此处焊盘和RDL204是一面的，位于TSV铜柱露出的一端。
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
203）对底座201晶圆的TSV铜柱没有露出的一端进行减薄后制作RDL204和键合焊盘。
对底座201没有制作金属工艺的一面进行减薄，通过研磨，湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出。在露出的铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出。
在底座201的表面制作RDL204，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，电镀工艺在硅片表面制作RDL204。RDL204包括走线和键合功能。
也可以在RDL204表面覆盖绝缘层，在绝缘层上开窗露出焊盘。此处RDL204金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
204）在底座201晶圆表面制作底座金属墙202和金属柱203。
如图6所示，通过光刻，电镀工艺在硅片表面制作底座金属墙202和金属柱203，墙和柱高度范围在10nm到1000um，此处金属可以是铝，镍，银，金，锡，铜等材料，可以是一层也可以是多层，其高度范围为10nm到1000um。
205）焊接功能芯片，打线使芯片PAD跟底座201晶圆的铜柱互联。把上盖板101晶圆和底座201晶圆通过键合工艺焊接在一起，切割得到最终单个模组。通过共晶键合的工艺焊接功能芯片，打线使芯片PAD跟底座201晶圆的铜柱互联。把盖板101晶圆和底座201晶圆通过晶圆级键合工艺焊接在一起，键合温度控制在200到500度。切割得到最终单个模组。
实施方式3包括：
301）在盖板101晶圆制作键合金属层和空腔103。
如图5所示，通过光刻，电镀工艺在盖板101晶圆上面制作金属层，金属层高度范围在10nm到100um，此处金属也可以是铝，镍，银，金，锡等材料，可以是一层也可以是多层，其高度范围为10nm到1000um。其宽度在10nm到1000um。此处金属墙其目的是为了能跟其他金属层做金属键合。
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
在盖板101的硅片表面通过光刻和干法刻蚀工艺制作硅空腔103，硅空腔103深度在10nm到400um，空腔103形状可以是方形，梯形，圆形等，其边长或者直径范围在10um到40000um。
302）在底座201硅片上制作TSV，RDL204或金属焊盘。
如图7所示，通过光刻，刻蚀工艺在底座201硅片表面制作TSV孔205，TSV孔205直径范围在1um到1000um，深度在10um到1000um。在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间。通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
通过电镀铜，使铜金属充满TSV孔205，200到500度温度下密化使铜更致密。铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜。硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。硅片表面绝缘层也可以保留。
在硅片的表面制作RDL204，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，干法刻蚀工艺开窗，使RDL204和TSV铜柱一端连接。通过光刻，电镀工艺在硅片表面制作RDL204。RDL204包括走线和键合功能。
也可以在RDL204表面覆盖绝缘层，在绝缘层上开窗露出焊盘。此处RDL204金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。此处焊盘和RDL204是一面的，位于TSV铜柱露出的一端。
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
303）对底座201晶圆的TSV铜柱没有露出的一端进行减薄后制作RDL204和键合焊盘。
对底座201晶圆没有制作金属工艺的一面进行减薄，通过研磨，湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出。在露出的铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出。
在底座201硅片的表面制作RDL204，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，电镀工艺在硅片表面制作RDL204。RDL204包括走线和键合功能。
也可以在RDL204表面覆盖绝缘层，在绝缘层上开窗露出焊盘。此处RDL204金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
304）在底座201晶圆表面制作金属焊盘和金属柱203。
如图7所示，通过光刻，电镀工艺在硅片表面制作金属焊盘和金属柱203，金属焊盘和金属柱203的高度范围在10nm到1000um，此处金属焊盘和金属柱203可以是铝，镍，银，金，锡，铜等材料，可以是一层也可以是多层，其高度范围为10nm到1000um。
此处金属焊盘的作用为做晶圆级键合，金属柱203作用为打线焊盘。
金属焊盘高度远小于金属柱203。
305）制作带空腔103结构的中间层301晶圆。
如图8所示，通过光刻，电镀工艺在中间层301晶圆表面制作金属焊盘，高度范围在10nm到100um，此处金属可以是铝，镍，银，金，锡，铜等材料，可以是一层也可以是多层，其高度范围为10nm到1000um。
通过光刻，刻蚀工艺在晶圆表面制作空腔103，硅空腔103深度在10nm到400um，空腔103形状可以是方形，梯形，圆形等，其边长或者直径范围在10um到40000um。对中间层301晶圆没有制作硅空腔103的一面进行减薄，通过研磨，湿法腐蚀和干法刻蚀的工艺使空腔103露出。
在中间层301硅片的另一面表面制作金属焊盘，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，电镀工艺在硅片表面制作金属焊盘。高度范围在10nm到100um，此处金属可以是铝，镍，银，金，锡，铜等材料，可以是一层也可以是多层，其高度范围为10nm到1000um。
306）焊接中间层301晶圆和底座201晶圆，焊接功能芯片，并打线使芯片跟底座201晶圆互联。通过晶圆级键合工艺使中间层301晶圆和底座201晶圆键合，键合温度在200到500度。把功能芯片通过共晶键合的工艺焊接在底座201晶圆上，通过打线工艺使功能芯片的PAD跟底座201晶圆的金属柱203互联。把盖板101晶圆和中间层301晶圆键合，切割得到单个工艺模组。即如图8所示，通过晶圆键合工艺把盖板101晶圆和中间层301晶圆键合，键合温度在200到500度。切割得到单个工艺模组。
具体实施方式4包括：
401)在盖板101晶圆制作键合金属层。
如图9所示，通过光刻，电镀工艺在盖板101晶圆401上面制作金属层，金属层高度范围在10nm到100um，此处金属也可以是铝，镍，银，金，锡等材料，可以是一层也可以是多层，其高度范围为10nm到1000um。其宽度在10nm到1000um。此处金属墙其目的是为了能跟其他金属层做金属键合。
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
402)在底座201硅片上制作TSV，RDL204或金属焊盘。
如图10所示，通过光刻，刻蚀工艺在底座201硅片表面制作TSV孔205，TSV孔205直径范围在1um到1000um，深度在10um到1000um。在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间。通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
通过电镀铜，使铜金属充满TSV孔205，200到500度温度下密化使铜更致密。铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜。硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。硅片表面绝缘层也可以保留。
在硅片的表面制作RDL204，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，干法刻蚀工艺开窗，使RDL204和TSV铜柱一端连接。通过光刻，电镀工艺在硅片表面制作RDL204。RDL204包括走线和键合功能。
也可以在RDL204表面覆盖绝缘层，在绝缘层上开窗露出焊盘。此处RDL204金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
此处焊盘和RDL204是一面的，位于TSV铜柱露出的一端。
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
403）对底座201晶圆的TSV铜柱没有露出的一端进行减薄后制作RDL204和键合焊盘。
对晶圆没有制作金属工艺的一面进行减薄，通过研磨，湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出。在露出的铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出。
在底座201硅片的表面制作RDL204，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，电镀工艺在硅片表面制作RDL204。RDL204包括走线和键合功能。
也可以在RDL204表面覆盖绝缘层，在绝缘层上开窗露出焊盘。此处RDL204金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
404）在底座201晶圆表面制作金属焊盘和金属柱203。
如图4所示，通过光刻，电镀工艺在硅片表面制作金属焊盘和金属柱203， 金属焊盘和金属柱203的高度范围在10nm到1000um，此处金属焊盘和金属柱 203可以是铝，镍，银，金，锡，铜等材料，可以是一层也可以是多层，其高度 范围为10nm到1000um。
此处金属焊盘的作用为做晶圆级键合，金属柱203作用为打线焊盘。金属焊盘高度远小于金属柱203。
405）制作带空腔103结构的中间层301晶圆。
如图10所示，通过光刻，电镀工艺在中间层301晶圆表面制作金属焊盘，高度范围在10nm到100um，此处金属可以是铝，镍，银，金，锡，铜等材料，可以是一层也可以是多层，其高度范围为10nm到1000um。
通过光刻，刻蚀工艺在晶圆表面制作空腔103，硅空腔103深度在10nm到400um，空腔103形状可以是方形，梯形，圆形等，其边长或者直径范围在10um到40000um。
对中间层301晶圆没有制作硅空腔103的一面进行减薄，通过研磨，湿法腐蚀和干法刻蚀的工艺使空腔103露出。
在中间层301硅片的另一面表面制作金属焊盘，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，电镀工艺在硅片表面制作金属焊盘。高度范围在10nm到100um，此处金属可以是铝，镍，银，金，锡，铜等材料，可以是一层也可以是多层，其高度范围为10nm到1000um。
406）焊接中间层301晶圆和底座201晶圆，焊接功能芯片，并打线使芯片跟底座201晶圆互联。即通过晶圆级键合工艺使中间层301晶圆和底座201晶圆键合，键合温度在200到500度。把功能芯片通过共晶键合的工艺焊接在底座201晶圆上，通过打线工艺使功能芯片的PAD跟底座201晶圆的金属柱203互联。把盖板101晶圆和中间层301晶圆键合，切割得到单个工艺模组。如图11所示，通过晶圆键合工艺把盖板101晶圆和中间层301晶圆键合，键合温度在200到500度。切割得到单个工艺模组。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。
Claims (6)
1.一种密闭结构的系统级射频芯片封装工艺，其特征在于，具体处理包括如下步骤：
101）盖板上制作金属墙步骤：通过光刻、电镀工艺在盖板上面制作金属墙，金属墙高度范围在10nm到1000um，宽度在10nm到1000um，金属墙的金属采用铜、铝、镍、银、金、锡中的一种或几种，金属墙本身结构为一层或多层；、金属墙的截面采用立方体、椭圆形或者梯形；
102）底座初步处理步骤：通过光刻、刻蚀工艺在底座表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座上方通过沉积氧化硅或者氮化硅或者直接热氧化作为绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构采用一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者几种；通过电镀铜，使铜金属充满TSV孔，在200到500度温度下密化；CMP工艺使底座表面只剩下填铜；
在底座的表面制作RDL，其过程包括制作绝缘层，该绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅；再通过光刻、干法刻蚀工艺开窗，使TSV孔的铜柱与RDL连接，通过光刻、电镀工艺在底座表面制作RDL；RDL包括走线和键合功能；
通过光刻、电镀工艺在底座表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者几种，键合金属本身结构为一层或者多层，其厚度范围为10nm到1000um；焊盘和RDL都位于TSV孔的铜柱露出的一面；
103）底座二次处理步骤：对底座的另一面进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出，在露出铜柱的表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质为氧化硅或者氮化硅，再通过光刻、刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出；
在底座的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，通过光刻、电镀工艺在底座表面制作RDL；RDL包括走线和键合功能；
通过光刻、电镀工艺在硅片表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者多种，键合金属的结构为一层或者多层；
通过光刻、电镀工艺在底座表面制作金属墙和金属柱，金属墙和金属柱高度范围在10nm到1000um，金属墙和金属柱的金属都采用铝、镍、银、金、锡、铜，金属墙和金属柱的结构都采用一层或多层；
104）封装步骤：通过共晶键合的工艺焊接功能芯片，打线使芯片PAD跟底座的铜柱互联；把盖板和底座通过键合工艺焊接在一起，切割得到最终单个模组。
2.根据权利要求1所述的一种密闭结构的系统级射频芯片封装工艺，其特征在于：盖板采用4，6，8，12寸中的一种尺寸，厚度范围为200um到2000um，盖板材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
3.根据权利要求1所述的一种密闭结构的系统级射频芯片封装工艺，其特征在于：底座的表面绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
4.根据权利要求1所述的一种密闭结构的系统级射频芯片封装工艺，其特征在于：在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL的金属采用铜、铝、镍、银、金、锡中的一种或者多种，RDL本身结构采用一层或多层，RDL的厚度范围为10nm到1000um；焊盘开窗直径为10um到10000um。
5.根据权利要求1所述的一种密闭结构的系统级射频芯片封装工艺，其特征在于：切割方式采用激光切割或者刀具切割，切割位置位于凹坑填铜位置的中间。
6.根据权利要求1所述的一种密闭结构的系统级射频芯片封装工艺，其特征在于：步骤104）键合温度在200到500度之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176982.4A CN110010486B (zh) | 2018-10-10 | 2018-10-10 | 一种密闭结构的系统级射频芯片封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176982.4A CN110010486B (zh) | 2018-10-10 | 2018-10-10 | 一种密闭结构的系统级射频芯片封装工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010486A true CN110010486A (zh) | 2019-07-12 |
| CN110010486B CN110010486B (zh) | 2021-04-06 |
Family
ID=67164794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811176982.4A Active CN110010486B (zh) | 2018-10-10 | 2018-10-10 | 一种密闭结构的系统级射频芯片封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010486B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI797845B (zh) * | 2021-11-24 | 2023-04-01 | 財團法人工業技術研究院 | 封裝散熱結構及包含其的晶片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060035483A (ko) * | 2004-10-22 | 2006-04-26 | 삼성전기주식회사 | 박막 체적탄성파 공진기 패키지 및 그 제조 방법 |
| CN101552263A (zh) * | 2009-05-18 | 2009-10-07 | 中国电子科技集团公司第十三研究所 | 芯片圆片级封装及其封装方法 |
| CN103523745A (zh) * | 2013-10-21 | 2014-01-22 | 安徽北方芯动联科微系统技术有限公司 | 基于Si导电柱的圆片级封装方法及其单片集成式MEMS芯片 |
| CN104022046A (zh) * | 2014-06-13 | 2014-09-03 | 中国科学院上海微系统与信息技术研究所 | 基于带状吸气剂的混合晶圆级真空封装方法及结构 |
| CN106783847A (zh) * | 2016-12-21 | 2017-05-31 | 中国电子科技集团公司第五十五研究所 | 针对射频微系统器件的三维键合堆叠互连集成制造方法 |
-
2018
- 2018-10-10 CN CN201811176982.4A patent/CN110010486B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060035483A (ko) * | 2004-10-22 | 2006-04-26 | 삼성전기주식회사 | 박막 체적탄성파 공진기 패키지 및 그 제조 방법 |
| CN101552263A (zh) * | 2009-05-18 | 2009-10-07 | 中国电子科技集团公司第十三研究所 | 芯片圆片级封装及其封装方法 |
| CN103523745A (zh) * | 2013-10-21 | 2014-01-22 | 安徽北方芯动联科微系统技术有限公司 | 基于Si导电柱的圆片级封装方法及其单片集成式MEMS芯片 |
| CN104022046A (zh) * | 2014-06-13 | 2014-09-03 | 中国科学院上海微系统与信息技术研究所 | 基于带状吸气剂的混合晶圆级真空封装方法及结构 |
| CN106783847A (zh) * | 2016-12-21 | 2017-05-31 | 中国电子科技集团公司第五十五研究所 | 针对射频微系统器件的三维键合堆叠互连集成制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI797845B (zh) * | 2021-11-24 | 2023-04-01 | 財團法人工業技術研究院 | 封裝散熱結構及包含其的晶片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010486B (zh) | 2021-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8890286B2 (en) | Vertically integrated systems | |
| CN111293079B (zh) | 一种超厚转接板的制作方法 | |
| CN110010500A (zh) | 一种高度集成的射频芯片系统级封装工艺 | |
| CN110010502A (zh) | 一种射频芯片的系统级封装工艺 | |
| CN110010563A (zh) | 一种底部散热型射频芯片转接板封装工艺 | |
| CN105826275A (zh) | 硅基多通道tr组件及设计方法 | |
| CN110010548A (zh) | 一种底部带焊盘的空腔结构制作方法 | |
| CN110010484A (zh) | 一种插孔式超深tsv互联的射频芯片系统级封装工艺 | |
| CN110010498A (zh) | 一种侧面散热的密闭型系统级封装工艺 | |
| CN110010556A (zh) | 一种金属做密闭壳体的射频芯片系统级封装结构及工艺 | |
| CN110021547A (zh) | 一种表面大凸点晶圆临时键合方法 | |
| CN110010567B (zh) | 一种大功率系统级射频模块的液冷散热互联结构及其制作方法 | |
| CN110010476A (zh) | 一种系统级封装结构中的新型电镀填孔工艺 | |
| CN110010486A (zh) | 一种密闭结构的系统级射频芯片封装工艺 | |
| CN110010478A (zh) | 一种具有电磁屏蔽功能的射频微系统及成型工艺 | |
| CN110190376A (zh) | 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法 | |
| CN110010480A (zh) | 一种晶圆级的射频芯片电磁屏蔽封装工艺 | |
| CN110010504A (zh) | 一种具有电磁屏蔽功能的射频模块制作工艺 | |
| CN110010475A (zh) | 一种射频芯片系统级封装的散热模块制作工艺 | |
| CN110010487A (zh) | 一种立式焊接的射频芯片系统级封装工艺 | |
| CN110010495A (zh) | 一种高密度侧壁互联方法 | |
| CN110010493A (zh) | 一种互联电感的制作方法 | |
| CN110676214B (zh) | 一种金属填充弯管的垂直互联方法 | |
| CN110010494A (zh) | 一种侧壁带焊盘的系统级封装互联结构制作方法 | |
| CN110010481A (zh) | 一种密闭型系统级光电模块封装方式和工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |