CN114630491B - 射频3d微封装集成结构、射频封装器件及其方法 - Google Patents

Abstract

本申请涉及封装集成技术领域，尤其是涉及一种射频3D微封装集成结构、射频封装器件及其方法，结构包括：焊盘板，焊盘板设有一个以上芯片，且焊盘板设有用于容设芯片的镂空区，镂空区的数量与芯片的数量相同；从上至下间隔设置的两层以上电路板，焊盘板设置在电路板之间，且焊盘板的表面和相邻的电路板的表面进行回流焊处理，位于焊盘板上表面的电路板设有用于与芯片通信连接的第一信号传输件，第一信号传输件与对应的芯片垂直互连，位于焊盘板下表面的电路板设有用于与芯片通信连接的第二信号传输件，第二信号传输件与对应的芯片垂直互连。本申请解决电路板布局所导致的体积大的问题，有助于实现电子产品轻薄化的效果。

Description

射频3D微封装集成结构、射频封装器件及其方法

技术领域

本申请涉及封装集成技术领域，尤其是涉及一种射频3D微封装集成结构、射频封装器件及其方法。

背景技术

伴随着电子信息技术的飞速发展，电子产品的设计、制造需要符合不同领域如航空航天、军事、工业或者生活等领域的使用需求。进而人们对电子产品的各个方面如每秒执行的信号数量、功耗损耗、散热情况或者体积形状等提出了更多的要求。尤其是人们对电子产品的体积小型化需求愈发强烈。其中影响电子产品如射频信号发生器的体积的主要因素是其电路板的布局设计。

目前，电路板的常规布局方式是将电子元件依据预设的信号传输路径设置于板件上，以用于实现电子产品的主要功能。然而，随着对电子产品功能要求逐步提高，所设置在板件上的电子元件的数量或者种类因此增多。上述方式会存在由于电路板所占用空间多，导致电子产品的体积大的缺点。因此，上述问题亟待解决。

发明内容

为了解决电路板布局所导致的体积大的问题，有助于实现电子产品轻薄化的效果。本申请提供了一种射频3D微封装集成结构、射频封装器件及其方法。

第一方面，本申请提供一种射频3D微封装集成结构，包括：

焊盘板，所述焊盘板设有一个以上芯片，且所述焊盘板设有用于容设所述芯片的镂空区，所述镂空区的数量与所述芯片的数量相同；

从上至下间隔设置的两层以上电路板，所述焊盘板设置在所述电路板之间，且所述焊盘板的表面和相邻的所述电路板的表面进行回流焊处理，位于所述焊盘板上表面的所述电路板设有用于与所述芯片通信连接的第一信号传输件，所述第一信号传输件与对应的所述芯片垂直互连，位于所述焊盘板下表面的所述电路板设有用于与所述芯片通信连接的第二信号传输件，所述第二信号传输件与对应的所述芯片垂直互连。

通过采用上述方案，焊盘板和多层电路板配合形成竖向叠放的结构，回流焊处理可以让焊盘板与电路板之间的连接更加稳固，以及不会因为固定占用了额外的空间。并且位于焊盘板上表面的电路板通过第一信号传输件与芯片进行垂直互连，位于焊盘板下表面的电路板通过第二信号传输件与芯片进行垂直互连，以达到三维堆叠的封装集成效果，可以充分利用在竖向方向的空间，有助于让芯片和电路板中的电子元件的布局更加紧凑，大幅度缩小结构的体积。

可选的，所述镂空区的上端和/或所述镂空区的下端设有屏蔽罩，设置于对应所述镂空区的所述芯片位于所述屏蔽罩之间。

通过采用上述方案，屏蔽罩可以有效地切断芯片的电磁辐射对外传播的途径，有助于减少电磁对信号所造成的干扰。

可选的，所述芯片采用金丝键合与信号传输件进行连接。

通过采用上述方案，金丝键合有助于芯片和信号传输件实现良好的信号传输功能。

可选的，所述电路板所面向所述焊盘板的表面均设置有突点矩阵。

通过采用上述方案，突点矩阵有助于实施回流焊处理时在表面覆盖更多的焊料，以增加电路板与焊盘板的焊接稳固程度。

可选的，位于所述焊盘板上表面的所述电路板的上表面以及位于所述焊盘板下表面的所述电路板的下表面均设置有多个电子元件。

通过采用上述方案，这样设置可以让电路板上的电子元件不会阻碍到电路板与焊盘板之间的连接固定。

第二方面，本申请还提供一种射频封装器件，包括采用上述任一项的射频3D微封装集成结构。

通过采用上述方案，本申请有助于让射频封装器件内部的电路布局密度更高，从而大幅度缩小体积，达到轻薄化的效果。

可选的，所述射频封装器件还包括：第一盖板、第二盖板、第一压框和第二压框，所述第一盖板、所述第一压框、所述射频3D微封装集成结构、所述第二压框和所述第二盖板从上至下依次安装设置。

通过采用上述方案，第一盖板、第二盖板、第一压框和第二压框配合起到保护射频3D微封装集成结构的作用。且第一压框和第二压框起到切断电磁辐射的传播路径，有助于减少电路板上的电子元件所对外造成的电磁干扰的情况发生。

可选的，所述第一压框和所述第二压框分别一体成型设有隔离子框。

通过采用上述方案，隔离子框可以对电路板上的部分电子元件进行隔离和屏蔽作用，有助于减少其对其他电子元件或者芯片造成电磁干扰。

可选的，所述射频封装器件还包括两个以上信号连接器，所述信号连接器与所述射频3D微封装集成结构的所述电路板通信连接。

通过采用上述方案，信号连接器用于作为电路板的信号输入端以接收外界输入的信号，或者用于作为电路板的信号输出端以向外输出处理后的信号。

第三方面，本申请还提供一种射频封装器件的制造方法，包括：

选取焊盘板，所述焊盘板设有用于容设芯片的镂空区；

选取从上至下间隔设置的两层以上电路板，对位于所述焊盘板下表面的所述电路板进行表贴，再让位于所述焊盘板下表面的所述电路板与所述焊盘板进行回流焊处理；

将所述芯片容设在所述镂空区内并与接于所述焊盘板，让位于所述焊盘板下表面的所述电路板通过第二信号传输件与所述芯片连接，并在所述镂空区靠近位于所述焊盘板下表面的所述电路板的一端设置屏蔽罩；

对位于所述焊盘板上表面的所述电路板进行表贴，让位于所述焊盘板上表面的所述电路板通过第一信号传输件与所述芯片连接，并在所述镂空区靠近位于所述焊盘板上表面的所述电路板的一端设置屏蔽罩；

让位于所述焊盘板上表面的所述电路板与所述焊盘板进行回流焊处理，从而形成射频3D微封装集成结构；

将所述射频3D微封装集成结构固定在第一压框和第二压框之间，所述第一压框设有多个信号连接器，所述信号连接器与所述射频3D微封装集成结构的所述电路板通信连接，连接后对所述信号连接器和所述射频3D微封装集成结构进行调试；

调试完成后，将第一盖板安装在所述第一压框上进行封帽处理，将第二盖板安装在所述第二压框上进行封帽处理。

综上所述，本申请包括以下至少一种有益技术效果：

1、本申请让焊盘板和多层电路板配合形成竖向叠放的结构，回流焊处理可以让焊盘板与电路板之间的连接更加稳固，以及不会因为固定占用了额外的空间。并且位于焊盘板上表面的电路板通过第一信号传输件与芯片进行垂直互连，位于焊盘板下表面的电路板通过第二信号传输件与芯片进行垂直互连，以达到三维堆叠的封装集成效果，可以充分利用在竖向方向的空间，有助于让芯片和电路板中的电子元件的布局更加紧凑，大幅度缩小结构的体积。

附图说明

图1为本申请一种射频3D微封装集成结构的其中一个应用例的爆炸结构示意图。

图2为本申请一种射频3D微封装集成结构的其中一个应用例所述焊盘板的结构示意图。

图3为本申请一种射频3D微封装集成结构的另一个应用例的爆炸结构示意图。

图4为本申请一种射频3D微封装集成结构的另一个应用例所述焊盘板的结构示意图。

图5为图4中A的放大结构示意图。

图6为图4中B的放大结构示意图。

图7为本申请一种射频3D微封装集成结构的另一个应用例所述电路板A的结构示意图。

图8为本申请一种射频封装器件的其中一个应用例所述第一压框的剖面示意图。

图9为本申请一种射频封装器件的其中一个应用例所述第二压框的剖面示意图。

图10为本申请一种射频封装器件的另一个应用例所述第一压框的剖面示意图。

图11为本申请一种射频封装器件的另一个应用例所述第二压框的剖面示意图

图12为本申请一种射频封装器件的另一个应用例的爆炸结构示意图。

附图标记：1、焊盘板；11、镂空区；2、芯片；21、芯片A；211、芯片A的一端；212、芯片A的另一端；22、芯片B；221、芯片B的一端；222、芯片B的另一端；3、电路板；31、电路板A；32、电路板B；4、第一信号传输件；41、第一信号传输件A；42、第二信号传输件B；5、第二信号传输件；51、第二信号传输件A；52、第二信号传输件B；6、屏蔽罩；7、突点矩阵；8、第一盖板；9、第二盖板；10、第一压框；12、第二压框；13、隔离子框；14、信号连接器；15、绝缘子；16、金丝键合；17、第一子电路；18、第二子电路；19、第三子电路。

具体实施方式

下面结合附图和实施例对本申请进行详细说明。

电路板3的常规布局方式是将电子元件依据预设的信号传输路径设置于板件的同一平面上，以用于实现电子产品的主要功能。然而，随着对电子产品功能要求逐步提高，所设置在板件上的电子元件的数量或者种类因此增多。上述方式会存在由于电路板3所占用空间多，导致电子产品的体积大的缺点。因此，本申请提供一种射频3D微封装集成结构，包括：

焊盘板1，焊盘板1设有一个以上芯片2，且焊盘板1设有用于容设芯片2的镂空区11，镂空区11的数量与芯片2的数量相同。焊盘板1采用镂空的方式容设芯片2，为设置芯片2提供空间，使得焊盘板1上表面和下表面更加平整，进而方便后续与电路板3进行回流焊处理。

从上至下间隔设置的两层以上电路板3，焊盘板1设置在电路板3之间，且焊盘板1的表面和相邻的电路板3的表面进行回流焊处理，位于焊盘板1上表面的电路板3设有用于与芯片2通信连接的第一信号传输件4，第一信号传输件4与对应的芯片2垂直互连，位于焊盘板1下表面的电路板3设有用于与芯片2通信连接的第二信号传输件5，第二信号传输件5与对应的芯片2垂直互连。

本实施例将常规的电路布局分割为若干部分，其中包括焊盘板1和多层的电路板3，并且将焊盘板1和多层电路板3形成竖向叠放的结构，垂直互连的方式确保电路板3可以与位于不同层的芯片2进行信号传输，以配合竖向叠放的结构，达到三维堆叠即3D微封装集成的效果，这样可以充分利用在竖向方向上的空间，有助于让芯片2和电路板3中的电子元件的布局更加紧凑，大幅度缩小结构的体积。相比常规布局方式，本实施例可以实现高密度、小体积、更轻薄的结构布局，有助于实现电子产品轻薄化。

位于焊盘板1上表面的电路板3、第一信号传输件4、芯片2、第二信号传输件5和位于焊盘板1下表面的电路板3通信连接构成信号处理电路，信号处理电路包括但不限于是用于射频信号发生器的射频信号处理电路。

作为其中一个应用例，参照图1和图2，芯片2数量为一个，电路板3的数量为两层，位于焊盘板1上表面的电路板3通过第一信号传输件4与芯片2的一端通信连接，且第一信号传输件4贯穿位于焊盘板1上表面的电路板3后与芯片2垂直互连。位于焊盘板1上表面的电路板3的信号传输端的位置与芯片2的一端的位置相对应，确保能够通过第一信号传输件4实现垂直互连。

位于焊盘板1下表面的电路板3通过第二信号传输件5与芯片2的另一端通信连接，且第一信号传输件4贯穿位于焊盘板1下表面的电路板3后与芯片2垂直互连。位于焊盘板1下表面的电路板3的信号传输端的位置与芯片2的另一端的位置相对应，确保能够通过第二信号传输件5实现垂直互连。

位于焊盘板1上表面的电路板3连接有信号输入端，位于焊盘板1下表面的电路板3连接有信号输出端。信号输入端用于接收外界的信号给位于焊盘板1上表面的电路板3进行处理。信号输出端用于将已处理完毕的信号向外发送。

位于焊盘板1上表面的电路板3、第一信号传输件4、芯片2、第二信号传输件5和位于焊盘板1下表面的电路板3通信连接构成信号处理电路。

作为另一个应用例，参照图3和图4，芯片2的数量为两个，电路板3的数量为两层，第一信号传输件4的数量为两个，第二信号传输件5的数量为两个，其中两个芯片2分别为芯片A21和芯片B22，两层电路板3分别为电路板A31和电路板B32，两个第一信号传输件4分别为第一信号传输件A41和第一信号传输件B42，两个第二信号传输件5分别为第二信号传输件A51和第二信号传输件B52。

信号处理电路包括第一子电路17、第二子电路18和第三子电路19，第一子电路17、第三子电路19均设置在位于焊盘板1上表面的电路板A31，第二子电路18设置在位于焊盘板1下表面的电路板B32，设置的方式可以为印刷。

参照图4和图5，第一子电路17通过第一信号传输件A41与芯片A的一端211通信连接，且第一信号传输件A41贯穿电路板A31后与芯片A21垂直互连，第一子电路17的第一信号传输端的位置与芯片A的一端211的位置相对应，确保能够通过第一信号传输件A41实现垂直互连。

芯片A的另一端212通过第二信号传输件A51与第二子电路18通信连接，且第二信号传输件A51贯穿电路板B32后与芯片A21垂直互连。第二子电路18的第一信号传输端的位置与芯片A的另一端212的位置相对应，确保能够通过第二信号传输件A51实现垂直互连。

参照图4和图6，第二子电路18通过第二信号传输件B52与芯片B的一端221通信连接，且第二信号传输件B52贯穿电路板B32后与芯片B22垂直互连，第二子电路18的第二信号传输端的位置与芯片B的一端221的位置相对应，确保能够通过第二信号传输件B52实现垂直互连。

芯片B的另一端222通过第一信号传输件B42与第三子电路19通信连接，且第一信号传输件B42贯穿电路板A31后与芯片A21垂直互连。第二子电路18的第二信号传输端的位置与芯片B的另一端222的位置相对应，确保能够通过第一信号传输件B42实现垂直互连。

第一子电路17连接有信号输入端，第三子电路19连接有信号输出端，信号输入端用于接收外界的信号给位于焊盘板1上表面的电路板3进行处理。信号输出端用于将已处理完毕的信号向外发送。

电路板A31、第一信号传输件A41、第二信号传输件A51、芯片A21、第二信号传输件B52、芯片B22、第一信号传输件B42和电路板B32通信连接构成上述信号处理电路。

其中，电路板3可以为PCB板（PCB全称Printed Circuit Board，即为印刷电路板3）、陶瓷电路板、砷化镓电路板、磷化铟电路板或者硅电路板。第一信号传输件4和第二信号传输件5可以均采用铜柱。铜柱可以确保信号传输和保证实现垂直互联的效果。

进一步的，位于焊盘板1上表面的电路板3的上表面以及位于焊盘板1下表面的电路板3的下表面均设置有多个电子元件。

以两层电路板3为例，位于焊盘板1上表面的电路板3所设有的电子元件及印刷线路均设置在电路板3的上表面，位于焊盘板1下表面的电路板3所设有的电子元件及印刷线路均设置在电路板3的下表面。这样设置可以让电路板3上的电子元件不会阻碍到电路板3与焊盘板1之间的连接固定。

考虑到芯片2在工作过程中会产生电磁辐射，电磁辐射会对其他电子元件造成电磁干扰。本实施例中在结合上述竖向叠放的结构布局的基础上，进一步地，回看图1和图3，镂空区11的上端和/或镂空区11的下端设有屏蔽罩6，设置于对应镂空区11的芯片2位于屏蔽罩6之间。

这样实施可以有效地切断源于芯片2的电磁辐射所对外传播的途径，有助于减少电磁对信号所造成的干扰。其中，可以是只有镂空区11的上端设有屏蔽罩6，或者镂空区11的下端设有屏蔽罩6，或者镂空区11的上端和镂空区11的下端均设有屏蔽罩6

且镂空区11给设置屏蔽罩6提供了空间，使得焊盘板1的表面还能保持平整，进而方便后续与电路板3进行回流焊处理。

回看图5和图6，本实施例中，芯片2采用金丝键合16与信号传输件进行连接。这样实施有助于提高信号传输的效果，有助于减少信号失真的情况发生。

回看图1、图3和图7，本实施例中，电路板3所面向焊盘板1的表面设置有突点矩阵7。以两层电路板3为例，位于焊盘板1上表面的电路板3的下表面设有突点矩阵7，位于焊盘板1上表面的电路板3的下表面设有突点矩阵7，设置突点矩阵7可以增加电路板3的表面面积，有助于实施回流焊处理时在表面覆盖更多的焊料，以增加电路板3与焊盘板1的焊接稳固程度，而且相比于常规的采用螺接进行连接固定的方式，电路板3和焊盘板1焊接不会因为螺帽、螺栓等部件占用了额外的空间，本实施例可以大幅度缩小结构的体积，有助于电子产品更加轻薄。

本申请还提供一种射频封装器件，包括采用上述任一项的射频3D微封装集成结构。这样设置有助于让射频封装器件内部的电路布局密度更高，从而大幅度缩小体积，达到轻薄化的效果。

参照图8和图9，作为其中一个应用例，芯片2的数量为一个，电路板3的数量为两个。具体地，外界的信号输入经过位于焊盘板1上表面的电路板3后，输入到芯片2进行处理，处理完的信号经过位于焊盘板1下表面的电路板3后对外输出。

参照图10、图11和图12，作为另一应用例，芯片2的数量为两个，且芯片2分别为芯片A21和芯片B22，电路板3的数量为两个，具体地，外界的信号输入经过第一子电路17后，输入到芯片A21进行第一次处理，第一次处理完的信号经过第二子电路18后输入到芯片B22进行第二次处理，第二次处理完的信号经过第三子电路19后对外输出。

本实施例中，射频封装器件还包括：第一盖板8、第二盖板9、第一压框10、第二压框12和第一盖板8，第一压框10、射频3D微封装集成结构、第二压框12和第二盖板9从上至下依次安装设置。这样设置，第一盖板8、第一压框10、第二压框12和第二盖板9配合形成用于包覆射频3D微封装集成结构的壳体结构，在防尘防水方面起到保护射频3D微封装集成结构的作用。另一方面，第一压框10和第二压框12起到切断电磁辐射的传播路径，有助于减少电路板3上的电子元件所对外造成的电磁干扰的情况发生。其中，安装设置的方式可以为螺接或者卡接。进一步的，由于电路板3上的电子元件在工作过程中会产生电磁辐射，电磁辐射会对其他电子元件或者芯片2造成电磁干扰，因此第一压框10和/或第二压框12分别一体成型设有隔离子框13。隔离子框13可以对电路板3上的部分电子元件进行隔离和屏蔽作用，有助于减少其对其他电子元件或者芯片2造成电磁干扰。其中，一体成型的实施方式让隔离子框13不会突伸出第一压框10的上下两端，以及隔离子框13不会突伸出第二压框12的上下两端，以保证第一压框10和第二压框12的整体厚度一致，以便更好地贴合电路板3，提高布局密度，有助于缩小体积。

本实施例中，射频封装器件还包括两个以上信号连接器14，信号连接器14与射频3D微封装集成结构的电路板3通信连接。信号连接器14用于作为电路板3的信号输入端以接收外界输入的信号，或者用于作为电路板3的信号输出端以向外输出处理后的信号。作为其中一个应用例，两个信号连接器14分别作为信号输入端和信号输出端，回看图8和图9，信号输入端安装于第一压框10，信号输出端安装于第二压框12。作为另一个应用例，两个信号连接器14分别作为信号输入端和信号输出端，回看图10和图12，信号输入端和信号输出端均安装于第一压框10。其中，信号连接器14内置有绝缘子15。

本申请还提供一种射频封装器件的制造方法，包括以下步骤：

S1、选取焊盘板1，焊盘板1设有用于容设芯片2的镂空区11。其中，通过在焊盘板1开孔作为镂空区11，镂空区11的截面形状可以为矩形，也可以为圆形。

S2、选取从上至下间隔设置的两层以上电路板3，对位于焊盘板1下表面的电路板3进行表贴，再让位于焊盘板1下表面的电路板3与焊盘板1进行回流焊处理。

其中，对位于焊盘板1下表面的电路板3进行表贴之前，还需要在对位于焊盘板1下表面的电路板3与焊盘板1的下表面进行刷膏和贴合，以提高表贴效果。

S3、将芯片2容设在镂空区11内并与接于焊盘板1，让位于焊盘板1下表面的电路板3通过第二信号传输件5与芯片2连接，并在镂空区11靠近位于焊盘板1下表面的电路板3的一端设置屏蔽罩6；

S4、对位于焊盘板1上表面的电路板3进行表贴，让位于焊盘板1上表面的电路板3通过第一信号传输件4与芯片2连接，并在镂空区11靠近位于焊盘板1上表面的电路板3的一端设置屏蔽罩6；

其中，对位于焊盘板1上表面的电路板3进行表贴之前，还需要对位于焊盘板1上表面的电路板3与焊盘板1的上表面进行刷膏和贴合，以提高表贴效果。

S5、让位于焊盘板1上表面的电路板3与焊盘板1进行回流焊处理，从而形成射频3D微封装集成结构；

S6、将射频3D微封装集成结构固定在第一压框10和第二压框12之间，第一压框10设有多个信号连接器14，信号连接器14与射频3D微封装集成结构的电路板3通信连接，连接后对信号连接器14和射频3D微封装集成结构进行调试；

S7、调试完成后，将第一盖板8安装在第一压框10上进行封帽处理，将第二盖板9安装在第二压框12上进行封帽处理。

本申请让焊盘板1和多层电路板3配合形成竖向叠放的结构，回流焊处理可以让焊盘板1与电路板3之间的连接更加稳固，以及不会因为固定占用了额外的空间。并且位于焊盘板1上表面的电路板3通过第一信号传输件4与芯片2进行垂直互连，位于焊盘板1下表面的电路板3通过第二信号传输件5与芯片2进行垂直互连，以达到三维堆叠的封装集成效果，可以充分利用在竖向方向的空间，有助于让芯片2和电路板3中的电子元件的布局更加紧凑，大幅度缩小结构的体积。

以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (6)

1.一种射频封装器件，其特征在于，包括射频3D微封装集成结构，所述射频3D微封装集成结构，包括：

焊盘板(1)，所述焊盘板(1)设有一个以上芯片(2)，且所述焊盘板(1)设有用于容设所述芯片(2)的镂空区(11)，所述镂空区(11)的数量与所述芯片(2)的数量相同；所述镂空区(11)的上端和/或所述镂空区(11)的下端设有屏蔽罩(6)，设置于对应所述镂空区(11)的所述芯片(2)位于所述屏蔽罩(6)之间；

从上至下间隔设置的两层以上电路板(3)，所述焊盘板(1)设置在所述电路板(3)之间，且所述焊盘板(1)的表面和相邻的所述电路板(3)的表面进行回流焊处理，位于所述焊盘板(1)上表面的所述电路板(3)设有用于与所述芯片(2)通信连接的第一信号传输件(4)，所述第一信号传输件(4)与对应的所述芯片(2)垂直互连，位于所述焊盘板(1)下表面的所述电路板(3)设有用于与所述芯片(2)通信连接的第二信号传输件(5)，所述第二信号传输件(5)与对应的所述芯片(2)垂直互连；

位于所述焊盘板(1)上表面的所述电路板(3)的上表面以及位于所述焊盘板(1)下表面的所述电路板(3)的下表面均设置有多个电子元件；

所述射频封装器件还包括：第一盖板(8)、第二盖板(9)、第一压框(10)和第二压框(12)，所述第一盖板(8)、所述第一压框(10)、所述射频3D微封装集成结构、所述第二压框(12)和所述第二盖板(9)从上至下依次安装设置；

所述第一压框(10)和所述第二压框(12)分别设有隔离子框(13)。

2.根据权利要求1所述的射频封装器件，其特征在于：所述芯片(2)采用金丝键合(16)与信号传输件进行连接。

3.根据权利要求1所述的射频封装器件，其特征在于：所述电路板(3)所面向所述焊盘板(1)的表面均设置有突点矩阵(7)。

4.根据权利要求1所述的射频封装器件，其特征在于：第一压框(10)和所述第二压框(12)中的所述隔离子框与第一压框(10)和所述第二压框(12)分别一体成型。

5.根据权利要求1所述的射频封装器件，其特征在于，所述射频封装器件还包括两个以上信号连接器(14)，所述信号连接器(14)与所述射频3D微封装集成结构的所述电路板(3)通信连接。

6.一种射频封装器件的制造方法，其特征在于，包括：

选取焊盘板(1)，所述焊盘板(1)设有用于容设芯片(2)的镂空区(11)；

选取从上至下间隔设置的两层以上电路板(3)，对位于所述焊盘板(1)下表面的所述电路板(3)进行表贴，再让位于所述焊盘板(1)下表面的所述电路板(3)与所述焊盘板(1)进行回流焊处理；

将所述芯片(2)容设在所述镂空区(11)内并与接于所述焊盘板(1)，让位于所述焊盘板(1)下表面的所述电路板(3)通过第二信号传输件(5)与所述芯片(2)连接，并在所述镂空区(11)靠近位于所述焊盘板(1)下表面的所述电路板(3)的一端设置屏蔽罩(6)；

对位于所述焊盘板(1)上表面的所述电路板(3)进行表贴，让位于所述焊盘板(1)上表面的所述电路板(3)通过第一信号传输件(4)与所述芯片(2)连接，并在所述镂空区(11)靠近位于所述焊盘板(1)上表面的所述电路板(3)的一端设置屏蔽罩(6)；

让位于所述焊盘板(1)上表面的所述电路板(3)与所述焊盘板(1)进行回流焊处理，从而形成射频3D微封装集成结构；

将所述射频3D微封装集成结构固定在第一压框(10)和第二压框(12)之间，所述第一压框(10)设有多个信号连接器，所述信号连接器与所述射频3D微封装集成结构的所述电路板(3)通信连接，连接后对所述信号连接器和所述射频3D微封装集成结构进行调试；

调试完成后，将第一盖板(8)安装在所述第一压框(10)上进行封帽处理，将第二盖板(9)安装在所述第二压框(12)上进行封帽处理。

Images