JP2005064086A - インダクタ - Google Patents

Abstract

【課題】 抵抗成分を小さく抑え、かつ、寄生容量の影響も抑制し、インダクタンス値を低下させることなく、より高いＱ値のインダクタを提供する。
【解決手段】 入出力端子１４、１５が設けられる主基板１０上に第１のスパイラルインダクタ１１が形成され、副基板２０上に第１のスパイラルインダクタの一部とほぼ面対称の形状部分を有する第２のスパイラルインダクタ２１が形成され、この主基板と副基板とが、第１のスパイラルインダクタと第２のスパイラルインダクタとが並列に電気的に接続されるように、一定の高さを有するバンプ３１、３２により接合されている。第１または第２のスパイラルインダクタの外周端１１ｂ、２１ｂが一方の入出力端子１４と電気的に接続され、第１または第２のスパイラルインダクタの内周端１１ａ、２１ａが第１または第２のスパイラルインダクタと接触しないように引出し配線１６を介して他方の入出力端子１５と接続されている。
【選択図】 図１

Description

本発明は、無線回路などに用いられる高周波用インダクタに関する。さらに詳しくは、抵抗成分を小さく抑え、高いＱ値を実現させながら、寄生容量が小さい、高性能な高周波用インダクタに関する。

高周波回路用無線機器では、機器の小型化、薄型化を図るため、主基板上にマイクロストリップ線路で形成されたインダクタが使われる。図４には、マイクロストリップ線路により形成されたインダクタの構成例が示されており、１００は主基板、１０１はスパイラルインダクタである。この構成で、とくに高いＱ値のインダクタが要求される回路では、マイクロストリップ線路の配線厚を厚くして抵抗成分を小さく抑えるなどの手法がとられている。しかしながら、インダクタのプロセス上、配線厚を厚くするには限界があり、より高いＱ値のインダクタを得るのが困難である。

一方、高周波用半導体集積回路では、表皮効果により電流が導体表面に集中するので、配線厚さ（断面積）を大きくしても、その抵抗値を充分に低下させることができず、Ｑ値を充分に高くすることができない。そのため、同じパターンの渦巻き状コイルなどの配線が形成された絶縁膜を多層にして、ビアホールを形成し、多層間の配線を連結することにより、表面積も大きくして高いＱ値のインダクタを得ることが考えられている（たとえば特許文献１参照）。
特開平１１−０８７６１９号公報

前述のように、高周波回路用としてのインダクタは、高いＱ値にするためには、抵抗成分を小さくする必要があり、しかも高周波回路ではその表面積を大きくする必要がある。しかし、前述のように配線を多層構造にすると、寄生容量が大きくなり、Ｑ値が小さくなるという問題がある。

本発明は、このような問題を解決し、抵抗成分を小さく抑え、かつ、寄生容量の影響も抑制し、インダクタンス値を低下させることなく、より高いＱ値のインダクタを提供することを目的とする。

本発明によるインダクタは、入出力端子が設けられる主基板と、該主基板上にフリップチップ実装される副基板と、前記主基板上に形成される第１のスパイラルインダクタと、前記副基板上に形成され、前記第１のスパイラルインダクタの一部とほぼ面対称の形状部分を有する第２のスパイラルインダクタと、前記主基板と前記副基板とを、前記第１のスパイラルインダクタと前記第２のスパイラルインダクタとが並列に電気的に接続されるように接合する一定の高さを有するバンプとを有し、前記第１または第２のスパイラルインダクタの外周端が前記入出力端子の一方と電気的に接続され、前記第１または第２のスパイラルインダクタの内周端が前記第１または第２のスパイラルインダクタと接触しないように引出し配線により引き出されて前記入出力端子の他方と接続されることを特徴とする。

前記引出し配線が前記主基板または前記副基板の一方に設けられ、該引出し配線が形成される基板に設けられる前記第１または第２のスパイラルインダクタが、前記引出し配線
が引出される部分で分断されることにより、該スパイラルインダクタと前記引出し配線とが相互に接触しないように同一面に形成され、該引出し配線が形成される基板と異なる基板に形成される前記第１または第２のスパイラルインダクタは分断されることなく連続して形成され、前記引出し配線が形成される基板と異なる基板の前記引出し配線と対向する部分の配線は前記スパイラルインダクタと交差する部分が少なくとも分断するように形成され、前記主基板と前記副基板とが接合されることにより、前記第１および第２のスパイラルインダクタの合成によるスパイラルインダクタおよび前記引出し配線が相互に接触しないように交差しながら、それぞれ連続して形成される構造にすることができる。

前記主基板および前記副基板を接合するバンプが、前記スパイラルインダクタに沿って連続的に形成されてもよい。この場合、主基板または副基板の一方には、スパイラルインダクタ用の配線が施されないで、バンプによりスパイラルインダクタが形成されてもよい。

この構成にすることにより、２枚の基板に、一部を除きほぼ面対称の形状に形成されたスパイラルインダクタが対向してバンプにより接続されているため、両者は並列接続となり、抵抗成分を非常に小さくすることができる。しかも、両者がインダクタを形成する配線同士を接合して太くしたものではなく、バンプを介して接続しているため、インダクタを形成する配線の表面積が非常に大きくなる。その結果、表皮効果が大きく影響する高周波回路に用いられる場合でも、非常に抵抗値を低下させることができ、高いＱ値のインダクタが得られる。さらに、誘電体膜を介した多層構造で配線が並列接続されているものではないため、寄生容量の問題も生じない。さらに、主基板のインダクタと副基板のインダクタとをバンプを介して接続しているため、両者間にバンプの高さ分のギャップが形成され、その間を通して、スパイラルインダクタの内周端に接続された引出し配線を這わせることができ、スパイラルインダクタの内周端と入出力端子とを、非常に簡単な構成で接続することができる。

すなわち、引出し配線とスパイラルインダクタとの交差部分は、主基板および副基板の一方の基板にスパイラルインダクタを形成し、他方の基板に引出し配線を形成することにより、両者をバンプの高さによるギャップを利用して接触させることなく引出し配線を引き出すことができる。この場合、その交差部分では両基板の配線を接合することができず、いずれかの基板に形成された配線だけになるため、配線が薄くなるが、非常に僅かな距離であり、抵抗値の増大には殆ど影響しない。その結果、ワイヤボンディングなどをすることなく、しかも寄生容量などの問題もなく、抵抗値を下げて高いＱ値を有する非常に高性能なインダクタが得られる。

つぎに、図面を参照しながら本発明の高周波回路用のインダクタについて説明をする。本発明によるインダクタは、図１にその一実施形態の分解平面図（副基板を接合する前の両基板の平面図）および組み立てた状態の側面図が示されるように、入出力端子１４、１５が設けられる主基板１０上に、副基板２０がフリップチップ実装されることにより形成されている。主基板１０上には、第１のスパイラルインダクタ１１が形成され、副基板２０上には、第１のスパイラルインダクタ１１の一部とほぼ面対称の形状部分を有する第２のスパイラルインダクタ２１が形成されている。この第１または第２のスパイラルインダクタ１１、２１がそれぞれ形成された主基板１０と副基板２０とが、第１のスパイラルインダクタ１１と第２のスパイラルインダクタ２１とが並列に電気的に接続されるように、一定の高さを有するバンプ３１、３２により接合されている。そして、第１または第２のスパイラルインダクタ１１、２１の外周端１１ｂ、２１ｂが一方の入出力端子１４と電気的に接続され、第１または第２のスパイラルインダクタ１１、２１の内周端１１ａ、２１
ａが第１または第２のスパイラルインダクタ１１、２１と接触しないように引出し配線１６により引き出されて他方の入出力端子１５と接続されている。

主基板１０としては、たとえばアルミナなどからなる絶縁基板が用いられるが、表面に絶縁膜が設けられた半導体基板などでもよい。また、副基板２０としては、同様のアルミナまたはガラスなどからなる絶縁基板が用いられる。一般には副基板２０の方が主基板１０より小さいものが用いられるが、大きさの制限はない。

第１のスパイラルインダクタ１１は、たとえば主基板１０の表面に真空蒸着またはスパッタリングなどにより銅被膜を４.５μｍ程度の厚さに形成し、所望の形状にパターニン
グをしてさらにその表面に金メッキなどが施されたストリップラインにより形成される。スパイラル状にパターニングすることにより、大きなインダクタンスが得られやすいため好ましいが、その形状は図１に示されるように四角状に形成されても、円形状に形成されてもよい。図１に示される例では、第１および第２の入出力端子１４、１５および第１のスパイラルインダクタ１１の内周端１１ａと第２の入出力端子１５とを接続するための引出し配線１６も主基板１０上に第１のスパイラルインダクタ１１と同時に同じ方法で形成されている。しかし、引出し配線は副基板２０に形成されてもよい。

引出し配線１６は、第１のスパイラルインダクタ１１の内周端１１ａと第２の入出力端子１５とを接続するためのものであるため、第１のスパイラルインダクタ１１のストリップラインと交差させる必要があり、相互に接触しないように第１のスパイラルインダクタ１１のストリップラインが分断されてその間を引出し配線１６が横切るように形成されている。第１のスパイラルインダクタ１１の外周端１１ｂは、第１の入力端子１４と接続されるようにストリップラインのパターニングがなされている。なお、図１において、×印Ａは、後述する副基板２０のバンプが接続される接続点を示している。

第２のスパイラルインダクタ２１は、副基板２０上に第１のスパイラルインダクタ１１と同様の方法により形成される。しかし、この第２のスパイラルインダクタ２１の形状は、前述の第１のスパイラルインダクタ１１の一部とほぼ面対称の形状部分を有する形状にパターニングされる。すなわち、後述するように、副基板２０を主基板１０上にフリップチップ実装する際に、第１のスパイラルインダクタ１１と第２のスパイラルインダクタ２１とが、引出し配線１６とスパイラルインダクタ１１、２１との交差部を除いて、ちょうど重なるように形成されている。図１に示される例では、第２のスパイラルインダクタ２１の外周端２１ｂと前述の主基板１０に設けられる第１の入出力端子１４とを接続するための接続部２２、および第２のスパイラルインダクタ２１の内周端２１ａと前述の主基板１０に設けられる第２の入出力端子１５とを接続するための接続部２３が、第２のスパイラルインダクタ２１の形成と同時に、同じ方法で形成されている。

さらに、第２のスパイラルインダクタ２１および接続部２２、２３に、前述の主基板１０に形成されている第１のスパイラルインダクタ１１および第１および第２の入出力端子１４、１５とを接続するためのバンプ３１および３２がそれぞれ形成されている。なお、第２の接続部２３は、第２のスパイラルインダクタ２１の内周端２１ａとは直接接続されないで分断され、その間を第２のスパイラルインダクタ２１のストリップラインが連続して形成されている。すなわち、前述の主基板１０に形成される引出し配線１６とその引出し配線１６を横切る第１のスパイラルインダクタ２１との分断の関係が逆の関係に形成され、引出し配線１６も並列に接合されるスパイラルインダクタ１１、２１も、主基板１０と副基板２０のどちらかにより連続するように形成されていればよく、引出し配線が副基板２０に設けられる場合は、第２のスパイラルインダクタ２１が分断され、第１のスパイラルインダクタ１１が連続して形成されればよく、必ず図１に示されるような形状に形成される必要はない。

また、バンプ３１、３２も副基板２０に設けられる必要はなく、主基板１０の接続点Ａの部分に形成されてもよい。バンプ３１、３２は、たとえば金などにより、高さが２０μｍ程度に形成され、その表面にスズなどがメッキされることにより、低温でＡｕ-Ｓｎ合
金が形成されて接着される。しかし、ハンダなどによりバンプを形成して、接着することもできる。このバンプ３１、３２は、図１に示されるように、スパイラルインダクタ１１、２１のコーナ部や分断点に設けられることが電流経路を確実に並列にするのに好ましいが、少なくとも分断点を含めてストリップラインの両端部に形成されればよい。また、バンプ３１、３２の高さは、前述の引出し配線１６とスパイラルインダクタ１１、２１との交差部で両者が接触しない程度の一定の高さを有するように形成される。バンプの数が多いほど、抵抗成分が小さく抑えられる点で好ましく、後述するように、インダクタのほぼ全長に亘って連続的に形成することもできる。

このように形成された主基板１０と副基板２０とを前述のように、第１および第２のスパイラルインダクタ１１、２１が向い合うように重ねて温度を上げることにより、前述のバンプ３１、３２と第１のスパイラルインダクタ１１とが、接続点Ａで接合される。その結果、図１（ｂ）に側面図が示されるように、主基板１０と副基板２０とがバンプ３１、３２の高さより若干低い間隔ｄ（たとえば１５μｍ程度）をあけて接合され、その間隙部ｄにより引出し配線１６がスパイラルインダクタ１１、２１のストリップラインと接触することなく第２の入出力端子１５に引き出されている。

この構造で、第１の入出力端子１４に電流を入力すると、電流は、第１の入出力端子１４と接合されるバンプ３２により主基板１０の第１のスパイラルインダクタ１１と副基板２０の第２のスパイラルインダクタ２１とに分岐される。そして、複数個のバンプ３１により接続された第１および第２のスパイラルインダクタ１１、２１を並列に流れ、最後に主基板１０に設けられた引出し配線１６を通って第２の入出力端子１５から出力される。この両インダクタ１１、２１の回転方向と電流方向は同じであるため、磁界の方向は同じで電流が分流されてもインダクタンスは変らず、電流の抵抗成分のみが減少する。

本発明によれば、第１および第２のスパイラルインダクタ１１、２１が並列接続されているため、スパイラルインダクタの抵抗成分を小さく抑えることができ、しかも、第１および第２のスパイラルインダクタ１１、２１が直接接着される構造ではなく、バンプ３１を介して接続されているため、両者の表面積が大きく保たれ、高周波回路における表皮効果に対しても充分に抵抗を小さく抑えることができると共に、両者間に誘電体膜が介在されていないため、寄生容量も発生しない。この場合、バンプの数は多いほどバンプの側面が表皮効果として機能するため、インダクタの抵抗成分をより小さく抑えることができ、高いＱ値を得ることができる。

また、引出し配線１６とスパイラルインダクタ１１、２１との交差部分は、それぞれが主基板１０または副基板２０の一方のみに設けられ、他方の基板は分断された構造になっている。そのため、その交差部分では、引出し配線およびスパイラルインダクタの厚さが薄くなるが、交差部分だけの非常に短い部分だけであるため、抵抗の増加分は極僅かとなり、抵抗成分を小さくしてＱ値を高くすることには殆ど影響しない。逆に、このような構造にすることにより、引出し配線とスパイラルインダクタとを同じ基板上に平面的に形成することができ、同時に形成することができて、工数を増加させることなく形成することができる。すなわち、誘電体膜を設けてビアホールにより引き出したり、ワイヤボンディングをする必要がないため、非常に低コストで形成することができるのみならず、余計な多層構造にしなくてもよいため、寄生容量の発生などを防止することができ、特性面の劣化も生じない。

図２に、本発明の図１に示される構造のスパイラルインダクタと、従来の１層構造で形成されたスパイラルインダクタとのＱ値のシミュレーションの結果を示す。インダクタの構成は、共に、巻数が２.５、配線（ストリップライン）幅５０μｍ、配線間隔３０μｍ、配線厚４.５μｍで形成した。周波数が２ＧＨｚのとき、従来例では、インダクタンス値３.７ｎＨ、Ｑ値２９.９であるのに対し、本発明の実施例では、インダクタンス値３.６ｎＨ、Ｑ値３５.２で、本発明を用いることにより、インダクタの抵抗成分を小さく抑え、スパイラルインダクタのインダクタンス値を低下させることなく、より高いＱ値が得られることが分る。

前述の例では、バンプ３１、３２をスパイラルインダクタ２１および接続部２２、２３の主要部に形成する例であったが、図３に他の実施例が図１（ａ）と同様の分解平面図で示されるように、スパイラルインダクタ２１および接続部２２、２３のほぼ全長に亘って連続的にバンプ３１および３２が形成されてもよい。すなわち、接続配線１６とスパイラルインダクタ１１、２１との交差部を除いて、第２のスパイラルインダクタ２１および接続部２２、２３のほぼ全長に亘ってバンプ３１、３２が形成されている。バンプ３１、３２の材料など、他の構成は前述の図１に示される構造と同じで、同じ部分には同じ符号を付してその説明を省略する。このようにほぼ全長に亘って連続的にバンプが形成されることにより、抵抗成分を小さく抑えられるという利点がある。

なお、ほぼ全長に亘ってバンプが形成される場合には、第１のスパイラルインダクタ１１を形成しなくても、主基板１０の表面に、直接バンプ３１、３２を接触させてもよい。この場合、スパイラルインダクタ２１の接続配線１６との交差部分には、スリットを設けることにより、接続配線１６との短絡を防止する。

本発明は、携帯電話機、無線ＬＡＮ、ＧＰＳなどの高周波無線回路を搭載する電子機器分野で幅広く利用することができる。

本発明によるインダクタの一実施形態を説明する分解したそれぞれの基板の平面説明図および組み立てた状態の側面説明図である。 図１に示される構造のインダクタのシミュレーションによるＱ値を従来の１層構造で構成したインダクタの例と対比して示す図である。 本発明によるインダクタの他の実施形態を説明する図である。 従来のインダクタの構造例を説明する図である。

符号の説明

１０ 主基板
１１ 第１のスパイラルインダクタ
１１ａ 内周端
１１ｂ 外周端
１４ 第１の入出力端子
１５ 第２の入出力端子
１６ 接続配線
２０ 副基板
２１ 第２のスパイラルインダクタ
２１ａ 内周端
２１ｂ 外周端
２２、２３ 接続部
３１、３２ バンプ

Claims (3)

1. 入出力端子が設けられる主基板と、該主基板上にフリップチップ実装される副基板と、前記主基板上に形成される第１のスパイラルインダクタと、前記副基板上に形成され、前記第１のスパイラルインダクタの一部とほぼ面対称の形状部分を有する第２のスパイラルインダクタと、前記主基板と前記副基板とを、前記第１のスパイラルインダクタと前記第２のスパイラルインダクタとが並列に電気的に接続されるように接合する一定の高さを有するバンプとを有し、前記第１または第２のスパイラルインダクタの外周端が前記入出力端子の一方と電気的に接続され、前記第１または第２のスパイラルインダクタの内周端が前記第１または第２のスパイラルインダクタと接触しないように引出し配線により引き出されて前記入出力端子の他方と接続されることを特徴とするインダクタ。
2. 前記引出し配線が前記主基板または前記副基板の一方に設けられ、該引出し配線が形成される基板に設けられる前記第１または第２のスパイラルインダクタが、前記引出し配線が引出される部分で分断されることにより、該スパイラルインダクタと前記引出し配線とが相互に接触しないように同一面に形成され、該引出し配線が形成される基板と異なる基板に形成される前記第１または第２のスパイラルインダクタは分断されることなく連続して形成され、前記引出し配線が形成される基板と異なる基板の前記引出し配線と対向する部分の配線は前記スパイラルインダクタと交差する部分が少なくとも分断するように形成され、前記主基板と前記副基板とが接合されることにより、前記第１および第２のスパイラルインダクタの合成によるスパイラルインダクタおよび前記引出し配線が相互に接触しないように交差しながら、それぞれ連続して形成されてなる請求項１記載のインダクタ。
3. 前記主基板および前記副基板を接合するバンプが、前記スパイラルインダクタに沿って連続的に形成されてなる請求項１または２記載のインダクタ。

Images