JPH11225035A

JPH11225035A - Ｌｃフィルタ

Info

Publication number: JPH11225035A
Application number: JP2595998A
Authority: JP
Inventors: Kunio Tochi; 邦生土地; Kiyoshi Mizushima; 清水島
Original assignee: Nikko Co Ltd; Nikko KK
Current assignee: Nikko Co Ltd; Nikko KK
Priority date: 1998-02-06
Filing date: 1998-02-06
Publication date: 1999-08-17

Abstract

(57)【要約】【解決課題】小型で、かつ、製造が容易であり、高周
波領域用で良好な特性を示すＬＣフィルタの提供【解決手段】１個以上のインダクタパターンをパター
ニングしてなるインダクタアレイの表面および／または
裏面に、１個以上のチップキャパシタまたはチップキャ
パシタアレイを配置・接着し、これらを電気的に接続し
てなるＬＣフィルタ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＣフィルタ、特
に高周波領域用ＬＣフィルタに関する。

【０００２】

【従来の技術】近年、移動体通信の普及にはめざましい
ものがあるが、これに伴ない、通信機器あるいはその中
継基地局などに用いられる高周波領域用フィルタの小型
化、特性の改善が重要な課題となっている。また、情報
処理機器などのディジタル機器においてもクロック信号
の高周波化が進んでおり、小型で廉価な高周波領域用フ
ィルタが、情報通信分野の広い部門にわたって求められ
ている。

【０００３】高周波領域用フィルタの小型化を図る上で
典型的な方法は、ＬＣフィルタの１チップ化である。例
えば、特開平4-257111号公報にはインダクタとなるフェ
ライト材料とキャパシタとなる誘電体材料とを同時焼成
してなる積層ＬＣフィルタが記載されている。しかし、
フェライト材料と誘電体材料を同時焼成する場合、両材
料の熱膨張（収縮）率の相違から層間に剥離が生じた
り、あるいは材料間に相互拡散が生じて特性が劣化する
などの問題がある。

【０００４】ＢａＯ−Ａｌ₂Ｏ₃−ＳｉＯ₂、ＢａＯ−Ｓ
ｒＯ−ＳｉＯ₂−ＺｒＯ₂、ＣａＯ−ＺｒＯ₂−ガラスな
どの低温焼結セラミック材料を用い、図７に示すように
インダクタ層Ｌ、キャパシタ層Ｃをパターニングにより
形成した上、さらにシールド層Ｓ、トリミングパターン
Ｔなどを誘電体εを介して順次積層し、これを焼成して
１チップの積層ＬＣフィルタとすることも行われてい
る。しかし、この場合、パターニングと積層との組み合
わせになるため工程が複雑であり特別な生産設備が必要
である。

【０００５】

【発明が解決しようとする課題】本発明は、従来技術に
おける上記の問題の解決を目的とするものであり、小型
で、かつ、製造が容易であり、高周波領域でも良好な特
性を示すＬＣフィルタの提供を目的とする。

【０００６】

【課題解決の手段】従来のＬＣフィルタの１チップ化で
は、上記の例に示すように、同時焼成によるインダクタ
層とキャパシタ層の積層化によるアプローチが採られて
いる。その大きな理由としては、より高い周波数領域で
も適用可能なＬＣフィルタを構成しようとした場合、イ
ンダクタの特性改善よりはキャパシタの大容量化の方が
容易であり、かかる観点から積層化によるアプローチが
有利であると考えられたという点が挙げられる。

【０００７】この理由を以下に説明する。インダクタは
自己容量のために共振周波数以上では特性が誘導性から
容量性に変化する。すなわち、共振周波数以上ではキャ
パシタとなりインダクタとしては機能しなくなる。そこ
で、自己容量を抑圧し共振周波数を高くしてインダクタ
の適用可能周波数を高めることが重要な課題となる。こ
れには導体線路に対して垂直で放射状に発生する電磁界
の相互の結合を抑圧することが効果的である。インダク
タを直線状の導体線路とすれば自己容量は小さくなる
が、このような細長いインダクタは実用的でない。一
方、導体線路をコの字のジグザグ状にしたり、螺旋状に
すれば小型化は実現できるが、一般に自己容量が増大す
る。

【０００８】ＧＮＤを設けて導体線路を分布定数化して
伝送線路とする手法も考えられる。この場合、導体線路
間隔より導体線路とＧＮＤとの間隔が狭いほど電磁界は
ＧＮＤに結合する割合が高くなるので、自己容量の抑圧
には効果的である。しかし、導体線路とＧＮＤとの間に
は微小な漏れ電流が流れており、この間隔を狭くすると
漏れ電流は材料Ｑ値が小さいほど大きくなり、インダク
タ素子としてのＱ値が小さくなるという問題が生じる。
また、１ＧＨｚ程度以上では積層ＬＣフィルタに適用さ
れるインダクタはジグザグ状の伝送回路が一般的であ
る。積層用材料のＱ値が小さいために線路とＧＮＤとの
間隔は厚くなり線間も広くなる。大きな容量を得るため
にジグザグ状伝送線路の多層化を試みても積層化による
厚みの増加および導体パターンの歪に起因したインダク
タＱ値の低下のために多層化ができず、インダクタ容量
はせいぜい数ｎＨである。

【０００９】このように、インダクタの特性低下を招く
ことなく、インダクタの小型化、インダクタ容量の増大
を図ることには技術的困難が多い。一方、積層技術にお
いてキャパシタの大容量化は比較的容易である。また、
積層技術によればインダクタとの一体化が可能である。
そこで、小さなインダクタ容量を補うために大容量のキ
ャパシタを用いることにより、積層ＬＣフィルタ小型化
が進められてきた。これに対し、本発明者は、かかる積
層フィルタ技術とは正反対のアプローチ、すなわち、イ
ンダクタの大容量化を試みた。この結果、１個以上のイ
ンダクタで形成したインダクタアレイと１個以上のキャ
パシタまたはキャパシタアレイとを電気的に接続する構
成により、小型で、かつ、高周波領域用で良好な特性を
示すＬＣフィルタが簡易な方法により得られることを見
出し、本発明を完成するに至った。

【００１０】すなわち、本発明によれば、以下のＬＣフ
ィルタが提供される。［１］１個以上のインダクタにより形成されるインダ
クタアレイと１個以上のキャパシタまたはキャパシタア
レイとを電気的に接続したことを特徴とするＬＣフィル
タ。［２］１個以上のインダクタパターンをパターニング
してなるインダクタアレイの表面および／または裏面
に、１個以上のチップキャパシタまたはチップキャパシ
タアレイを配置・接着し、これらを電気的に接続してな
る前記１に記載のＬＣフィルタ。［３］１個以上のインダクタパターンをパターニング
してなるインダクタアレイの表面に１個以上のチップキ
ャパシタまたはチップキャパシタアレイを配置・接着
し、これらを電気的に接続し、裏面のほぼ全面に導電層
を設けてなる前記２に記載のＬＣフィルタ。

【００１１】［４］前記３に記載の２枚のＬＣフィル
タを導電層を挟んで接合した構造を有する前記１に記載
のＬＣフィルタ。［５］１個以上のインダクタパターンをパターニング
してなるインダクタアレイの裏面のほぼ全面に導電層を
設け該導電層の表面に１個以上のチップキャパシタまた
はチップキャパシタアレイを配置・接着し、これらを電
気的に接続してなる前記１に記載のＬＣフィルタ。［６］前記導電層が金属箔である前記３乃至５のいず
れかに記載のＬＣフィルタ。［７］インダクタアレイがコイルアレイである請求項
１乃至６のいずれかに記載のＬＣフィルタ。

【００１２】

【発明の実施の態様】本発明のＬＣフィルタは、１個以
上のインダクタで形成したインダクタアレイと１個以上
のキャパシタまたはキャパシタアレイとを電気的に接続
したことを特徴とするＬＣフィルタである。その構造
は、上記の技術思想内において制限されないが、典型的
には、複数のインダクタパターンをパターニングしてな
るインダクタアレイの表面および／または裏面に、１個
以上のチップキャパシタまたはチップキャパシタアレイ
を配置・接着し、これらを電気的に接続してなるもので
ある。

【００１３】以下、図面を参照して、その構造について
説明する。図１は、本発明のＬＣフィルタの一例を示す
斜視図である。図１３（ａ）にその回路図を示す。図１
においてＬＣフィルタ１０は、インダクタアレイ１とチ
ップキャパシタ２ａおよび２ｂおよびこれらの間を電気
的に接続する配線および端子電極（図１には示していな
い。これらのついては図２参照。）からなる。また、特
に高周波領域で用いる目的では、インダクタンスアレイ
の裏面のほぼ全面にわたって導電性物質からなるＧＮＤ
電極を設けることが好ましい（図１には示していな
い。）。インダクタアレイ１は回路基板材料にインダク
タパターン１ａ〜１ｃ（図１では斜線を施した領域で表
してある。）を設けて形成される。

【００１４】図１のＬＣフィルタにおいて重要なこと
は、インダクタアレイのインダクタの大容量化が可能な
ことである。例えば、１ＧＨｚ帯ＬＰＦでは、理想的に
は、１０〜２０ｎＨのインダクタの複数個が必要とな
る。また、このような容量のインダクタを実用的な小型
化を達しつつ得るには螺旋状など、自己容量の増大を招
く形状とする必要がある。このように螺旋状インダクタ
のＱ値は小さく、大きな自己容量のために共振周波数も
低いのでマイクロ波帯では適用が難しいとされている。
ところが、螺旋状インダクタでも裏面にＧＮＤを設ける
ことでＱ値は数倍以上に、共振周波数も２倍程度に改善
できることが見出された。

【００１５】すなわち、インダクタパターン１ａ〜１ｃ
の形状は特に制限されない。例えば、図３（ａ）に示す
ような丸形あるいは図３（ｂ）に示すような角型などに
形成できるが、特性に影響を及ぼさない限りにおいて楕
円形でもよいし、その他任意の形状でよい。これらの回
路パターンの形成方法としては慣用のいずれの方法も用
い得る。例えば、導電材料を厚膜印刷もしくは薄膜形成
したり、あるいは、細線をコイル状に載置することによ
り形成することができる。厚膜印刷では通常、６０〜３
００μｍ程度の線幅で直径0.5〜１０ｍｍ程度のコイル
が形成できる。薄膜形成では通常、１〜１００μｍ程度
の線幅で直径0.1〜２ｍｍ程度のコイルが形成できる。
導体材料は慣用のものでよく、例えば、厚膜印刷では厚
膜用導電ペースト、薄膜形成ではＣｕ薄膜のレジスト電
極などが挙げられる。インダクタの容量は、通常は１〜
５０ｎＨ程度のものが用いられる。もっとも、目的によ
りこれ以外の範囲のものも使用可能である。

【００１６】また、低温焼結材料（ＬＴＣＣ(Low Tempe
rature Cofired Ceramic)）からなる薄板上に厚膜印刷
もしくは薄膜形成し、焼成収縮を利用してより小さなイ
ンダクタとしてもよい。この場合、インダクタの印刷さ
れたＬＴＣＣ薄板を焼成後、回路基板に貼付けてもよい
し、そのままでもインダクタアレイとして用いることが
できる。インダクタパターンは表面に露出した状態でも
よいが、その上に絶縁層を設けて被覆してもよい。当該
絶縁層の上にさらに導電層を設け、これをＧＮＤに接続
してシールドしてもよい。図１では図１３（ａ）のＬＰ
Ｆ(Low Pass Filter）を構成するために３個のインダク
タ（コイル）パターンの例を挙げているが、コイル数は
所望の回路構成により決定され、その数は任意である。

【００１７】なお、フィルタの小型化にともないインダ
クタアレイの複数のインダクタは互いに接近し、インダ
クタ間には静電容量が生じるようになる。例えば、図１
３（ａ）のＬＰＦ回路は、現実には図１３（ｂ）に示す
ようにインダクタ間に静電容量Ｃｍを伴なう。周波数が
高くなるとキャパシタＣｍのインピーダンスは低下する
ので、Ｃｍを流れる電流は増加し帯域外減衰量（ＬＰＦ
の高周波特性）は劣化する。インダクタが螺旋状であれ
ば静電容量はさらに大きくなる。従って、高周波特性は
劣化し実用を満足するフィルタは得難いと予想される。

【００１８】しかし、高周波特性の劣化はインダクタ間
の静電容量のみに起因しているのではなく、ＧＮＤイン
ピーダンス（外部回路との接続抵抗も含まれる）を抑圧
することにより、高周波特性の劣化を有効を防止できる
ことが見出された。すなわち、ＧＮＤ層のインピーダン
スが高いと流れ込む電流量（正確には変位電流）は制限
され帯域外減衰量が劣化するが、導電性の高いＧＮＤ
層、例えば、金属箔、好ましくは銅箔を用いることによ
り、特性劣化が防止できることが確認された。

【００１９】チップキャパシタ２ａと２ｂは、慣用のチ
ップキャパシタでよい。図１では図１３（ａ）の回路構
成に従い２個のチップキャパシタを用いているが、必要
に応じて１個あるいは３個以上のチップキャパシタが用
いられるし、チップキャパシタアレイを用いることもで
きる。チップキャパシタは接着剤などを用いてインダク
タンスアレイ上に装着される。チップキャパシタの容量
は通常は0.1〜２０ｐＦ程度のものが用いられる。もっ
とも、目的によりこれ以外の範囲のものも使用可能であ
る。

【００２０】インダクタアレイとキャパシタとの間の配
線方法は、ワイヤボンドによってもよいし、厚膜印刷、
薄膜形成によってもよい。コイルアレイを積層体とし通
常の多層体素子と同様にヴィアホールなどの導電部を介
して配線を行なってもよい。図２（ａ）〜（ｂ）に、螺
旋状のコイルアレイ（図３の（ａ１）および（ｂ１）の
タイプ）を用いた例での配線方法を示す。この例では、
インダクタンスアレイのコイル１ａ〜１ｃと重ならない
部分に電極ランド３ａおよび３ｂが設けられ、電極ラン
ド３ａはインダクタアレイ表面の配線（実線で示す。）
を介してコイル１ｂの外端に、内部配線（点線で示
す。）によりコイル１ａの中心に接続されている。一
方、電極ランド３ｂは内部配線（点線で示す。）により
コイル１ｂの中心およびコイル１ｃの中心に接続されて
いる。チップキャパシタ２ａおよび２ｂはそれぞれハン
ダによって一方の電極がそれぞれ電極ランド３ａ、３ｂ
に接続され、絶縁性接着剤で接着が補強されている。ハ
ンダおよび絶縁性接着剤による接続および接着にかわり
導電性接着剤も適用できる。また、各キャパシタの他方
の電極をＧＮＤに接続し、また、コイル１ａと１ｃの外
端を表面配線（内部配線でもよい。）により側面電極５
ａおよび５ｂに接続することにより、図１３（ａ）の回
路が構成される。

【００２１】回路基板材料はＧＮＤ構造がないときには
得に制限されないが、ＧＮＤ構造を有するときには高Ｑ
値で低誘電率の材料が適している。例えば、９６アルミ
ナ、テフロン等が好適である。高い材料Ｑ値の基板を適
用してインダクタ電極とＧＮＤとの間隔を狭くすること
は特に効果的である。なお、電極構造は特に限定されな
い。図２（ａ）の側面電極５ａ、５ｂに代えて、裏面
（コイルパターンを有する面とは反対側の面。本明細書
の他の部分においても同様。）に入出力用に電極ランド
を設け、ＢＧＡ(Ball Grid Array)あるいはリードピン
を半田などを用いて取り付けてもよい。インダクタアレ
イとキャパシタアレイの各々が別々に設計できる本発明
のＬＣフィルタの構造では、キャパシタアレイまたはイ
ンダクタアレイのどちらか一方を適宜小さく設計し、最
適な入出力ＧＮＤ端子を自由に選定し搭載することがで
きるために、マザーボード上に装着した際の安定性が改
善される（例えば、熱による膨脹率の差などがリ−ドピ
ンなどにより吸収される。）。

【００２２】このように、ＧＮＤ電極を設けることによ
りインダクタの高Ｑ値化によるＬＣフィルタ特性の改善
やシールド特性の改善が可能になる。ＧＮＤ層は、厚
膜、薄膜、メッキ膜等のいずれの方法でも形成できる
が、例えば、インダクタアレイの裏面に絶縁性接着剤で
金属箔を張り付ければ簡単に低インピーダンスのＧＮＤ
層の形成ができる。

【００２３】また、本発明のＬＣフィルタは実装上も有
利である。すなわち、高周波回路ではＧＮＤが様々と設
けられており（例えば、図２の例ではインダクタアレイ
のＧＮＤ、キャパシタのＧＮＤ、マザーボードのＧＮＤ
等々であり、これらの間には静電容量が存在してい
る。）、ＧＮＤ構造に起因する浮遊容量が問題となる。
他方、ＧＮＤはインダクタおよびキャパシタが一様に分
布した導体層と考えられるが、キャパシタ容量は小さく
数ＧＨｚ帯ではインダクタが支配的であろうことは容易
に推察できる。ＧＮＤ間の静電容量とＧＮＤ層のインダ
クタとは並列共振し、並列共振周波数（６ＧＨｚ程度と
推察している）に近付くに従いＧＮＤのインピーダンス
は急激に増大する。この結果ＧＮＤに流れ込もうとする
電流は制限され帯域内減衰量は劣化する。ＧＮＤ層に分
布するインダクタの抑圧には金属箔に比透磁率が１に近
い材料を選定することが有効である。この点で銅の比透
磁率は１であるので好適である。インダクタアレイのＧ
ＮＤを直接にマザーボードのＧＮＤに接続すれば、イン
ダクタアレイのＧＮＤとマザーボードのＧＮＤとの間に
発生するＧＮＤ−ＧＮＤ間浮遊容量は無くなる。この結
果、複数の螺旋状インダクタが近接して適用できるばか
りでなく高特性なＬＰＦとなるのである。

【００２４】図１に示す態様は様々に変形や修正が可能
である。例えば、図４のＬＣフィルタは、図１のＬＣフ
ィルタを２段に重ねた構造を特長としている。２段構造
の採用により低周波化が実現され７００ＭＨｚ以下での
ＬＣフィルタが実現する。螺旋状インダクタが主にイン
ダクタアレイに適用されＧＮＤ層１３を設けることによ
り螺旋状インダクタの高性能化が可能となるが、低周波
では改善効果は小さくＧＮＤ層はなくてもよい。

【００２５】インダクタアレイに２個以上の螺旋状イン
ダクタが適用されている場合は接続方法でフィルタ特性
に差を生じる。特に、ＧＮＤ層の有無にかかわらず螺旋
状インダクタが表裏に配置されている場合には著しい。
図５にはインダクタアレイの表裏に配置された２素子の
螺旋状インダクタを模式的に示した。ａおよびｂの接続
方法があるが、ｂではＬＣフィルタの高周波特性の１０
〜２０％程度を改善することができる。

【００２６】図６に示すＬＣフィルタは、図４に関して
最後に述べた態様をさらに変形したものと見ることもで
きる構成であり、インダクタアレイ２１の裏面にＧＮＤ
電極２２（インダクタアレイの裏面の一部でも全面でも
よい）を設け、さらにその上にチップキャパシタ（アレ
イ）２３ａと２３ｂを装着したものである。用いるキャ
パシタ（アレイ）の数は所望の回路により決まるもので
あり２個以外でもよい。なお、図５においてもインダク
タパターンは模式的にＬで表わしてある（必ずしもその
位置に１つのインダクタが配置されているという意味で
はない。）。

【００２７】ＬＣフィルタ内部で生じるＧＮＤ−ＧＮＤ
間浮遊容量の抑圧に注目する。図２（ｂ）の例でＧＮＤ
がインダクタアレイの裏面の全面に設けられていると、
インダクタアレイのＧＮＤとキャパシタアレイのＧＮＤ
とは平行であるので浮遊容量を生じる。低周波化のため
にキャパシタ容量を増加させると素子寸法も増大するの
で、互いに向き合う平行なＧＮＤ面積も大きくなり浮遊
容量は増大する。この結果、高周波特性は劣化する。そ
こで、キャパシタをインダクタアレイの裏側に接続する
ことでＧＮＤ−ＧＮＤ間浮遊容量を抑圧する。図６の構
造ではＧＮＤの２重構造がないのでＬＣフィルタ内部で
生じるＧＮＤ−ＧＮＤ間浮遊容量は無くなり高周波特性
が改善できる。

【００２８】なお、ここまでに挙げた構成例は本発明の
態様の一部であり、これ以外にも種々の態様が含まれ
る。また、本発明により実現される回路構成は、図１３
（ａ）のＬＰＦに限定されるものではなく、図８
（ａ）、（ｂ）、（ｃ）に示すＬＰＦその他任意のＬＣ
型ＬＰＦ、図９（ａ）に示すＢＰＦ(Band Pass Filter)
その他任意のＬＣ型ＢＰＦ、その他、任意のＬＣ型ＨＰ
Ｆ(High Pass Filter)およびＢＥＦ(Band Elimination
Filter)が含まれる。

【００２９】従って、本発明のＬＣフィルタは、マイク
ロ波通信における端末通信機器やその中継局等での利
用、デジタル回線における高調波信号の処理などの分野
で幅広く利用することができる。本発明のＬＣフィルタ
は幅広い周波数領域において利用可能であるが、特に３
００ＭＨｚ〜８ＧＨｚ程度の領域で有用である。

【００３０】

【実施例】以下、実施例により本発明の効果を具体的に
示す。なお、以下の例において、周波数特性の測定は、
ＬＣフィルタを治具に固定し、治具をヒューレット・パ
ッカード社製ネットワークアナライザＨＰ８７２２Ｃと
専用ケーブルにより接続して行なった。測定器は、0.05
〜3.05ＧＨｚの周波数範囲でＳＯＬＴ校正した。なお、
温度による特性の変化を併せて調べるため、測定は恒温
槽内において行なった。実施例１９６アルミナ基板の表面に厚膜用の電極および誘電体ペ
ーストを使用して図１０の回路パターンを印刷焼成し
た。裏面の全面にはＧＮＤとして銅箔を絶縁性接着剤で
接着してインダクタアレイ（約５ｍｍ角、厚さ0.64ｍ
ｍ）を作製し、電極ランド部にチップキャパシタを接続
することで、図１３（ａ）で表されるＬＰＦを形成し
た。なお、この例ではＬ＝２０ｎＨ、Ｃ＝4.65ｐＦとし
た。このＬＰＦの周波数特性を図１１に示す。実線は６
０℃、破線は−２０℃における測定値である。また、こ
のＬＰＦの室温での特性値を、市販の積層ＬＰＦ（最新
の製品）の特性値とともに、表１にまとめた。なお、こ
の積層ＬＰＦの詳細は不明であるが図７に類した構造で
ある。

【００３１】

【表１】

【００３２】実施例２チップキャパシタの配置を図６に示す構成に変更した他
は実施例１と同様にしてＬＰＦを形成した。このＬＰＦ
の周波数特性を図１２に示し、特性値を表１にまとめ
た。図１１に示されるように、本発明のＬＰＦは温度安
定性が高い（６０℃および−２０℃では特性差がほとん
ど無い。）更に、表１の対比で明らかなように、従来例
と較べて、帯域幅、３ｘＦｏおよび４ｘＦｏ減衰量、帯
域内ＶＳＷＲの特性に優れる。特に、従来例よりも数十
倍の帯域幅を有しながら帯域内ＶＳＷＲは１／８以下で
あることは注目すべきことである。以上の優位性は構造
が簡単であるので、温度安定性に影響を及ぼす因子は
少ないこと、インダクタアレイおよびキャパシタ（ま
たはキャパシタアレイ）が特性に応じて最新かつ最適な
材料が容易に適用できたためである。

【００３３】実施例１および２の４ｘＦｏ特性を比較す
ると実施例２が劣ることは明らかである。実施例１では
ＧＮＤの２重構造が無いのに対して、実施例２では測定
治具のＧＮＤおよびフィルタのＧＮＤでＧＮＤの２重構
造が形成されてしまい、この２重構造によるＧＮＤ−Ｇ
ＮＤ間浮遊容量が４ｘＦｏの高周波特性を劣化させたと
考えられる。繰り返すが、図２（ｂ）および図６のＬＣ
フィルタはどちらも高周波用ＬＣフィルタの構造として
適し優劣は無い。どちらの構造が選ばれるのかは、実用
に際して、マザーボードのＧＮＤとインダクタアレイの
ＧＮＤとの間で生じるＧＮＤ−ＧＮＤ間浮遊容量の抑圧
を選ぶのか、ＬＣフィルタ内部で生じるＧＮＤ−ＧＮＤ
間浮遊容量の抑圧を選ぶのかにより選択可能である。

【００３４】

【発明の効果】従来の積層用材料では低い材料Ｑ値に起
因して大容量インダクタが得難いためにＬＣフィルタの
高性能化を阻害していたが、本発明によれば、かかる問
題が解消され、９６アルミナのような廉価な基板材料を
用い、これに厚膜印刷などの手法によりインダクタアレ
イを印刷し、さらにチップキャパシタ（アレイ）を搭載
するという簡易な方法により、挿入損失が小さく、温度
特性、周波数特性にも優れた小型ＬＣフィルタが得られ
る。本発明の方法では、従来の積層型ＬＣフィルタと比
較して製造コストが大幅に低減できる上、同一の生産設
備を用いて多種多様な回路構成の製品を製造することが
可能であり、実用的な有用性が極めて大きい。

【図面の簡単な説明】

【図１】本発明のＬＣフィルタの一態様の構造を模式的
に示す斜視図。

【図２】図１のＬＣフィルタのより詳細な構造を示す模
式的な斜視図。

【図３】本発明で用い得るコイルパターンの代表的な例
を示す平面図。

【図４】本発明のＬＣフィルタの別の態様の構造を模式
的に示す断面図。

【図５】両面コイルパターンの接続態様を示す模式図。

【図６】本発明のＬＣフィルタのさらに別の態様の構造
を模式的に示す断面図。

【図７】従来法の積層ＬＣフィルタの積層構造を表わす
模式図。

【図８】本発明によるＬＣフィルタの代表的なＬＰＦ回
路構成を示す回路図。

【図９】本発明によるＬＣフィルタの代表的なＢＰＦ回
路構成を示す回路図。

【図１０】実施例１のインダクタアレイの各層の回路パ
ターンを示す図。

【図１１】実施例１のＬＣフィルタの周波数特性を示す
グラフ。

【図１２】実施例２のＬＣフィルタの周波数特性を示す
グラフ。

【図１３】図１のＬＣフィルタの回路図。

【符号の説明】

１インダクタアレイ１ａ〜１ｃインダクタパターン２ａ〜２ｂチップキャパシタ（アレイ）３ａ〜３ｂ電極ランド５ａ〜５ｂ側面電極１０ＬＣフィルタ１１〜１２インダクタアレイ１３導電層（ＧＮＤ層）１４ａ，１４ｂ，１５ａ，１５ｂチップキャパシタ
（アレイ）２１インダクタアレイ２２導電層（ＧＮＤ層）２３ａ〜２３ｂチップキャパシタ（アレイ）

Claims

【特許請求の範囲】

【請求項１】１個以上にインダクタにより形成される
インダクタアレイと１個以上のキャパシタまたはキャパ
シタアレイとを電気的に接続したことを特徴とするＬＣ
フィルタ。
【請求項２】１個以上のインダクタパターンをパター
ニングしてなるインダクタアレイの表面および／または
裏面に、１個以上のチップキャパシタまたはチップキャ
パシタアレイを配置・接着し、これらを電気的に接続し
てなる請求項１に記載のＬＣフィルタ。
【請求項３】１個以上のインダクタパターンをパター
ニングしてなるインダクタアレイの表面に１個以上のチ
ップキャパシタまたはチップキャパシタアレイを配置・
接着し、これらを電気的に接続し、裏面のほぼ全面に導
電層を設けてなる請求項２に記載のＬＣフィルタ。
【請求項４】請求項３に記載の２枚のＬＣフィルタを
導電層を挟んで接合した構造を有する請求項１に記載の
ＬＣフィルタ。
【請求項５】１個以上のインダクタパターンをパター
ニングしてなるインダクタアレイの裏面のほぼ全面に導
電層を設け該導電層の表面に１個以上のチップキャパシ
タまたはチップキャパシタアレイを配置・接着し、これ
らを電気的に接続してなる請求項１に記載のＬＣフィル
タ。
【請求項６】前記導電層が金属箔である請求項３乃至
５のいずれかに記載のＬＣフィルタ。
【請求項７】インダクタアレイがコイルアレイである
請求項１乃至６のいずれかに記載のＬＣフィルタ。