JP3858852B2 - ２ポート型アイソレータおよび通信装置 - Google Patents
２ポート型アイソレータおよび通信装置 Download PDFInfo
- Publication number
- JP3858852B2 JP3858852B2 JP2003176047A JP2003176047A JP3858852B2 JP 3858852 B2 JP3858852 B2 JP 3858852B2 JP 2003176047 A JP2003176047 A JP 2003176047A JP 2003176047 A JP2003176047 A JP 2003176047A JP 3858852 B2 JP3858852 B2 JP 3858852B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- electrode
- input
- electrically connected
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、２ポート型アイソレータ、特に、マイクロ波帯で使用される２ポート型アイソレータおよび通信装置に関する。
【０００２】
【従来の技術】
一般に、アイソレータは、信号を伝送方向のみに通過させ、逆方向への伝送を阻止する機能を有しており、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
従来、この種のアイソレータとして、３ポート型アイソレータ（第１〜第３中心電極の三つの中心電極を有するアイソレータ）の場合には、特開２００１−３２０２０５号公報や特開２００１−３２０２０６号公報や特開平１１−３０８０１３号公報や特開２０００−１１４８１８号公報記載のものが知られている。また、２ポート型アイソレータ（第１中心電極および第２中心電極の二つの中心電極を有するアイソレータ）の場合には、特開２００１−２３７６１３号公報や特開２００１−１８５９１２号公報記載のものが知られている。
【０００４】
ところが、これらの３ポート型アイソレータや２ポート型アイソレータは、信号が入力ポートＰ１から出力ポートＰ２に伝搬する際、二つの共振回路が共振し、挿入損失が大きくなるという問題があった。
【０００５】
そこで、この問題を解消するため、特開平９−２３２８１８号公報の図１１に記載の低損失の２ポート型アイソレータが提案されている。この２ポート型アイソレータの電気等価回路を図２１に示す。２ポート型アイソレータ３０１は、第１中心電極３２１の一端部３２１ａが、入力ポートＰ１を介して入力外部電極３１４に電気的に接続されている。第１中心電極３２１の他端部３２１ｂは、出力ポートＰ２を介して出力外部電極３１５に電気的に接続されている。
【０００６】
一方、第２中心電極３２２の一端部３２２ａは、出力ポートＰ２を介して出力外部電極３１５に電気的に接続されている。第２中心電極３２２の他端部３２２ｂは、第３ポートＰ３を介してアース外部電極３１６に電気的に接続されている。整合用コンデンサ３２５と抵抗３２７からなる並列ＲＣ回路は、入力ポートＰ１と出力ポートＰ２の間に電気的に接続されている。整合用コンデンサ３２６は出力ポートＰ２とアース外部電極３１６の間に電気的に接続されている。アース外部電極３１６はアースに電気的に接続されている。
【０００７】
そして、第１中心電極３２１と整合用コンデンサ３２５にて、第１のＬＣ並列共振回路を構成し、第２中心電極３２２と整合用コンデンサ３２６にて、第２のＬＣ並列共振回路を構成している。この構成では、入力ポートＰ１から出力ポートＰ２に信号が伝搬する際、入力ポートＰ１と出力ポートＰ２間の第１のＬＣ並列共振回路は共振することがなく、第２のＬＣ並列共振回路が共振しているだけなので、挿入損失を小さくできる。
【０００８】
【発明が解決しようとする課題】
ところで、特開２００１−２３７６１３号公報などに記載された２ポート型アイソレータは、入力ポートとアース間、並びに、出力ポートとアース間にそれぞれ一つづつのＬＣ並列共振回路を有しており、これらはいずれもローパスフィルタとして作用する。
【０００９】
ところが、図２１に示す従来の２ポート型アイソレータ３０１は、出力ポートＰ２とアース間に入っている第２のＬＣ並列共振回路がローパスフィルタとして作用するのに対して、入力ポートＰ１と出力ポートＰ２間に入っている第１のＬＣ並列共振回路はハイパスフィルタとして作用する。従って、移動体通信機器の使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）での減衰量が、上記特開２００１−２３７６１３号公報などに記載された２ポート型アイソレータよりも悪くなるという不具合があった。
【００１０】
そこで、本発明の目的は、使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）の伝搬を抑えることができる２ポート型アイソレータおよび通信装置を提供することにある。
【００１１】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る２ポート型アイソレータは、
（ａ）永久磁石と、
（ｂ）永久磁石により直流磁界が印加されるフェライトと、
（ｃ）フェライトの主面もしくは内部に配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続されている第１中心電極と、
（ｄ）第１中心電極と電気的絶縁状態で交差してフェライトの主面もしくは内部に配置され、一端が第２入出力ポートに電気的に接続され、他端が第３ポートに電気的に接続されている第２中心電極と、
（ｅ）第１入出力ポートと第２入出力ポートの間に電気的に接続された第１整合用コンデンサと、
（ｆ）第１入出力ポートと第２入出力ポートの間に電気的に接続された抵抗と、
（ｇ）第２入出力ポートと第３ポートの間に電気的に接続された第２整合用コンデンサと、
（ｈ）第３ポートとアースの間に電気的に接続されたインダクタと、
を備えたことを特徴とする。第２中心電極のインダクタンスおよび第２整合用コンデンサからなる並列共振回路とインダクタとで構成された回路の共振周波数は、使用周波数の２倍波と３倍波の間にあることが好ましい。
【００１３】
以上の構成により、第１中心電極を伝搬する使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）を減衰させることができる。
【００１４】
また、絶縁層を積み重ねて構成した積層基板に、第１整合用コンデンサおよび第２整合用コンデンサのそれぞれのコンデンサ電極とインダクタのインダクタ電極を設けたことを特徴とする。これにより、第１整合用コンデンサ、第２整合用コンデンサおよびインダクタ相互間のはんだによる接続箇所が減り、接続信頼性が向上する。
【００１５】
また、本発明に係る通信装置は、上述の２ポート型アイソレータを備えることにより、周波数特性が向上する。
【００１６】
【発明の実施の形態】
以下に、本発明に係る２ポート型アイソレータおよび通信装置の実施の形態について添付の図面を参照して説明する。
【００１７】
［第１実施形態、図１〜図１１］
本発明に係る２ポート型アイソレータの一実施形態の分解斜視図を図１に示す。該２ポート型アイソレータ１は、集中定数型アイソレータである。図１に示すように、２ポート型アイソレータ１は、概略、金属製上側ケース４と金属製下側ケース８とからなる金属ケースと、永久磁石９と、フェライト２０と中心電極２１，２２とからなる中心電極組立体１３と、積層基板３０を備えている。
【００１８】
金属製上側ケース４は略箱形状であり、上面部４ａおよび四つの側面部４ｂからなる。金属製下側ケース８は、底面部８ａおよび左右の側面部８ｂからなる。金属製上側ケース４および金属製下側ケース８は磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にＡｇやＣｕがめっきされる。
【００１９】
中心電極組立体１３は、円板状のマイクロ波フェライト２０の上面に２組の第１および第２中心電極２１，２２を、絶縁層（図示せず）を介在させて直交して交差するように配置している。本第１実施形態では、中心電極２１，２２を二つのラインで構成した。第１中心電極２１と第２中心電極２２のそれぞれの両端部２１ａ，２１ｂ、２２ａ，２２ｂは、フェライト２０の下面に延在し、それぞれの端部２１ａ〜２２ｂが相互に分離している。
【００２０】
中心電極２１，２２は銅箔を用いてフェライト２０に巻きつけてもよいし、フェライト２０上あるいは内部に銀ペーストを印刷して形成してもよい。あるいは、特開平９−２３２８１８号公報記載のように積層基板で形成されていてもよい。ただし、印刷した方が中心電極２１，２２の位置精度が高いので、積層基板３０との接続が安定する。特に、今回のように微小な中心電極用接続電極５１〜５４（後述）で接続する場合には、中心電極２１，２２を印刷形成した方が信頼性、作業性が良い。
【００２１】
積層基板３０は、図２に示すように、中心電極用接続電極５１〜５４と、コンデンサ電極５５，５６や抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７，５８を裏面に設けた誘電体シート４２と、インダクタ電極（インダクタ）２８を裏面に設けた誘電体シート４３と、グランド電極５９を裏面に設けた誘電体シート４４と、側面ビアホール６５を設けた誘電体シート４５と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４６などにて構成されている。中心電極用接続電極５１は入力ポートＰ１とされ、中心電極用接続電極５３，５４は出力ポートＰ２とされ、中心電極用接続電極５２は第３ポートＰ３とされる。
【００２２】
この積層基板３０は、以下のようにして作製される。すなわち、誘電体シート４１〜４６は、Ａｌ2Ｏ3を主成分とし、ＳｉＯ2，ＳｒＯ，ＣａＯ，ＰｂＯ，Ｎａ2Ｏ，Ｋ2Ｏ，ＭｇＯ，ＢａＯ，ＣｅＯ2，Ｂ2Ｏ3のうちの１種類あるいは複数種類を副成分として含む低温焼結誘電体材料にて作製する。
【００２３】
さらに、積層基板３０の焼成条件（特に焼成温度１０００℃以下）では焼結せず、積層基板３０の基板平面方向（Ｘ−Ｙ方向）の焼成収縮を抑制する収縮抑制シート４７，４８を作製する。この収縮抑制シート４７，４８の材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。シート４１〜４８の厚みは１０μｍ〜２００μｍ程度である。
【００２４】
電極２８，５１〜５９は、パターン印刷などの方法によりシート４１〜４４の裏面に形成される。電極２８，５１〜５９の材料としては、抵抗率が低く、誘電体シート４１〜４６と同時焼成可能なＡｇ，Ｃｕ，Ａｇ−Ｐｄなどが用いられる。電極２８，５１〜５９の厚みは２μｍ〜２０μｍ程度であり、通常は表皮厚の２倍以上に設定される。
【００２５】
抵抗２７は、パターン印刷等の方法により誘電体シート４１の裏面に形成される。抵抗２７の材料としては、サーメット、カーボン、ルテニウムなどが使用される。抵抗２７は積層基板３０の上面に印刷で形成してもよいし、チップ抵抗で形成してもよい。
【００２６】
ビアホール６０や側面ビアホール６５や外部電極１４〜１６は、誘電体シート４１〜４６にレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。
【００２７】
中心電極用接続電極５１〜５４は、積層基板３０の４辺のそれぞれの中央部近傍に配置されている。また、入力外部電極１４および出力外部電極１５も積層基板３０の対向する２辺の中央部に配置されている。
【００２８】
コンデンサ電極５７は、誘電体シート４２を間に挟んでコンデンサ電極５５に対向して第１整合用コンデンサ２５を構成する。さらに、コンデンサ電極５８は、誘電体シート４２を間に挟んでコンデンサ電極５６に対向して第２整合用コンデンサ２６を構成する。これら整合用コンデンサ２５，２６、抵抗２７およびインダクタ２８は、電極５１〜５４や外部電極１４〜１６やビアホール６０，６５とともに、積層基板３０の内部に電気回路を構成する。
【００２９】
以上の誘電体シート４１〜４６は積層され、さらに、誘電体シート４１〜４６の積層体の上下両側から収縮抑制シート４７，４８で挟み込んだ後、焼成される。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制材料を除去し、図１に示すような積層基板３０とする。
【００３０】
積層基板３０の両端部には、それぞれ入力外部電極１４、出力外部電極１５およびアース外部電極１６が設けられる。入力外部電極１４はコンデンサ電極５５に電気的に接続され、出力外部電極１５はコンデンサ電極５６に電気的に接続されている。アース外部電極１６は、インダクタ電極２８およびグランド電極５９のそれぞれの端部に電気的に接続されている。この後、Ｎｉめっきを下地としてＡｕめっきが施される。Ｎｉめっきは、電極のＡｇとＡｕめっきの固着強度を強くする。Ａｕめっきは、はんだ濡れ性を良くするとともに、導電率が高いのでアイソレータ１を低損失にできる。
【００３１】
なお、この積層基板３０は、通常、マザーボード状態で作成される。このマザーボードに所定のピッチでハーフカット溝を形成し、ハーフカット溝に沿って折ることにより、マザーボードから所望のサイズの積層基板３０を得る。あるいは、マザーボードをダイサーやレーザなどで切断することにより、所望のサイズの積層基板３０を切り出してもよい。
【００３２】
こうして得られた積層基板３０は、内部に整合用コンデンサ２５，２６、抵抗２７およびインダクタ２８を有している。整合用コンデンサ２５，２６は必要な静電容量値精度で製作される。しかし、トリミングをする場合には、整合用コンデンサ２５，２６と中心電極２１，２２を接続する前に行なわれる。つまり、積層基板３０は、単体の状態で、内部（２層目）のコンデンサ電極５５，５６を表層の誘電体とともにトリミング（削除）される。トリミングには、例えば、切削機やＹＡＧの基本波、２倍波、３倍波のレーザが用いられる。レーザを用いれば、早くかつ精度の良い加工が得られる。なお、トリミングは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。
【００３３】
このように、積層基板３０の上面に近いコンデンサ電極５５，５６をトリミング用コンデンサ電極としているので、トリミング時に除去する誘電体層の厚みを最小限にできる。さらに、トリミングの障害となる電極が少なくなるので（本第１実施形態の場合は接続電極５１〜５４のみ）、トリミング可能なコンデンサ電極領域が広くなり、静電容量調整範囲を広くできる。
【００３４】
また、積層基板３０には抵抗２７も内蔵されており、整合用コンデンサ２５，２６と同様に抵抗２７も、表層の誘電体とともにトリミングすることにより、抵抗値Ｒを調整することができる。抵抗２７は１箇所でも幅が細くなると抵抗値Ｒが上がるので、幅方向の途中まで削る。
【００３５】
以上の構成部品は以下のようにして組み立てられる。すなわち、図１に示すように、永久磁石９は金属製上側ケース４の天井に接着剤によって固定される。中心電極組立体１３の中心電極２１，２２の各々の端部２１ａ〜２２ｂが積層基板３０の表面に形成された中心電極用接続電極５１〜５４にはんだ８０にて電気的に接続されることにより、積層基板３０上に中心電極組立体１３が実装される。なお、中心電極２１，２２と中心電極用接続電極５１〜５４のはんだ付けは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。
【００３６】
積層基板３０は金属製下側ケース８の底面部８ａ上に載置され、積層基板３０の下面に配設されているグランド電極５９がはんだ８０によって底面部８ａと接続固定される。これにより、アースポート１６が底面部８ａに電気的に容易に接続される。
【００３７】
そして、金属製下側ケース８と金属製上側ケース４は、それぞれの側面部８ｂと４ｂをはんだ等で接合することにより金属ケースを構成し、ヨークとしても機能する。つまり、この金属ケースは、永久磁石９と中心電極組立体１３と積層基板３０を囲む磁路を形成する。また、永久磁石９はフェライト２０に直流磁界を印加する。
【００３８】
こうして、図３に示す２ポート型アイソレータ１が得られる。図４はアイソレータ１の電気等価回路図である。第１中心電極２１の一端部２１ａは、入力ポートＰ１（中心電極用接続電極５１）を介して入力外部電極１４に電気的に接続されている。第１中心電極２１の他端部２１ｂは、出力ポートＰ２（中心電極用接続電極５４）を介して出力外部電極１５に電気的に接続されている。第２中心電極２２の一端部２２ａは、出力ポートＰ２（中心電極用接続電極５３）を介して出力外部電極１５に電気的に接続されている。第２中心電極２２の他端部２２ｂは、第３ポートＰ３（中心電極用接続電極５２）を介してアース外部電極１６に電気的に接続されている。第１整合用コンデンサ２５と抵抗２７からなる並列ＲＣ回路は、入力ポートＰ１と出力ポートＰ２の間に電気的に接続されている。第２整合用コンデンサ２６とインダクタ２８の直列共振回路は出力ポートＰ２とアースの間に電気的に接続されている。第３ポートＰ３はアースに電気的に接続されている。
【００３９】
なお、第２整合用コンデンサ２６とインダクタ２８の接続位置は入れ替えてもよい。すなわち、出力ポートＰ２側にインダクタ２８を接続し、アース側に第２整合用コンデンサ２６を接続してもよい。
【００４０】
以上の構成からなる２ポート型アイソレータ１は、出力ポートＰ２とアースの間に第２整合用コンデンサ２６とインダクタ２８の直列共振回路を接続している。この直列共振回路はトラップ回路を形成しており、その共振周波数は使用周波数ｆの２倍波（２ｆ）と３倍波（３ｆ）の間に設定されている。そして、このトラップ回路によって、減衰極が２倍波（２ｆ）と３倍波（３ｆ）の間に形成される。これにより、第１中心電極２１を伝搬する２倍波（２ｆ）や３倍波（３ｆ）の減衰量を大きくすることができる。
【００４１】
前記トラップ回路のアドミッタンスＹおよび共振周波数ｆ（０）は、以下の（１）式と（２）式で表される。
Ｙ＝（ωＣ２）／ｊ（ω2Ｌ３Ｃ２−１）、ω＝２πｆ …（１）
ｆ（０）＝１／｛２π（Ｌ３Ｃ２）1/2｝ …（２）
【００４２】
図５、図６、図７、図８および図９はそれぞれ、２ポート型アイソレータ１のアイソレーション特性、挿入損失特性、入力反射損失特性、出力反射損失特性および減衰特性を示すグラフである（実施例１の実線参照）。比較のために、図５〜図９には、図２１に示した従来の２ポート型アイソレータ３０１の特性も併せて記載している（比較例１の点線参照）。表１−１は、第１および第２中心電極２１，２２のインダクタンスと整合用コンデンサ２５，２６の静電容量Ｃ１，Ｃ２とインダクタ２８のインダクタンスＬ３の数値を示す。
【００４３】
ここに、フェライト２０としては、直径が２．０ｍｍで厚みが０．４ｍｍのものを使用した。そして、中心電極２１，２２の電極幅Ｗを０．２ｍｍとし、電極間隔Ｓを０．２ｍｍとし、電極長さｌを２ｍｍとすることにより、自己インダクタンスを０．７ｎＨに設定した。抵抗２７の抵抗値Ｒは、いずれも６０Ωとした。表１−１中の中心電極２１，２２のインダクタンスは比透磁率を１と仮定した場合の自己インダクタンスで、実際にはこれにフェライト２０などによる実効透磁率を掛けたものがインダクタンスＬ１，Ｌ２となる。また、実施例１において、１９ｐＦの第２整合用コンデンサ２６と０．２ｎＨのインダクタ２８との直列共振回路のアドミッタンスＹは、前記（１）式より、８９３ＭＨｚ〜９６０ＭＨｚの帯域で、２２ｐＦのコンデンサのアドミッタンスと略等しい値となる。そして、この直列共振回路の共振周波数ｆ（０）は、前記（２）式より、２．６ＧＨｚ付近となる。
【００４４】
表１−２は、使用周波数である８９３ＭＨｚ〜９６０ＭＨｚでの帯域内最悪値と、２倍波（１７８６ＭＨｚ〜１９２０ＭＨｚ）の減衰量と、３倍波（２６７９ＭＨｚ〜２８８０ＭＨｚ）の減衰量とをまとめたものである。
【００４５】
【表１】
【００４６】
また、本第１実施形態は、入力外部電極１４および出力外部電極１５を、アイソレータ１の対向する一対の側面の中央位置に設けている。これにより、アイソレータ１を携帯電話などのプリント基板に実装する際、アイソレータ１を１８０°回転させれば、入力信号線路と出力信号線路が左右逆に配設されているプリント基板にも実装することが可能となる。従って、プリント基板の入力信号線路と出力信号線路の方向に合わせて２種類のアイソレータ１を作製する必要がなくなる。このため、アイソレータ１を低コスト化できる。
【００４７】
特に、この２ポート型アイソレータ１は、ポートＰ１を入力ポートとした場合と、ポートＰ２を入力ポートとした場合とで、反射損失の周波数特性が大きく異なり、磁場方向反転（永久磁石９のＮＳ方向反転）だけでなく、内部構造も変更した２種類のアイソレータ１を作製する必要があるので、低コスト化の効果は大きい。
【００４８】
また、積層基板３０に整合用コンデンサ２５，２６とインダクタ２８を内蔵しているので、整合用コンデンサ２５，２６およびインダクタ２８相互間のはんだによる接続箇所を減らすことができ、接続信頼性の高いアイソレータ１が得られる。さらに、部品点数および製造工数を低減できるので、低コストのアイソレータ１となる。
【００４９】
また、積層基板３０は、仕様に合わせて種々に変形できる。例えば、図１０に示している積層基板３０Ａは、中心電極用接続電極５１〜５４と、コンデンサ電極５５，５６ａや抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７ａを裏面に設けた誘電体シート４２と、コンデンサ電極５６ｂやインダクタ電極２８を裏面に設けた誘電体シート４３と、グランド電極５９を裏面に設けた誘電体シート４４と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４６などにて構成されている。中心電極用接続電極５１は入力ポートＰ１とされ、中心電極用接続電極５３，５４は出力ポートＰ２とされ、中心電極用接続電極５２は第３ポートＰ３とされる。
【００５０】
コンデンサ電極５５は、誘電体シート４２を間に挟んでコンデンサ電極５７ａの略左半分に対向して第１整合用コンデンサ２５を構成する。さらに、コンデンサ電極５６ａ，５６ｂは、誘電体シート４２，４３を間に挟んでコンデンサ電極５７ａに対向して第２整合用コンデンサ２６を構成する。これら整合用コンデンサ２５，２６、抵抗２７およびインダクタ２８は、電極５１〜５４や外部電極１４〜１６やビアホール６０，６５とともに、積層基板３０Ａの内部に電気回路を構成する。
【００５１】
また、図１１に示している積層基板３０Ｂは、中心電極用接続電極５１〜５４と、コンデンサ電極５５，５９ａや抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７，５８ａやインダクタ電極２８を裏面に設けた誘電体シート４２と、コンデンサ電極５８ｂを裏面に設けた誘電体シート４３と、グランド電極５９を裏面に設けた誘電体シート４４と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４６などにて構成されている。
【００５２】
コンデンサ電極５５は、誘電体シート４２を間に挟んでコンデンサ電極５７に対向して第１整合用コンデンサ２５を構成する。さらに、コンデンサ電極５８ａ，５８ｂは、誘電体シート４２，４４を間に挟んでコンデンサ電極５９ａやグランド電極５９に対向して第２整合用コンデンサ２６を構成する。これら整合用コンデンサ２５，２６、抵抗２７およびインダクタ２８は、電極５１〜５４や外部電極１４〜１６やビアホール６０，６５とともに、積層基板３０Ｂの内部に電気回路を構成する。
【００５３】
[第２実施形態、図１２〜図１９]
第２実施形態の２ポート型アイソレータは、積層基板以外は前記第１実施形態の２ポート型アイソレータ１と同様のものである。従って、分解斜視図や外観斜視図は、前記第１実施形態の図１や図３と同様なものになる。
【００５４】
図１２に示すように、積層基板３０Ｃは、中心電極用接続電極５１〜５４と、コンデンサ電極５５，５６や抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７，５８を裏面に設けた誘電体シート４２と、インダクタ２８を裏面に設けた誘電体シート４３と、グランド電極５９を裏面に設けた誘電体シート４４と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４６などにて構成されている。この積層基板３０Ｃは、前記第１実施形態の積層基板３０と同様の製法により作製される。
【００５５】
コンデンサ電極５７は、誘電体シート４２を間に挟んでコンデンサ電極５５に対向して整合用コンデンサ２５を構成する。さらに、コンデンサ電極５８は、誘電体シート４２を間に挟んでコンデンサ電極５６に対向して整合用コンデンサ２６を構成する。
【００５６】
図１３は、図１２に示されている積層基板３０Ｃを有した２ポート型アイソレータ１Ｃの電気等価回路図である。入力ポートＰ１と出力ポートＰ２の間には、第１中心電極２１と第１整合用コンデンサ２５と抵抗２７からなる並列回路が接続されている。出力ポートＰ２と第３ポートＰ３の間には、第２中心電極２２および第２整合用コンデンサ２６からなる並列回路が接続されている。さらに、第３ポートＰ３とアース外部電極１６の間には、インダクタ２８が接続されている。
【００５７】
以上の構成からなる２ポート型アイソレータ１Ｃは、出力ポートＰ２とアースの間に、第２中心電極２２のインダクタンスＬ２および第２整合用コンデンサＣ２からなる並列共振回路とインダクタ２８とを電気的に直列に接続している。このＬＣ並列共振回路と直列インダクタからなる回路は、トラップ回路を形成しており、その共振周波数は、使用周波数の２倍波（２ｆ）と３倍波（３ｆ）の間に設定されている。そして、このトラップ回路によって、減衰極が２倍波と３倍波の間に形成される。これにより、挿入損失特性を劣化させることなく、第１中心電極２１を伝搬する使用周波数ｆの２倍波や３倍波の減衰量を大きくすることができる。
【００５８】
図１４、図１５、図１６、図１７および図１８はそれぞれ、２ポート型アイソレータ１Ｃのアイソレーション特性、挿入損失特性、入力反射損失特性、出力反射損失特性および減衰特性を示すグラフである（実施例２の実線参照）。比較のために、図１４〜図１８には、図２１に示した従来の２ポート型アイソレータ３０１の特性も併せて記載している（比較例２の点線参照）。表２−１は、第１および第２中心電極２１，２２のインダクタンスと整合用コンデンサ２５，２６の静電容量Ｃ１，Ｃ２とインダクタ２８のインダクタンスＬ３の数値を示す。
【００５９】
抵抗２７の抵抗値Ｒは、いずれも６０Ωとした。表２−１中のインダクタンスは比透磁率を１と仮定した場合の中心電極２１，２２の実質的な自己インダクタンスで、実際にはこれにフェライト２０などによる実効透磁率を掛けたものがインダクタンスＬ１，Ｌ２となる。
【００６０】
ここで、本第２実施形態のトラップ回路のインピーダンスＺおよび共振周波数ｆ（０）は、以下の（３）式と（４）式で表される。
【００６１】
従って、例えば、実効透磁率を２とすると、表２−１中の第２中心電極２２の自己インダクタンスと整合用コンデンサ２６の静電容量Ｃ２とインダクタ２８のインダクタンスＬ３の数値を用いて、（４）式よりトラップ回路の共振周波数は２．６ＧＨｚとなることがわかる。なお、この場合、インダクタンスＬ２は、第２中心電極２２の自己インダクタンスに実効透磁率の２を掛けた値となる。
【００６２】
表２−２は、実施例２と比較例２のそれぞれの２ポート型アイソレータ１Ｃ，３０１の、使用周波数である８９３ＭＨｚ〜９６０ＭＨｚでの帯域内最悪値と、２倍波（１７８６ＭＨｚ〜１９２０ＭＨｚ）の減衰量と、３倍波（２６７９ＭＨｚ〜２８８０ＭＨｚ）の減衰量とをまとめたものである。
【００６３】
【表２】
【００６４】
また、積層基板３０Ｃは、仕様に合わせて種々に変形できる。例えば、図１９に示している積層基板３０Ｄは、中心電極用接続電極５１〜５４と、コンデンサ電極５５，５６ａや抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７ａを裏面に設けた誘電体シート４２と、コンデンサ電極５６ｂやインダクタ電極２８を裏面に設けた誘電体シート４３と、グランド電極５９を裏面に設けた誘電体シート４４と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４６などにて構成されている。中心電極用接続電極５１は入力ポートＰ１とされ、中心電極用接続電極５３，５４は出力ポートＰ２とされ、中心電極用接続電極５２は第３ポートＰ３とされる。
【００６５】
コンデンサ電極５５は、誘電体シート４２を間に挟んでコンデンサ電極５７ａの略左半分に対向して第１整合用コンデンサ２５を構成する。さらに、コンデンサ電極５６ａ，５６ｂは、誘電体シート４２，４３を間に挟んでコンデンサ電極５７ａに対向して第２整合用コンデンサ２６を構成する。これら整合用コンデンサ２５，２６、抵抗２７およびインダクタ２８は、電極５１〜５４や外部電極１４〜１６やビアホール６０，６５とともに、積層基板３０Ｄの内部に電気回路を構成する。
【００６６】
［第３実施形態、図２０］
第３実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。
【００６７】
図２０は携帯電話２２０のＲＦ部分の電気回路ブロック図である。図２０において、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。
【００６８】
ここに、送信側アイソレータ２３１として、前記第１または第２実施形態の２ポート型アイソレータ１，１Ｃを使用することができる。これらのアイソレータを実装することにより、周波数特性の向上した、かつ、信頼性の高い携帯電話を実現することができる。
【００６９】
[他の実施形態]
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、永久磁石９のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。また、前記実施形態では、積層基板にインダクタ２８を内蔵しているが、インダクタ２８をチップインダクタや空芯コイルで形成してもよい。さらに、整合用コンデンサ２５，２６を単板コンデンサで形成してもよい。
【００７０】
【発明の効果】
以上の説明で明らかなように、本発明によれば、第３ポートとアースの間においてインダクタを接続したりすることにより、トラップ回路を形成している。そして、このトラップ回路によって減衰極が形成されるので、第１中心電極を伝搬する使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）を減衰することができる。この結果、高性能で信頼性が高くかつ小型の２ポート型アイソレータや通信装置を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る２ポート型アイソレータの一実施形態を示す分解斜視図。
【図２】図１に示した積層基板の分解斜視図。
【図３】図１に示した２ポート型アイソレータの外観斜視図。
【図４】図１に示した２ポート型アイソレータの電気等価回路図。
【図５】アイソレーション特性を示すグラフ。
【図６】挿入損失特性を示すグラフ。
【図７】入力反射損失特性を示すグラフ。
【図８】出力反射損失特性を示すグラフ。
【図９】減衰特性を示すグラフ。
【図１０】図１に示した積層基板の変形例を示す分解斜視図。
【図１１】図１に示した積層基板の別の変形例を示す分解斜視図。
【図１２】本発明に係る２ポート型アイソレータの別の実施形態に用いられる積層基板を示す分解斜視図。
【図１３】図１２に示した積層基板を用いた２ポート型アイソレータの電気等価回路図。
【図１４】アイソレーション特性を示すグラフ。
【図１５】挿入損失特性を示すグラフ。
【図１６】入力反射損失特性を示すグラフ。
【図１７】出力反射損失特性を示すグラフ。
【図１８】減衰特性を示すグラフ。
【図１９】図１２に示した積層基板の変形例を示す分解斜視図。
【図２０】本発明に係る通信装置の電気回路ブロック図。
【図２１】従来の２ポート型アイソレータの電気等価回路図。
【符号の説明】
１，１Ｃ…集中定数型アイソレータ
４…金属製上側ケース
８…金属製下側ケース
９…永久磁石
１３…中心電極組立体
１４…入力外部電極
１５…出力外部電極
１６…アース外部電極
２０…フェライト
２１…第１中心電極
２２…第２中心電極
２１ａ，２１ｂ，２２ａ，２２ｂ…端部
２５，２６…整合用コンデンサ
２７…抵抗
２８…インダクタ
３０，３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ…積層基板
４１〜４６…誘電体シート
５５，５６，５７，５８…コンデンサ電極
５９…グランド電極
２２０…携帯電話
Ｐ１…入力ポート（第１入出力ポート）
Ｐ２…出力ポート（第２入出力ポート）
Ｐ３…アースポート（第３ポート）
【発明の属する技術分野】
本発明は、２ポート型アイソレータ、特に、マイクロ波帯で使用される２ポート型アイソレータおよび通信装置に関する。
【０００２】
【従来の技術】
一般に、アイソレータは、信号を伝送方向のみに通過させ、逆方向への伝送を阻止する機能を有しており、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
従来、この種のアイソレータとして、３ポート型アイソレータ（第１〜第３中心電極の三つの中心電極を有するアイソレータ）の場合には、特開２００１−３２０２０５号公報や特開２００１−３２０２０６号公報や特開平１１−３０８０１３号公報や特開２０００−１１４８１８号公報記載のものが知られている。また、２ポート型アイソレータ（第１中心電極および第２中心電極の二つの中心電極を有するアイソレータ）の場合には、特開２００１−２３７６１３号公報や特開２００１−１８５９１２号公報記載のものが知られている。
【０００４】
ところが、これらの３ポート型アイソレータや２ポート型アイソレータは、信号が入力ポートＰ１から出力ポートＰ２に伝搬する際、二つの共振回路が共振し、挿入損失が大きくなるという問題があった。
【０００５】
そこで、この問題を解消するため、特開平９−２３２８１８号公報の図１１に記載の低損失の２ポート型アイソレータが提案されている。この２ポート型アイソレータの電気等価回路を図２１に示す。２ポート型アイソレータ３０１は、第１中心電極３２１の一端部３２１ａが、入力ポートＰ１を介して入力外部電極３１４に電気的に接続されている。第１中心電極３２１の他端部３２１ｂは、出力ポートＰ２を介して出力外部電極３１５に電気的に接続されている。
【０００６】
一方、第２中心電極３２２の一端部３２２ａは、出力ポートＰ２を介して出力外部電極３１５に電気的に接続されている。第２中心電極３２２の他端部３２２ｂは、第３ポートＰ３を介してアース外部電極３１６に電気的に接続されている。整合用コンデンサ３２５と抵抗３２７からなる並列ＲＣ回路は、入力ポートＰ１と出力ポートＰ２の間に電気的に接続されている。整合用コンデンサ３２６は出力ポートＰ２とアース外部電極３１６の間に電気的に接続されている。アース外部電極３１６はアースに電気的に接続されている。
【０００７】
そして、第１中心電極３２１と整合用コンデンサ３２５にて、第１のＬＣ並列共振回路を構成し、第２中心電極３２２と整合用コンデンサ３２６にて、第２のＬＣ並列共振回路を構成している。この構成では、入力ポートＰ１から出力ポートＰ２に信号が伝搬する際、入力ポートＰ１と出力ポートＰ２間の第１のＬＣ並列共振回路は共振することがなく、第２のＬＣ並列共振回路が共振しているだけなので、挿入損失を小さくできる。
【０００８】
【発明が解決しようとする課題】
ところで、特開２００１−２３７６１３号公報などに記載された２ポート型アイソレータは、入力ポートとアース間、並びに、出力ポートとアース間にそれぞれ一つづつのＬＣ並列共振回路を有しており、これらはいずれもローパスフィルタとして作用する。
【０００９】
ところが、図２１に示す従来の２ポート型アイソレータ３０１は、出力ポートＰ２とアース間に入っている第２のＬＣ並列共振回路がローパスフィルタとして作用するのに対して、入力ポートＰ１と出力ポートＰ２間に入っている第１のＬＣ並列共振回路はハイパスフィルタとして作用する。従って、移動体通信機器の使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）での減衰量が、上記特開２００１−２３７６１３号公報などに記載された２ポート型アイソレータよりも悪くなるという不具合があった。
【００１０】
そこで、本発明の目的は、使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）の伝搬を抑えることができる２ポート型アイソレータおよび通信装置を提供することにある。
【００１１】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る２ポート型アイソレータは、
（ａ）永久磁石と、
（ｂ）永久磁石により直流磁界が印加されるフェライトと、
（ｃ）フェライトの主面もしくは内部に配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続されている第１中心電極と、
（ｄ）第１中心電極と電気的絶縁状態で交差してフェライトの主面もしくは内部に配置され、一端が第２入出力ポートに電気的に接続され、他端が第３ポートに電気的に接続されている第２中心電極と、
（ｅ）第１入出力ポートと第２入出力ポートの間に電気的に接続された第１整合用コンデンサと、
（ｆ）第１入出力ポートと第２入出力ポートの間に電気的に接続された抵抗と、
（ｇ）第２入出力ポートと第３ポートの間に電気的に接続された第２整合用コンデンサと、
（ｈ）第３ポートとアースの間に電気的に接続されたインダクタと、
を備えたことを特徴とする。第２中心電極のインダクタンスおよび第２整合用コンデンサからなる並列共振回路とインダクタとで構成された回路の共振周波数は、使用周波数の２倍波と３倍波の間にあることが好ましい。
【００１３】
以上の構成により、第１中心電極を伝搬する使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）を減衰させることができる。
【００１４】
また、絶縁層を積み重ねて構成した積層基板に、第１整合用コンデンサおよび第２整合用コンデンサのそれぞれのコンデンサ電極とインダクタのインダクタ電極を設けたことを特徴とする。これにより、第１整合用コンデンサ、第２整合用コンデンサおよびインダクタ相互間のはんだによる接続箇所が減り、接続信頼性が向上する。
【００１５】
また、本発明に係る通信装置は、上述の２ポート型アイソレータを備えることにより、周波数特性が向上する。
【００１６】
【発明の実施の形態】
以下に、本発明に係る２ポート型アイソレータおよび通信装置の実施の形態について添付の図面を参照して説明する。
【００１７】
［第１実施形態、図１〜図１１］
本発明に係る２ポート型アイソレータの一実施形態の分解斜視図を図１に示す。該２ポート型アイソレータ１は、集中定数型アイソレータである。図１に示すように、２ポート型アイソレータ１は、概略、金属製上側ケース４と金属製下側ケース８とからなる金属ケースと、永久磁石９と、フェライト２０と中心電極２１，２２とからなる中心電極組立体１３と、積層基板３０を備えている。
【００１８】
金属製上側ケース４は略箱形状であり、上面部４ａおよび四つの側面部４ｂからなる。金属製下側ケース８は、底面部８ａおよび左右の側面部８ｂからなる。金属製上側ケース４および金属製下側ケース８は磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にＡｇやＣｕがめっきされる。
【００１９】
中心電極組立体１３は、円板状のマイクロ波フェライト２０の上面に２組の第１および第２中心電極２１，２２を、絶縁層（図示せず）を介在させて直交して交差するように配置している。本第１実施形態では、中心電極２１，２２を二つのラインで構成した。第１中心電極２１と第２中心電極２２のそれぞれの両端部２１ａ，２１ｂ、２２ａ，２２ｂは、フェライト２０の下面に延在し、それぞれの端部２１ａ〜２２ｂが相互に分離している。
【００２０】
中心電極２１，２２は銅箔を用いてフェライト２０に巻きつけてもよいし、フェライト２０上あるいは内部に銀ペーストを印刷して形成してもよい。あるいは、特開平９−２３２８１８号公報記載のように積層基板で形成されていてもよい。ただし、印刷した方が中心電極２１，２２の位置精度が高いので、積層基板３０との接続が安定する。特に、今回のように微小な中心電極用接続電極５１〜５４（後述）で接続する場合には、中心電極２１，２２を印刷形成した方が信頼性、作業性が良い。
【００２１】
積層基板３０は、図２に示すように、中心電極用接続電極５１〜５４と、コンデンサ電極５５，５６や抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７，５８を裏面に設けた誘電体シート４２と、インダクタ電極（インダクタ）２８を裏面に設けた誘電体シート４３と、グランド電極５９を裏面に設けた誘電体シート４４と、側面ビアホール６５を設けた誘電体シート４５と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４６などにて構成されている。中心電極用接続電極５１は入力ポートＰ１とされ、中心電極用接続電極５３，５４は出力ポートＰ２とされ、中心電極用接続電極５２は第３ポートＰ３とされる。
【００２２】
この積層基板３０は、以下のようにして作製される。すなわち、誘電体シート４１〜４６は、Ａｌ2Ｏ3を主成分とし、ＳｉＯ2，ＳｒＯ，ＣａＯ，ＰｂＯ，Ｎａ2Ｏ，Ｋ2Ｏ，ＭｇＯ，ＢａＯ，ＣｅＯ2，Ｂ2Ｏ3のうちの１種類あるいは複数種類を副成分として含む低温焼結誘電体材料にて作製する。
【００２３】
さらに、積層基板３０の焼成条件（特に焼成温度１０００℃以下）では焼結せず、積層基板３０の基板平面方向（Ｘ−Ｙ方向）の焼成収縮を抑制する収縮抑制シート４７，４８を作製する。この収縮抑制シート４７，４８の材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。シート４１〜４８の厚みは１０μｍ〜２００μｍ程度である。
【００２４】
電極２８，５１〜５９は、パターン印刷などの方法によりシート４１〜４４の裏面に形成される。電極２８，５１〜５９の材料としては、抵抗率が低く、誘電体シート４１〜４６と同時焼成可能なＡｇ，Ｃｕ，Ａｇ−Ｐｄなどが用いられる。電極２８，５１〜５９の厚みは２μｍ〜２０μｍ程度であり、通常は表皮厚の２倍以上に設定される。
【００２５】
抵抗２７は、パターン印刷等の方法により誘電体シート４１の裏面に形成される。抵抗２７の材料としては、サーメット、カーボン、ルテニウムなどが使用される。抵抗２７は積層基板３０の上面に印刷で形成してもよいし、チップ抵抗で形成してもよい。
【００２６】
ビアホール６０や側面ビアホール６５や外部電極１４〜１６は、誘電体シート４１〜４６にレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。
【００２７】
中心電極用接続電極５１〜５４は、積層基板３０の４辺のそれぞれの中央部近傍に配置されている。また、入力外部電極１４および出力外部電極１５も積層基板３０の対向する２辺の中央部に配置されている。
【００２８】
コンデンサ電極５７は、誘電体シート４２を間に挟んでコンデンサ電極５５に対向して第１整合用コンデンサ２５を構成する。さらに、コンデンサ電極５８は、誘電体シート４２を間に挟んでコンデンサ電極５６に対向して第２整合用コンデンサ２６を構成する。これら整合用コンデンサ２５，２６、抵抗２７およびインダクタ２８は、電極５１〜５４や外部電極１４〜１６やビアホール６０，６５とともに、積層基板３０の内部に電気回路を構成する。
【００２９】
以上の誘電体シート４１〜４６は積層され、さらに、誘電体シート４１〜４６の積層体の上下両側から収縮抑制シート４７，４８で挟み込んだ後、焼成される。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制材料を除去し、図１に示すような積層基板３０とする。
【００３０】
積層基板３０の両端部には、それぞれ入力外部電極１４、出力外部電極１５およびアース外部電極１６が設けられる。入力外部電極１４はコンデンサ電極５５に電気的に接続され、出力外部電極１５はコンデンサ電極５６に電気的に接続されている。アース外部電極１６は、インダクタ電極２８およびグランド電極５９のそれぞれの端部に電気的に接続されている。この後、Ｎｉめっきを下地としてＡｕめっきが施される。Ｎｉめっきは、電極のＡｇとＡｕめっきの固着強度を強くする。Ａｕめっきは、はんだ濡れ性を良くするとともに、導電率が高いのでアイソレータ１を低損失にできる。
【００３１】
なお、この積層基板３０は、通常、マザーボード状態で作成される。このマザーボードに所定のピッチでハーフカット溝を形成し、ハーフカット溝に沿って折ることにより、マザーボードから所望のサイズの積層基板３０を得る。あるいは、マザーボードをダイサーやレーザなどで切断することにより、所望のサイズの積層基板３０を切り出してもよい。
【００３２】
こうして得られた積層基板３０は、内部に整合用コンデンサ２５，２６、抵抗２７およびインダクタ２８を有している。整合用コンデンサ２５，２６は必要な静電容量値精度で製作される。しかし、トリミングをする場合には、整合用コンデンサ２５，２６と中心電極２１，２２を接続する前に行なわれる。つまり、積層基板３０は、単体の状態で、内部（２層目）のコンデンサ電極５５，５６を表層の誘電体とともにトリミング（削除）される。トリミングには、例えば、切削機やＹＡＧの基本波、２倍波、３倍波のレーザが用いられる。レーザを用いれば、早くかつ精度の良い加工が得られる。なお、トリミングは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。
【００３３】
このように、積層基板３０の上面に近いコンデンサ電極５５，５６をトリミング用コンデンサ電極としているので、トリミング時に除去する誘電体層の厚みを最小限にできる。さらに、トリミングの障害となる電極が少なくなるので（本第１実施形態の場合は接続電極５１〜５４のみ）、トリミング可能なコンデンサ電極領域が広くなり、静電容量調整範囲を広くできる。
【００３４】
また、積層基板３０には抵抗２７も内蔵されており、整合用コンデンサ２５，２６と同様に抵抗２７も、表層の誘電体とともにトリミングすることにより、抵抗値Ｒを調整することができる。抵抗２７は１箇所でも幅が細くなると抵抗値Ｒが上がるので、幅方向の途中まで削る。
【００３５】
以上の構成部品は以下のようにして組み立てられる。すなわち、図１に示すように、永久磁石９は金属製上側ケース４の天井に接着剤によって固定される。中心電極組立体１３の中心電極２１，２２の各々の端部２１ａ〜２２ｂが積層基板３０の表面に形成された中心電極用接続電極５１〜５４にはんだ８０にて電気的に接続されることにより、積層基板３０上に中心電極組立体１３が実装される。なお、中心電極２１，２２と中心電極用接続電極５１〜５４のはんだ付けは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。
【００３６】
積層基板３０は金属製下側ケース８の底面部８ａ上に載置され、積層基板３０の下面に配設されているグランド電極５９がはんだ８０によって底面部８ａと接続固定される。これにより、アースポート１６が底面部８ａに電気的に容易に接続される。
【００３７】
そして、金属製下側ケース８と金属製上側ケース４は、それぞれの側面部８ｂと４ｂをはんだ等で接合することにより金属ケースを構成し、ヨークとしても機能する。つまり、この金属ケースは、永久磁石９と中心電極組立体１３と積層基板３０を囲む磁路を形成する。また、永久磁石９はフェライト２０に直流磁界を印加する。
【００３８】
こうして、図３に示す２ポート型アイソレータ１が得られる。図４はアイソレータ１の電気等価回路図である。第１中心電極２１の一端部２１ａは、入力ポートＰ１（中心電極用接続電極５１）を介して入力外部電極１４に電気的に接続されている。第１中心電極２１の他端部２１ｂは、出力ポートＰ２（中心電極用接続電極５４）を介して出力外部電極１５に電気的に接続されている。第２中心電極２２の一端部２２ａは、出力ポートＰ２（中心電極用接続電極５３）を介して出力外部電極１５に電気的に接続されている。第２中心電極２２の他端部２２ｂは、第３ポートＰ３（中心電極用接続電極５２）を介してアース外部電極１６に電気的に接続されている。第１整合用コンデンサ２５と抵抗２７からなる並列ＲＣ回路は、入力ポートＰ１と出力ポートＰ２の間に電気的に接続されている。第２整合用コンデンサ２６とインダクタ２８の直列共振回路は出力ポートＰ２とアースの間に電気的に接続されている。第３ポートＰ３はアースに電気的に接続されている。
【００３９】
なお、第２整合用コンデンサ２６とインダクタ２８の接続位置は入れ替えてもよい。すなわち、出力ポートＰ２側にインダクタ２８を接続し、アース側に第２整合用コンデンサ２６を接続してもよい。
【００４０】
以上の構成からなる２ポート型アイソレータ１は、出力ポートＰ２とアースの間に第２整合用コンデンサ２６とインダクタ２８の直列共振回路を接続している。この直列共振回路はトラップ回路を形成しており、その共振周波数は使用周波数ｆの２倍波（２ｆ）と３倍波（３ｆ）の間に設定されている。そして、このトラップ回路によって、減衰極が２倍波（２ｆ）と３倍波（３ｆ）の間に形成される。これにより、第１中心電極２１を伝搬する２倍波（２ｆ）や３倍波（３ｆ）の減衰量を大きくすることができる。
【００４１】
前記トラップ回路のアドミッタンスＹおよび共振周波数ｆ（０）は、以下の（１）式と（２）式で表される。
Ｙ＝（ωＣ２）／ｊ（ω2Ｌ３Ｃ２−１）、ω＝２πｆ …（１）
ｆ（０）＝１／｛２π（Ｌ３Ｃ２）1/2｝ …（２）
【００４２】
図５、図６、図７、図８および図９はそれぞれ、２ポート型アイソレータ１のアイソレーション特性、挿入損失特性、入力反射損失特性、出力反射損失特性および減衰特性を示すグラフである（実施例１の実線参照）。比較のために、図５〜図９には、図２１に示した従来の２ポート型アイソレータ３０１の特性も併せて記載している（比較例１の点線参照）。表１−１は、第１および第２中心電極２１，２２のインダクタンスと整合用コンデンサ２５，２６の静電容量Ｃ１，Ｃ２とインダクタ２８のインダクタンスＬ３の数値を示す。
【００４３】
ここに、フェライト２０としては、直径が２．０ｍｍで厚みが０．４ｍｍのものを使用した。そして、中心電極２１，２２の電極幅Ｗを０．２ｍｍとし、電極間隔Ｓを０．２ｍｍとし、電極長さｌを２ｍｍとすることにより、自己インダクタンスを０．７ｎＨに設定した。抵抗２７の抵抗値Ｒは、いずれも６０Ωとした。表１−１中の中心電極２１，２２のインダクタンスは比透磁率を１と仮定した場合の自己インダクタンスで、実際にはこれにフェライト２０などによる実効透磁率を掛けたものがインダクタンスＬ１，Ｌ２となる。また、実施例１において、１９ｐＦの第２整合用コンデンサ２６と０．２ｎＨのインダクタ２８との直列共振回路のアドミッタンスＹは、前記（１）式より、８９３ＭＨｚ〜９６０ＭＨｚの帯域で、２２ｐＦのコンデンサのアドミッタンスと略等しい値となる。そして、この直列共振回路の共振周波数ｆ（０）は、前記（２）式より、２．６ＧＨｚ付近となる。
【００４４】
表１−２は、使用周波数である８９３ＭＨｚ〜９６０ＭＨｚでの帯域内最悪値と、２倍波（１７８６ＭＨｚ〜１９２０ＭＨｚ）の減衰量と、３倍波（２６７９ＭＨｚ〜２８８０ＭＨｚ）の減衰量とをまとめたものである。
【００４５】
【表１】
また、本第１実施形態は、入力外部電極１４および出力外部電極１５を、アイソレータ１の対向する一対の側面の中央位置に設けている。これにより、アイソレータ１を携帯電話などのプリント基板に実装する際、アイソレータ１を１８０°回転させれば、入力信号線路と出力信号線路が左右逆に配設されているプリント基板にも実装することが可能となる。従って、プリント基板の入力信号線路と出力信号線路の方向に合わせて２種類のアイソレータ１を作製する必要がなくなる。このため、アイソレータ１を低コスト化できる。
【００４７】
特に、この２ポート型アイソレータ１は、ポートＰ１を入力ポートとした場合と、ポートＰ２を入力ポートとした場合とで、反射損失の周波数特性が大きく異なり、磁場方向反転（永久磁石９のＮＳ方向反転）だけでなく、内部構造も変更した２種類のアイソレータ１を作製する必要があるので、低コスト化の効果は大きい。
【００４８】
また、積層基板３０に整合用コンデンサ２５，２６とインダクタ２８を内蔵しているので、整合用コンデンサ２５，２６およびインダクタ２８相互間のはんだによる接続箇所を減らすことができ、接続信頼性の高いアイソレータ１が得られる。さらに、部品点数および製造工数を低減できるので、低コストのアイソレータ１となる。
【００４９】
また、積層基板３０は、仕様に合わせて種々に変形できる。例えば、図１０に示している積層基板３０Ａは、中心電極用接続電極５１〜５４と、コンデンサ電極５５，５６ａや抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７ａを裏面に設けた誘電体シート４２と、コンデンサ電極５６ｂやインダクタ電極２８を裏面に設けた誘電体シート４３と、グランド電極５９を裏面に設けた誘電体シート４４と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４６などにて構成されている。中心電極用接続電極５１は入力ポートＰ１とされ、中心電極用接続電極５３，５４は出力ポートＰ２とされ、中心電極用接続電極５２は第３ポートＰ３とされる。
【００５０】
コンデンサ電極５５は、誘電体シート４２を間に挟んでコンデンサ電極５７ａの略左半分に対向して第１整合用コンデンサ２５を構成する。さらに、コンデンサ電極５６ａ，５６ｂは、誘電体シート４２，４３を間に挟んでコンデンサ電極５７ａに対向して第２整合用コンデンサ２６を構成する。これら整合用コンデンサ２５，２６、抵抗２７およびインダクタ２８は、電極５１〜５４や外部電極１４〜１６やビアホール６０，６５とともに、積層基板３０Ａの内部に電気回路を構成する。
【００５１】
また、図１１に示している積層基板３０Ｂは、中心電極用接続電極５１〜５４と、コンデンサ電極５５，５９ａや抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７，５８ａやインダクタ電極２８を裏面に設けた誘電体シート４２と、コンデンサ電極５８ｂを裏面に設けた誘電体シート４３と、グランド電極５９を裏面に設けた誘電体シート４４と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４６などにて構成されている。
【００５２】
コンデンサ電極５５は、誘電体シート４２を間に挟んでコンデンサ電極５７に対向して第１整合用コンデンサ２５を構成する。さらに、コンデンサ電極５８ａ，５８ｂは、誘電体シート４２，４４を間に挟んでコンデンサ電極５９ａやグランド電極５９に対向して第２整合用コンデンサ２６を構成する。これら整合用コンデンサ２５，２６、抵抗２７およびインダクタ２８は、電極５１〜５４や外部電極１４〜１６やビアホール６０，６５とともに、積層基板３０Ｂの内部に電気回路を構成する。
【００５３】
[第２実施形態、図１２〜図１９]
第２実施形態の２ポート型アイソレータは、積層基板以外は前記第１実施形態の２ポート型アイソレータ１と同様のものである。従って、分解斜視図や外観斜視図は、前記第１実施形態の図１や図３と同様なものになる。
【００５４】
図１２に示すように、積層基板３０Ｃは、中心電極用接続電極５１〜５４と、コンデンサ電極５５，５６や抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７，５８を裏面に設けた誘電体シート４２と、インダクタ２８を裏面に設けた誘電体シート４３と、グランド電極５９を裏面に設けた誘電体シート４４と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４６などにて構成されている。この積層基板３０Ｃは、前記第１実施形態の積層基板３０と同様の製法により作製される。
【００５５】
コンデンサ電極５７は、誘電体シート４２を間に挟んでコンデンサ電極５５に対向して整合用コンデンサ２５を構成する。さらに、コンデンサ電極５８は、誘電体シート４２を間に挟んでコンデンサ電極５６に対向して整合用コンデンサ２６を構成する。
【００５６】
図１３は、図１２に示されている積層基板３０Ｃを有した２ポート型アイソレータ１Ｃの電気等価回路図である。入力ポートＰ１と出力ポートＰ２の間には、第１中心電極２１と第１整合用コンデンサ２５と抵抗２７からなる並列回路が接続されている。出力ポートＰ２と第３ポートＰ３の間には、第２中心電極２２および第２整合用コンデンサ２６からなる並列回路が接続されている。さらに、第３ポートＰ３とアース外部電極１６の間には、インダクタ２８が接続されている。
【００５７】
以上の構成からなる２ポート型アイソレータ１Ｃは、出力ポートＰ２とアースの間に、第２中心電極２２のインダクタンスＬ２および第２整合用コンデンサＣ２からなる並列共振回路とインダクタ２８とを電気的に直列に接続している。このＬＣ並列共振回路と直列インダクタからなる回路は、トラップ回路を形成しており、その共振周波数は、使用周波数の２倍波（２ｆ）と３倍波（３ｆ）の間に設定されている。そして、このトラップ回路によって、減衰極が２倍波と３倍波の間に形成される。これにより、挿入損失特性を劣化させることなく、第１中心電極２１を伝搬する使用周波数ｆの２倍波や３倍波の減衰量を大きくすることができる。
【００５８】
図１４、図１５、図１６、図１７および図１８はそれぞれ、２ポート型アイソレータ１Ｃのアイソレーション特性、挿入損失特性、入力反射損失特性、出力反射損失特性および減衰特性を示すグラフである（実施例２の実線参照）。比較のために、図１４〜図１８には、図２１に示した従来の２ポート型アイソレータ３０１の特性も併せて記載している（比較例２の点線参照）。表２−１は、第１および第２中心電極２１，２２のインダクタンスと整合用コンデンサ２５，２６の静電容量Ｃ１，Ｃ２とインダクタ２８のインダクタンスＬ３の数値を示す。
【００５９】
抵抗２７の抵抗値Ｒは、いずれも６０Ωとした。表２−１中のインダクタンスは比透磁率を１と仮定した場合の中心電極２１，２２の実質的な自己インダクタンスで、実際にはこれにフェライト２０などによる実効透磁率を掛けたものがインダクタンスＬ１，Ｌ２となる。
【００６０】
ここで、本第２実施形態のトラップ回路のインピーダンスＺおよび共振周波数ｆ（０）は、以下の（３）式と（４）式で表される。
従って、例えば、実効透磁率を２とすると、表２−１中の第２中心電極２２の自己インダクタンスと整合用コンデンサ２６の静電容量Ｃ２とインダクタ２８のインダクタンスＬ３の数値を用いて、（４）式よりトラップ回路の共振周波数は２．６ＧＨｚとなることがわかる。なお、この場合、インダクタンスＬ２は、第２中心電極２２の自己インダクタンスに実効透磁率の２を掛けた値となる。
【００６２】
表２−２は、実施例２と比較例２のそれぞれの２ポート型アイソレータ１Ｃ，３０１の、使用周波数である８９３ＭＨｚ〜９６０ＭＨｚでの帯域内最悪値と、２倍波（１７８６ＭＨｚ〜１９２０ＭＨｚ）の減衰量と、３倍波（２６７９ＭＨｚ〜２８８０ＭＨｚ）の減衰量とをまとめたものである。
【００６３】
【表２】
また、積層基板３０Ｃは、仕様に合わせて種々に変形できる。例えば、図１９に示している積層基板３０Ｄは、中心電極用接続電極５１〜５４と、コンデンサ電極５５，５６ａや抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７ａを裏面に設けた誘電体シート４２と、コンデンサ電極５６ｂやインダクタ電極２８を裏面に設けた誘電体シート４３と、グランド電極５９を裏面に設けた誘電体シート４４と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４６などにて構成されている。中心電極用接続電極５１は入力ポートＰ１とされ、中心電極用接続電極５３，５４は出力ポートＰ２とされ、中心電極用接続電極５２は第３ポートＰ３とされる。
【００６５】
コンデンサ電極５５は、誘電体シート４２を間に挟んでコンデンサ電極５７ａの略左半分に対向して第１整合用コンデンサ２５を構成する。さらに、コンデンサ電極５６ａ，５６ｂは、誘電体シート４２，４３を間に挟んでコンデンサ電極５７ａに対向して第２整合用コンデンサ２６を構成する。これら整合用コンデンサ２５，２６、抵抗２７およびインダクタ２８は、電極５１〜５４や外部電極１４〜１６やビアホール６０，６５とともに、積層基板３０Ｄの内部に電気回路を構成する。
【００６６】
［第３実施形態、図２０］
第３実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。
【００６７】
図２０は携帯電話２２０のＲＦ部分の電気回路ブロック図である。図２０において、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。
【００６８】
ここに、送信側アイソレータ２３１として、前記第１または第２実施形態の２ポート型アイソレータ１，１Ｃを使用することができる。これらのアイソレータを実装することにより、周波数特性の向上した、かつ、信頼性の高い携帯電話を実現することができる。
【００６９】
[他の実施形態]
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、永久磁石９のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。また、前記実施形態では、積層基板にインダクタ２８を内蔵しているが、インダクタ２８をチップインダクタや空芯コイルで形成してもよい。さらに、整合用コンデンサ２５，２６を単板コンデンサで形成してもよい。
【００７０】
【発明の効果】
以上の説明で明らかなように、本発明によれば、第３ポートとアースの間においてインダクタを接続したりすることにより、トラップ回路を形成している。そして、このトラップ回路によって減衰極が形成されるので、第１中心電極を伝搬する使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）を減衰することができる。この結果、高性能で信頼性が高くかつ小型の２ポート型アイソレータや通信装置を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る２ポート型アイソレータの一実施形態を示す分解斜視図。
【図２】図１に示した積層基板の分解斜視図。
【図３】図１に示した２ポート型アイソレータの外観斜視図。
【図４】図１に示した２ポート型アイソレータの電気等価回路図。
【図５】アイソレーション特性を示すグラフ。
【図６】挿入損失特性を示すグラフ。
【図７】入力反射損失特性を示すグラフ。
【図８】出力反射損失特性を示すグラフ。
【図９】減衰特性を示すグラフ。
【図１０】図１に示した積層基板の変形例を示す分解斜視図。
【図１１】図１に示した積層基板の別の変形例を示す分解斜視図。
【図１２】本発明に係る２ポート型アイソレータの別の実施形態に用いられる積層基板を示す分解斜視図。
【図１３】図１２に示した積層基板を用いた２ポート型アイソレータの電気等価回路図。
【図１４】アイソレーション特性を示すグラフ。
【図１５】挿入損失特性を示すグラフ。
【図１６】入力反射損失特性を示すグラフ。
【図１７】出力反射損失特性を示すグラフ。
【図１８】減衰特性を示すグラフ。
【図１９】図１２に示した積層基板の変形例を示す分解斜視図。
【図２０】本発明に係る通信装置の電気回路ブロック図。
【図２１】従来の２ポート型アイソレータの電気等価回路図。
【符号の説明】
１，１Ｃ…集中定数型アイソレータ
４…金属製上側ケース
８…金属製下側ケース
９…永久磁石
１３…中心電極組立体
１４…入力外部電極
１５…出力外部電極
１６…アース外部電極
２０…フェライト
２１…第１中心電極
２２…第２中心電極
２１ａ，２１ｂ，２２ａ，２２ｂ…端部
２５，２６…整合用コンデンサ
２７…抵抗
２８…インダクタ
３０，３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ…積層基板
４１〜４６…誘電体シート
５５，５６，５７，５８…コンデンサ電極
５９…グランド電極
２２０…携帯電話
Ｐ１…入力ポート（第１入出力ポート）
Ｐ２…出力ポート（第２入出力ポート）
Ｐ３…アースポート（第３ポート）
Claims (4)
- 永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの主面もしくは内部に配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続されている第１中心電極と、
前記第１中心電極と電気的絶縁状態で交差して前記フェライトの主面もしくは内部に配置され、一端が第２入出力ポートに電気的に接続され、他端が第３ポートに電気的に接続されている第２中心電極と、
前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された第１整合用コンデンサと、
前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された抵抗と、
前記第２入出力ポートと前記第３ポートの間に電気的に接続された第２整合用コンデンサと、
前記第３ポートとアースの間に電気的に接続されたインダクタと、
を備えたことを特徴とする２ポート型アイソレータ。 - 前記第２中心電極のインダクタンスおよび前記第２整合用コンデンサからなる並列共振回路と前記インダクタとで構成された回路の共振周波数が、使用周波数の２倍波と３倍波の間にあることを特徴とする請求項１に記載の２ポート型アイソレータ。
- 絶縁層を積み重ねて構成した積層基板に、前記第１整合用コンデンサおよび第２整合用コンデンサのそれぞれのコンデンサ電極と前記インダクタのインダクタ電極が設けられていることを特徴とする請求項１又は請求項２に記載の２ポート型アイソレータ。
- 請求項１〜請求項３のいずれかに記載の２ポート型アイソレータを備えたことを特徴とする通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003176047A JP3858852B2 (ja) | 2002-07-04 | 2003-06-20 | ２ポート型アイソレータおよび通信装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002196439 | 2002-07-04 | ||
| JP2003176047A JP3858852B2 (ja) | 2002-07-04 | 2003-06-20 | ２ポート型アイソレータおよび通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004088744A JP2004088744A (ja) | 2004-03-18 |
| JP3858852B2 true JP3858852B2 (ja) | 2006-12-20 |
Family
ID=32072007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003176047A Expired - Fee Related JP3858852B2 (ja) | 2002-07-04 | 2003-06-20 | ２ポート型アイソレータおよび通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3858852B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006050543A (ja) * | 2004-07-07 | 2006-02-16 | Hitachi Metals Ltd | 非可逆回路素子 |
| EP1772926B1 (en) * | 2004-07-30 | 2009-06-03 | Murata Manufacturing Co., Ltd. | 2 port type isolator and communication unit |
| CN100492757C (zh) | 2005-01-28 | 2009-05-27 | 株式会社村田制作所 | 双端口不可逆电路器件及通信装置 |
| US7626471B2 (en) | 2005-10-28 | 2009-12-01 | Hitachi Metals, Ltd. | Non-reciprocal circuit device |
| JP5082858B2 (ja) * | 2005-12-16 | 2012-11-28 | 日立金属株式会社 | 非可逆回路素子 |
| JP2009135557A (ja) * | 2006-02-08 | 2009-06-18 | Murata Mfg Co Ltd | ２ポート型アイソレータ及び通信装置 |
| JP4548384B2 (ja) * | 2006-05-09 | 2010-09-22 | 株式会社村田製作所 | 非可逆回路素子及び通信装置 |
| JP5936120B2 (ja) * | 2012-05-07 | 2016-06-15 | 日立金属株式会社 | アイソレータモジュール |
-
2003
- 2003-06-20 JP JP2003176047A patent/JP3858852B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004088744A (ja) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2007049789A1 (ja) | 非可逆回路素子 | |
| JP4197032B2 (ja) | ２ポート型非可逆回路素子及び通信装置 | |
| JP2004254257A (ja) | ローパスフィルタ内蔵配線基板 | |
| US6965276B2 (en) | Two port type isolator and communication device | |
| US7443262B2 (en) | Two-port isolator, characteristic adjusting method therefor, and communication apparatus | |
| JP3858852B2 (ja) | ２ポート型アイソレータおよび通信装置 | |
| JP3835437B2 (ja) | ２ポート型アイソレータおよび通信装置 | |
| US6992540B2 (en) | Two-port isolator and communication device | |
| JP4345680B2 (ja) | ２ポート型非可逆回路素子及び通信装置 | |
| JP4239916B2 (ja) | ２ポート型アイソレータ及び通信装置 | |
| JP2006050543A (ja) | 非可逆回路素子 | |
| US6900704B2 (en) | Two-port isolator and communication device | |
| JP3705253B2 (ja) | ３ポート型非可逆回路素子および通信装置 | |
| JP3852373B2 (ja) | ２ポート型非可逆回路素子および通信装置 | |
| JP4003650B2 (ja) | 非可逆回路素子、非可逆回路素子の実装構造および通信装置 | |
| JP4293118B2 (ja) | 非可逆回路素子および通信装置 | |
| US6888432B2 (en) | Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device | |
| JP3176859B2 (ja) | 誘電体フィルタ | |
| JP3829806B2 (ja) | 積層基板、積層基板の製造方法、非可逆回路素子および通信装置 | |
| JP2004296927A (ja) | 電子部品収納用配線基板 | |
| JP3948391B2 (ja) | 非可逆回路素子、その製造方法及び通信装置 | |
| JP2004350164A (ja) | 非可逆回路素子、非可逆回路素子の製造方法および通信装置 | |
| JP4631754B2 (ja) | 非可逆回路素子及び通信装置 | |
| JP3979355B2 (ja) | 積層基板、積層基板の製造方法、非可逆回路素子及び通信装置 | |
| JP2004193904A (ja) | ２ポート型アイソレータ、２ポート型アイソレータの製造方法および通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3858852 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |