JP4548384B2 - 非可逆回路素子及び通信装置 - Google Patents

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用される２ポート型アイソレータとして使用される非可逆回路素子、及び、該非可逆回路素子を備えた通信装置に関する。

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有し、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。この種の非可逆回路素子として２ポート型のものが、例えば、特許文献１，２に記載されている。

特許文献１には、図１３に示す等価回路を備えた２ポート型アイソレータが開示されている。即ち、フェライト３３１によって磁気的に結合された第１及び第２中心電極３３５，３３６を備え、入力ポートＰ１と出力ポートＰ２との間に、第１整合用コンデンサＣ１と抵抗Ｒとからなる並列回路を、第１中心電極３３５と並列に電気的に接続したもので、さらに、出力ポートＰ２とグランドポートＰ３との間に第２中心電極３３６と第２整合用コンデンサＣ２とからなる並列共振回路及びインダクタンス３３７を直列に接続している。

この２ポート型アイソレータは、信号が入力ポートＰ１から出力ポートＰ２に伝搬する際、第１中心電極３３５と第１整合用コンデンサＣ１とからなる共振回路が共振することがないので、挿入損失特性が良好になる。また、ＬＣ並列共振回路と直列インダクタンス３３７からなる回路はトラップ回路を形成しており、減衰極が２倍波と３倍波の間に形成される。これにより、挿入損失を劣化させることなく、第１中心電極３３５を伝搬する使用周波数の２倍波や３倍波の減衰量を大きくすることができる。図１４にこのトラップ回路による電気特性のグラフを示す。基本波周波数帯は８００ＭＨｚであり、Ｓ２１が入力信号の減衰特性を示している。

しかしながら、このアイソレータにあっては、高調波の減衰は可能であるが、第２中心電極３３６がフェライト３３１の１面にしか設けられていないので、大型のフェライトを用いている割に第２中心電極３３６のインダクタンス値が小さく、Ｑも低くなり、結果として動作帯域が狭く挿入損失が満足できるものではなかった。また、トラップ用インダクタンス３３７を設けるために部品点数が増加するという問題点をも有していた。

一方、特許文献２に記載のアイソレータは、第２中心電極３３６をフェライトに複数ターン巻き回すことで、小さなフェライトを用いながら第２中心電極３３６のインダクタンス値を大きくでき、Ｑ値も高く、広帯域で挿入損失を低くできる。しかしながら、第２中心電極３３６のインダクタンス値が大きいために第２整合用コンデンサＣ２の容量値が小さくなり、その分、トラップ用インダクタンス３３７の値を大きくする必要がある。インダクタンス３３７の値を大きくすると、減衰させることのできる減衰量、減衰幅ともに小さくなってしまう。
特開２００４−８８７４４号公報 国際公開２００６／１１３８２号パンフレット

そこで、本発明の目的は、良好な挿入損失特性を得ることができ、かつ、トラップ用のインダクタンスを用いることなく高調波（２倍波、３倍波）を効果的に抑圧できる非可逆回路素子、及び、該非可逆回路素子を備えた通信装置を提供することにある。

前記目的を達成するため、第１の発明に係る非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに配置され、一端が入力ポートに電気的に接続された第１中心電極と、
前記第１中心電極と電気的絶縁状態で交差して前記フェライトに１ターン以上巻き回して配置され、一端が第１中心電極の他端に電気的に接続され、他端がグランドに電気的に接続された第２中心電極と、
前記第２中心電極の所定箇所に電気的に接続されるとともに出力ポートに電気的に接続されたタップ電極と、
前記入力ポートと前記第１及び第２中心電極の接続点との間に電気的に接続された第１整合用コンデンサと抵抗とからなる並列回路と、
前記第１及び第２中心電極の接続点とグランドとの間に電気的に接続された第２整合用コンデンサと、
を備えたことを特徴とする。

第２の発明に係る非可逆回路素子は、
直方体からなる永久磁石と、
前記永久磁石により直流磁界が印加される直方体からなるフェライトと、
前記フェライトに電極膜によって形成され、一端が入力ポートに電気的に接続された第１中心電極と、
前記第１中心電極と電気的絶縁状態で交差して前記フェライトに電極膜によって該フェライトの長辺と平行な軸に対して１ターン以上巻き回して形成され、一端が第１中心電極の他端に電気的に接続され、他端がグランドに電気的に接続された第２中心電極と、
前記フェライトに電極膜によって形成され、前記第２中心電極の所定箇所に電気的に接続されるとともに出力ポートに電気的に接続されたタップ電極と、
前記入力ポートと前記第１及び第２中心電極の接続点との間に電気的に接続された第１整合用コンデンサと抵抗とからなる並列回路と、
前記第１及び第２中心電極の接続点とグランドとの間に電気的に接続された第２整合用コンデンサと、
前記第１中心電極、前記第２中心電極及び前記タップ電極と電気的に接続するための接続用電極を有し、前記永久磁石及び前記フェライトを保持する回路基板と、
を備えたことを特徴とする。

第１及び第２の発明に係る非可逆回路素子においては、第２中心電極の所定箇所に接続されたタップ電極を出力端子に接続したため、第２中心電極の一部が信号伝搬経路となり、この一部のインダクタンスにより、２倍波や３倍波の高調波を効果的に抑圧することができ、かつ、タップ電極の第２中心電極に対する接続位置を調整することでインピーダンスのマッチングをとることも可能である。また、信号が入力ポートから出力ポートに伝搬する際、フェライトと中心電極からなる非可逆移相器の働きにより、第１中心電極と第１整合用コンデンサとからなる共振回路の両端には電位差が生ずることがなく、共振電流が流れることがないので、挿入損失特性が良好になることは勿論である。

第１及び第２の発明に係る非可逆回路素子において、タップ電極と出力ポートとの間にインダクタンスを電気的に接続してもよい。このインダクタンスによってインピーダンスのマッチングをとることが可能であると同時に高域の周波数における不要波をより減衰させることができる。

また、第２中心電極とグランドとの間にインダクタンスを電気的に接続してもよい。このインダクタンスを第２整合用コンデンサとともに高調波を減衰させるトラップとして動作させる。

また、入力ポートと第１中心電極との間にいま一つの整合用コンデンサを電気的に接続してもよい。いま一つの整合用コンデンサによって本非可逆回路素子に接続される機器とのインピーダンスマッチングをとることができる。加えて、これらの整合用コンデンサよりフェライト寄りの主要回路部の動作インピーダンスが上昇することにより、直列共振トラップによる不要信号減衰の効果を一層高めることができる。

第２の発明に係る非可逆回路素子においては、永久磁石及びフェライトはそれらの主面が回路基板の表面に対して垂直に配置されていてもよい。永久磁石及びフェライトを回路基板上に垂直配置することにより、厚い（磁力の強い）永久磁石を用いても低背化が可能であり、非可逆回路素子を小型化することができる。

また、回路基板は多層基板からなり、第１整合用コンデンサ、抵抗及び第２整合用コンデンサが電極膜によって多層基板に内蔵されていることが好ましい。各素子を多層基板に内蔵すれば、各素子を半田などで接続する手間が省けて組立が容易で、接続信頼性がよく、かつ、低背化、小型化を達成できる。

本発明に係る通信装置は、前記非可逆回路素子を備えたことを特徴とし、該非可逆回路素子の利点である良好な挿入損失特性及び高調波減衰特性を利用した通信装置を得ることができる。

本発明によれば、第２中心電極の所定箇所に接続されたタップ電極を出力ポートに接続したため、インダクタンスである第２中心電極の一部が信号伝搬経路となり、このインダクタンスによって２倍波や３倍波の高調波を効果的に抑圧することができ、特別なインダクタを用いる必要がなくなる。また、信号が入力ポートから出力ポートに伝搬する際、第１中心電極と第１整合容量とからなる共振回路が共振することがないので、挿入損失特性が良好になる。アイソレータにおける中心電極は、非常に高いインダクタであるので、通過させたい帯域内信号の挿入損失を抑えつつ、不要波の減衰を得られるのである。

以下に、本発明に係る非可逆回路素子及び通信装置の実施例について添付図面を参照して説明する。

（非可逆回路素子の第１実施例、図１〜図６参照）
図１に、本発明の第１実施例である非可逆回路素子を示す。この非可逆回路素子は２ポート型の集中定数型アイソレータであり、概略、シールド板１０と、ヨーク２０と、フェライト・磁石組立体３０と、回路基板４０とで構成されている。

フェライト・磁石組立体３０は、直方体からなる永久磁石３１，３１と、該永久磁石から直流磁界が付与される直方体からなるフェライト３２とを接着剤層３３，３３で貼り合わせたもので、フェライト３２の表面には第１中心電極３５及び第２中心電極３６が電極膜によって形成されている。このフェライト・磁石組立体３０は回路基板４０上に以下に説明するような接続状態で搭載され、ヨーク２０とシールド板１０とで囲われる。

フェライト３２には、表裏の主面３２ａ，３２ｂに互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。フェライト３２は互いに平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなしている。また、永久磁石３１，３１はフェライト３２の主面３２ａ，３２ｂに対して磁界を該主面３２ａ，３２ｂに垂直方向に印加するようにその主面３１ａを対向させて接着剤層３３を介して一体化されている。

図２に示すように、第１中心電極３５はフェライト３２の主面３２ａにおいて右下から立ち上がって２本に分岐した状態で左上方向に延在し、上面３２ｃ上の中継用電極３５ａを介して主面３２ｂに回り込み、主面３２ｂにおいて主面３２ａと透視状態で重なるように２本に分岐してその一端は下面３２ｄに形成された接続用電極３５ｂに接続されている。また、第１中心電極３５の他端は下面３２ｄに形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。

第２中心電極３６は、フェライト３２にその長辺と平行な軸に対して４ターン巻き回されている。即ち、０．５ターン目３６ａが主面３２ａにおいて下辺から左上方向に第１中心電極３５と交差して延在し、上面３２ｃ上の中継用電極３６ｂを介して主面３２ｂに回り込み、この１ターン目３６ｃが主面３２ｂにおいて垂直に下方に延在して第１中心電極３５と交差している。１ターン目３６ｃの下端部は下面３２ｄの中継用電極３６ｄを介して主面３２ａに回り込み、この１．５ターン目３６ｅが主面３２ａにおいて第１中心電極３５と交差して上方に延在し、上面３２ｃ上の中継用電極３６ｆを介して主面３２ｂに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋ、中継用電極３６ｌ、３．５ターン目３６ｍ、中継用電極３６ｎ、４ターン目３６ｏがフェライト３２の表面にそれぞれ形成されている。また、第２中心電極３６の一端は前記接続用電極３５ｃに接続され、他端はフェライト３２の下面に形成された接続用電極３６ｐに接続されている。

さらに、第２中心電極３６の中継用電極３６ｈは、以下に説明するようにタップ電極３７として機能する。

第１及び第２中心電極３５，３６は、フェライト３２の表面に銀ペーストをスクリーン印刷、転写、フォトリソグラフを用いて導体膜にて形成されている。フェライト３２を多層にしてその内部に導体膜にて形成してもよい。なお、銅箔を用いてフェライト３２に巻きつけてもよい。導体膜にて形成したほうが中心電極３５，３６の位置精度が高いので、回路基板４０との接続性が安定し、接続の信頼性、作業性がよい。そして、第１中心電極３５と第２中心電極３６とは、間にガラスなどからなる絶縁膜が形成されて互いに絶縁されている。

永久磁石３１としてはフェライトマグネットが用いられ、フェライト３２を永久磁石３１，３１で挟着することにより、フェライト３２を保護している。

回路基板４０は、複数枚の誘電体シートに所定の電極を形成して積層し、焼結した多層基板であり、その内部には、図３に示すように、整合用コンデンサＣ１，Ｃ２，ＣＳ１，ＣＰ１、終端抵抗Ｒ、インダクタンスＬ３が内蔵されている。また、上面には端子電極４５ａ〜４５ｅが、下面には外部接続用端子電極４６，４７，４８がそれぞれ形成されている。

回路基板４０の誘電体シートには、回路素子を構成する各種電極との同時焼成が可能なガラスとアルミナなどのセラミック粉からなる誘電体が原料として用いられている。ガラスエポキシ樹脂、ガラスＢＴ樹脂などの樹脂基板や、樹脂材料にセラミックなどの誘電体粉を添加した材料を用いることも可能である。電極には銅箔を用いてもよい。端子電極４５ａ〜４５ｅや外部接続用端子電極４６，４７，４８にはニッケルメッキや金フラッシュメッキが施されている。

前記整合用回路素子と第１及び第２中心電極３５，３６との接続関係を図４、図５及び図６を参照して説明する。なお、図３には図６に示す第３回路例の構成が示されている。

即ち、回路基板４０の下面に形成された外部接続用端子電極４６が入力ポートＰ１として機能し、外部接続用端子電極４７が出力ポートＰ２として機能し、外部接続用端子電極４８がグランドポートＰ３として機能する。そして、第１中心電極３５の一端である接続用電極３５ｂが回路基板４０の上面に形成された端子電極４５ａと接続される。第１中心電極３５の他端及び第２中心電極３６の一端である接続用電極３５ｃが回路基板４０の上面に形成された端子電極４５ｂと接続される。第２中心電極３６の他端である接続用電極３６ｐが回路基板４０の上面に形成された端子電極４５ｃと接続される。また、第２中心電極３６の中継用電極３６ｈ（タップ電極３７）は回路基板４０の上面に形成された端子電極４５ｄと接続される。なお、タップ電極３７は必ずしも中継用電極３６ｈである必要はなく、中継用電極３６ｌ，３６ｄであってもよい。タップ電極３７を中継用電極３６ｌとすると第２中心電極３６の１ターン目に接続され、中継用電極３６ｈとすると２ターン目に接続され、中継用電極３６ｄとすると３ターン目に接続されることになる。この接続点の差異による作用効果は以下の回路例で説明する。

（第１回路例、図４及び図９参照）
第１回路例は、図４に示すように、第１中心電極３５はその一端が整合用コンデンサＣＳ１を介して入力ポートＰ１に接続され、他端が第２中心電極３６の一端に接続されている。第２中心電極３６はその一端が第１中心電極３５の他端に接続され、他端がグランドポートＰ３に接続されている。また、整合用コンデンサＣ１と抵抗Ｒとからなる並列回路が第１中心電極３５と並列に接続されている。

タップ電極３７は第２中心電極３６の所定箇所（中継用電極３６ｌ，３６ｈ，３６ｄのいずれか）に接続されるとともに出力ポートＰ２に接続されている。また、第２中心電極３６と並列に整合用コンデンサＣ２が接続されている。さらに、入力ポートＰ１にはグランドポートＰ３に接続された整合用コンデンサＣＰ１が接続されている。

以上の構成からなる第１回路例においては、第１及び第２中心電極３５，３６がフェライト３２によって磁気的に結合されたインダクタンスＬ１，Ｌ２を形成し、信号（基本波周波数帯：８００ＭＨｚ）が入力ポートＰ１から出力ポートＰ２に伝搬する際、インダクタンスＬ２とコンデンサＣ２が並列共振し、インダクタンスＬ２がトランスとして動作する。即ち、基本波信号は第２中心電極３６のタップ電極３７にインピーダンス変換された状態で誘起し、出力ポートＰ２から出力される。そして、フェライト３２の非可逆移相器としての動作によって、ポートＰ１からポートＰ２への順方向電力ではインダクタンスＬ１には電流が流れず、インダクタンスＬ１の両端間に電位差もないため、インダクタンスＬ１とコンデンサＣ１とからなる共振回路には電流が流れることがなく、挿入損失が大幅に低減される。また、抵抗Ｒによって逆方向に対するアイソレーション特性も良好となる。

第２中心電極３６に対するタップ電極３７が接続される箇所、具体的には、中継用電極３６ｌ，３６ｈ，３６ｄのいずれかによって、出力インピーダンスが変化する。この点は以下に説明する第２及び第３回路例においても同様である。また、入力ポートＰ１に接続される機器とのインピーダンスマッチングは整合用コンデンサＣＳ１によってとられる。

高調波周波数帯においては、インダクタンスＬ２とコンデンサＣ２は並列共振しないので、インダクタンスＬ２はトランスとして動作しない。高調波信号は、第２中心電極３６のＢ電極からタップ電極３７を通り、出力ポートＰ２へ至る。この経路によって周波数の高い高調波周波数帯の信号が減衰を受け、抑圧される。即ち、第２中心電極３６のＢ電極からタップ電極３７の間のインダクタンスは低域通過フィルタ的な動作を生じる。

この第１回路例による電気特性を図９に示す。従来のインダクタンスを用いたトラップ回路による減衰特性（図１４参照）と比較すると、Ｓ２１（透過特性）は２倍高調波帯で１ｄＢ程度優れており、３倍高調波帯で３ｄＢ強程度大きな減衰が得られている。

（第２回路例、図５及び図１０参照）
第２回路例は、図５に示すように、基本的には前記第１回路例と同様であり、タップ電極３７とグランドポートＰ３との間にインダクタンスＬ４が接続され、かつ、インダクタンスＬ４及び出力ポートＰ３の接続点とグランドポートＰ３との間に整合用コンデンサＣＰ２が接続されている。

基本波周波数帯（８００ＭＨｚ）での動作は第１回路例と同様である。インダクタンスＬ２による出力信号のインピーダンス変換は、大きな変換比を広帯域に得られる利点がある。但し、第２中心電極３６に対するタップ電極３７の接続位置は段階的（中継用電極３６ｌ，３６ｈ，３６ｄのいずれか）にしか変更できないので、出力インピーダンスは飛び飛びの値に変換されることになる。本第２回路例では、インダクタンスＬ４とコンデンサＣＰ２による共振回路によって出力インピーダンスを微調整することができる。インダクタンスＬ４とコンデンサＣＰ２によるインピーダンス調整回路は、インピーダンス変換比が小さいので広帯域な動作が可能である。

高調波周波数帯においては、インダクタンスＬ２とコンデンサＣ２は並列共振しないので、インダクタンスＬ２はトランスとして動作しない。高調波信号は、第２中心電極３６のＢ電極からタップ電極３７を通り、インダクタンスＬ４を経由して出力ポートＰ２へ至る。第２中心電極３６のＢ電極からタップ電極３７の間のインダクタンス及びインダクタンスＬ４とコンデンサＣＰ２からなる回路は、低域通過フィルタとしても動作するので、高調波信号はこの低域通過フィルタ回路を通過する際に減衰を受け、抑圧される。

この第２回路例による電気特性を図１０に示す。従来のインダクタンスを用いたトラップ回路による減衰特性（図１４参照）と比較すると、Ｓ２１（透過特性）は２倍高調波帯では同等であるが、３倍高調波帯では３ｄＢ強程度大きな減衰が得られている。

（第３回路例、図６及び図１１参照）
第３回路例は、図６に示すように、基本的には前記第１回路例と同様であり、第２中心電極３６とグランドポートＰ３との間にインダクタンスＬ３を接続したものである。基本波周波数帯（８００ＭＨｚ）での動作は第１回路例と同様である。インダクタンスＬ３はインダクタンスＬ２と比較して十分に小さい値（１／１０以下）が選択されるため、出力インピーダンスの変換動作及び変換比にほとんど影響を与えない。

高調波周波数帯においては、所望の周波数でインダクタンスＬ３とコンデンサＣ２が直列共振する。高調波信号は、直列共振によるＢ電極のグランドへの短絡で全反射され、大きな減衰を受ける。また、高調波周波数帯において、インダクタンスＬ２とコンデンサＣ２は並列共振しないので、インダクタンスＬ２はトランスとして動作しない。その結果、前記全反射される以外の周波数の高調波信号は、以下の二つの経路を通る。一つは、インダクタンスＬ２のＢ電極からタップ電極３７を通る経路であり、周波数の高い高調波信号がこの経路を通り、減衰を受けて抑圧される。いま一つは、インダクタンスＬ２のＢ電極からコンデンサＣ２を経由してインダクタンスＬ２のＣ電極からタップ電極３７へと経由する経路であり、周波数の高い高調波信号がこの経路を通り、減衰を受けて抑圧される。加えて、インダクタンスＬ２のＣ電極も小さなインダクタンス値のインダクタンスＬ３を介してグランドに接続されているため、反射されて減衰を受け、結果として高調波信号が抑圧される。インダクタンスＬ３により高調波信号を減衰させるトラップ周波数を自由に設計することもできる。

この第３回路例による電気特性を図１１に示す。従来のインダクタンスを用いたトラップ回路による減衰特性（図１４参照）と比較すると、Ｓ２１（透過特性）は２倍高調波帯では１．５ｄＢ程度優れており、３倍高調波帯では１２ｄＢ程度大きな減衰が得られている。

（非可逆回路素子の第２実施例、図７及び図８参照）
図７に、本発明の第２実施例である非可逆回路素子を示す。この非可逆回路素子は、前記第１実施例と同様に、２ポート型の集中定数型アイソレータであり、概略、上ヨーク１１と、永久磁石３１’と、中心電極組立体３０’と、回路基板４０’と、下ヨーク１２とで構成されている。

中心電極組立体３０’は、直方体からなるフェライト３２’に第１中心電極３５’及び第２中心電極３６’を導体膜にて形成したもので、第２中心電極３６’は第１実施例とは異なって２ターン巻き回されている。

中心電極組立体３０’は回路基板４０’の表面に主面が平行状態で配置され、その上に永久磁石３１’が積み重ねられている。回路基板４０’は第１実施例と同様の多層基板であり、図８に示すように種々の整合用素子が内蔵されている。また、終端抵抗Ｒはチップ部品が使用され、回路基板４０’の表面に搭載されている。即ち、回路基板４０’の表面に形成した端子電極４９ａが第１中心電極３５’の一端である接続用電極３５ａ’と接続され、端子電極４９ｂが第１中心電極３５’の他端である接続用電極３５ｂ’と接続されている。また、端子電極４９ｃが第２中心電極３６’の一端である接続用電極３６ａ’と接続され、端子電極４９ｄが第２中心電極３６’の他端である接続用電極３６ｂ’と接続されている。さらに、第２中心電極３６’の所定箇所がタップ電極３７’とされ、回路基板４０’の表面に形成した端子電極４９ｅと接続されている。

この第２実施例においても、アイソレータとしての回路構成は、図４〜図６に示した第１〜第３回路例を採用することができ、それぞれの回路例における動作は第１実施例で説明したとおりである。図８には図６に示した第３回路例の構成が示されている。

（通信装置、図１２参照）
次に、本発明に係る通信装置として、携帯電話を例にして説明する。図１２は携帯電話２２０のＲＦ部分の電気回路を示し、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。

ここに、送信側アイソレータ２３１として、前記２ポート型の集中定数型アイソレータを使用することができる。このアイソレータを実装することにより、アイソレータ自体の良好な挿入損失特性、アイソレーション特性を利用した携帯電話を実現することができ、携帯電話の小型化、低背化にも寄与する。

（他の実施形態）
なお、本発明に係る非可逆回路素子及び通信装置は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

例えば、フェライト・磁石組立体３０や回路基板４０などの詳細な構成は任意である。また、第２実施例で示したように抵抗をチップ部品で構成する以外に、各種整合用コンデンサもチップ部品で構成してもよい。

本発明に係る非可逆回路素子（２ポート型アイソレータ）の第１実施例を示す分解斜視図である。 第１実施例である２ポート型アイソレータを構成するフェライトを示す斜視図である。 第１実施例である２ポート型アイソレータを構成する回路基板の一例を示す分解斜視図である。 第１実施例である２ポート型アイソレータの第１回路例を示す等価回路図である。 第１実施例である２ポート型アイソレータの第２回路例を示す等価回路図である。 第１実施例である２ポート型アイソレータの第３回路例を示す等価回路図である。 本発明に係る非可逆回路素子（２ポート型アイソレータ）の第２実施例を示す分解斜視図である。 第２実施例である２ポート型アイソレータを構成する回路基板の一例を示す分解斜視図である。 図４に示した第１回路例の電気特性を示すグラフである。 図５に示した第２回路例の電気特性を示すグラフである。 図６に示した第３回路例の電気特性を示すグラフである。 本発明に係る通信装置の電気回路を示すブロック図である。 従来の２ポート型アイソレータの等価回路図である。 従来の２ポート型アイソレータにおけるトラップ回路による電気特性を示すグラフである。

符号の説明

３０…フェライト・磁石組立体
３１…永久磁石
３２…フェライト
３５…第１中心電極
３６…第２中心電極
３７…タップ電極
４０…回路基板
２２０…携帯電話
Ｃ１，Ｃ２，ＣＰ２，ＣＳ１…整合用コンデンサ
Ｌ１，Ｌ２，Ｌ３，Ｌ４…インダクタンス
Ｒ…抵抗
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…グランドポート

Claims (8)

1. 永久磁石と、
   前記永久磁石により直流磁界が印加されるフェライトと、
   前記フェライトに配置され、一端が入力ポートに電気的に接続された第１中心電極と、
   前記第１中心電極と電気的絶縁状態で交差して前記フェライトに１ターン以上巻き回して配置され、一端が第１中心電極の他端に電気的に接続され、他端がグランドに電気的に接続された第２中心電極と、
   前記第２中心電極の所定箇所に電気的に接続されるとともに出力ポートに電気的に接続されたタップ電極と、
   前記入力ポートと前記第１及び第２中心電極の接続点との間に電気的に接続された第１整合用コンデンサと抵抗とからなる並列回路と、
   前記第１及び第２中心電極の接続点とグランドとの間に電気的に接続された第２整合用コンデンサと、
   を備えたことを特徴とする非可逆回路素子。
2. 直方体からなる永久磁石と、
   前記永久磁石により直流磁界が印加される直方体からなるフェライトと、
   前記フェライトに電極膜によって形成され、一端が入力ポートに電気的に接続された第１中心電極と、
   前記第１中心電極と電気的絶縁状態で交差して前記フェライトに電極膜によって該フェライトの長辺と平行な軸に対して１ターン以上巻き回して形成され、一端が第１中心電極の他端に電気的に接続され、他端がグランドに電気的に接続された第２中心電極と、
   前記フェライトに電極膜によって形成され、前記第２中心電極の所定箇所に電気的に接続されるとともに出力ポートに電気的に接続されたタップ電極と、
   前記入力ポートと前記第１及び第２中心電極の接続点との間に電気的に接続された第１整合用コンデンサと抵抗とからなる並列回路と、
   前記第１及び第２中心電極の接続点とグランドとの間に電気的に接続された第２整合用コンデンサと、
   前記第１中心電極、前記第２中心電極及び前記タップ電極と電気的に接続するための接続用電極を有し、前記永久磁石及び前記フェライトを保持する回路基板と、
   を備えたことを特徴とする非可逆回路素子。
3. 前記タップ電極と前記出力ポートとの間にインダクタンスを電気的に接続したことを特徴とする請求項１又は請求項２に記載の非可逆回路素子。
4. 前記第２中心電極とグランドとの間にインダクタンスを電気的に接続したことを特徴とする請求項１又は請求項２に記載の非可逆回路素子。
5. 前記入力ポートと前記第１中心電極との間にいま一つの整合用コンデンサを電気的に接続したことを特徴とする請求項１ないし請求項４のいずれかに記載の非可逆回路素子。
6. 前記永久磁石及び前記フェライトはそれらの主面が前記回路基板の表面に対して垂直に配置されていることを特徴とする請求項２に記載の非可逆回路素子。
7. 前記回路基板は多層基板からなり、前記第１整合用コンデンサ、前記抵抗及び前記第２整合用コンデンサが電極膜によって多層基板に内蔵されていることを特徴とする請求項２又は請求項６に記載の非可逆回路素子。
8. 請求項１ないし請求項７のいずれかに記載の非可逆回路素子を備えたことを特徴とする通信装置。

Images