CN116235295A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN116235295A
CN116235295A CN202180064367.8A CN202180064367A CN116235295A CN 116235295 A CN116235295 A CN 116235295A CN 202180064367 A CN202180064367 A CN 202180064367A CN 116235295 A CN116235295 A CN 116235295A
Authority
CN
China
Prior art keywords
conductive portion
conductive
insulating film
semiconductor device
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180064367.8A
Other languages
English (en)
Inventor
铃木敬史
河野一郎
儿谷昭一
三原一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Publication of CN116235295A publication Critical patent/CN116235295A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明的课题为制造一种适合高频收发的半导体装置。本发明的半导体装置的制造方法具备以下步骤：通过电镀在基板的第一面形成第一导电部；形成第一绝缘膜，该第一绝缘膜覆盖第一导电部及基板的第一面；在第一绝缘膜的一部分形成使第一导电部的一部分露出的开口；将第一导电部作为电极来进行电镀，在开口的内部形成导电栓；形成第二导电部，该第二导电部与导电栓的相反侧的端部电连接；与第二导电部电连接而配置半导体元件；利用密封材料密封半导体元件及第二导电部的至少一部分；以及将第一导电部、第一绝缘膜、导电栓、第二导电部、半导体元件、以及密封材料一体地从基板剥离。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置及半导体装置的制造方法。
背景技术
提出一种半导体装置，将作为天线使用的布线与半导体元件收纳于一个封装(参照专利文献1)。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2017/0236776号说明书
发明内容
发明所要解决的课题
在专利文献1所公开的制造方法中，在分别形成包含半导体芯片(半导体元件)和布线的半导体器件、和在电介质层的表面形成有天线的载体之后，将半导体器件与载体贴合来制造半导体装置。因此，在半导体器件所包含的半导体元件和载体所包含的天线之间的电接合部分容易产生不需要的电阻或电容。因此，难以制造一种适合高频收发的半导体装置。
另外，在专利文献1所公开的半导体装置中，由于天线是与载体所包含的电介质层的表面相接，且从电介质层露出而形成，因此，存在机械耐久性弱的问题。
用于解决课题的方案
根据第一方案，半导体装置的制造方法具备以下步骤：通过电镀在基板的第一面的至少一部分形成第一导电部；形成第一绝缘膜，该第一绝缘膜覆盖所述第一导电部、及所述基板的所述第一面中的未形成所述第一导电部的部分的至少一部分；在所述第一绝缘膜的一部分形成使所述第一导电部的一部分露出的开口；在所述第一绝缘膜的所述开口的内周面未形成种晶层，将所述第一导电部作为电极来进行电镀，在所述第一绝缘膜的所述开口的内部形成导电栓；形成第二导电部，该第二导电部与所述导电栓的与所述第一导电部侧相反的一侧的端部电连接；与所述第二导电部电连接而配置半导体元件；利用密封材料密封所述半导体元件及所述第二导电部的至少一部分；以及将所述第一导电部、所述第一绝缘膜、所述导电栓、所述第二导电部、所述半导体元件、以及所述密封材料一体地从所述基板剥离。
根据第二方案，半导体装置具备：半导体元件；作为天线的第一导电部；第二导电部，其与所述半导体元件电连接；导电栓，其与所述第一导电部和所述第二导电部电连接；以及第一绝缘膜，其覆盖所述第一导电部及所述第二导电部的至少一部分、以及所述导电栓，所述第一导电部的与所述导电栓侧相反的一侧的面从所述第一绝缘膜露出，所述第一导电部的所述面以外的面被所述第一绝缘膜覆盖。
发明效果
根据本发明的制造方法，能够制造高频导电特性优异的半导体装置。
根据本发明的半导体装置，能够实现天线部分的机械耐久性优异的半导体装置。
附图说明
图1是说明一实施方式的半导体装置的制造方法的图，是表示初始工序的图。
图2是说明一实施方式的半导体装置的制造方法的图，是表示接续图1的工序的图。
图3是说明一实施方式的半导体装置的制造方法的图，是表示接续图2的工序的图。
图4是说明一实施方式的半导体装置的制造方法的图，是表示接续图3的工序的图。
图5是说明一实施方式的半导体装置的制造方法的图，是表示接续图4的工序的图。
图6是表示一实施方式的半导体装置的图。
图7是表示第一导电部的形状的各种例的图。
具体实施方式
(一实施方式的半导体装置的制造方法)
图6是表示一实施方式的半导体装置100的图，图1至图5是用于说明半导体装置100的制造方法的图。各图中以箭头标记所表示的X方向、Y方向、以及Z方向是分别在各图中表示相同方向，以其箭头标记的指示方向为+方向。另外，X方向、Y方向、以及Z方向是彼此正交的方向。在本说明书中，也将X方向的位置称为X位置，将Y方向的位置称为Y位置。
(基板)
图1的(a)是表示用于制造半导体装置100的基板10的剖视图。基板10包含支承基板11、和在支承基板11的上表面(+Z侧的面)从支承基板11侧依次形成的第一金属层12及第二金属层13。
以下，将基板10的+Z侧的面称为“第一面”S1。
在图1的(a)及以下各图中，为了便于理解，相对于基板10的面内方向(X方向)，放大描绘与基板10的表面垂直的方向(Z方向)的长度。
此外，在图1的(b)以下的各图中，省略支承基板11的厚度的一部分而表示。
支承基板11由例如玻璃构成，作为一例，支承基板11的厚度为100～2000μm左右。
作为一例，第一金属层12是包含钛的层，作为一例，第一金属层12的厚度为0.05～1.0μm左右。第一金属层12也可以代替钛而包含钛(Ti)合金层(例如，钨钛(WTi)、钛铝(TiAl))、镍(Ni)、铬(Cr)、钽(Ta)等。
作为一例，第二金属层13是包含铜的层，作为一例，第二金属层13的厚度为0.1～3.0μm左右。第二金属层13也可以代替铜而包含铜(Cu)合金层(例如，钛铜(TiCu)、钛铜铁(TiCuFe))、镍(Ni)、铬(Cr)、钽(Ta)等。
在支承基板11与第一金属层12之间，也可以形成以碳等为主成分的未图示的剥离层。
若有贩卖符合上述条件的至少形成有第一金属层12、第二金属层13的支承基板11，则可将其购入而使用。
(第一导电部的形成)
图1的(b)是表示在基板10的+Z侧的面即第一面S1上，即在第二金属层13上，形成有第一导电部15及对准标记16的状态。在形成第一导电部15及对准标记16时，首先在第一面S1上的、即第二金属层13上的整个面形成光致抗蚀剂14，在该光致抗蚀剂14形成与第一导电部15及对准标记16的形状对应的所需的开口部。然后，通过将基板10浸于镀液来进行电解铜镀覆，而铜被镀覆至第二金属层13露出的部分(即光致抗蚀剂14的开口部)，形成第一导电部15及对准标记16。
其后，去除光致抗蚀剂14。
第一导电部15是在下述的半导体装置100中，成为天线的部分。
图1的(c)是表示从+Z方向观察形成有第一导电部15及对准标记16的基板10的俯视图。如图1的(c)所示，第一导电部15构成天线部，作为一例，该天线部具有在X方向上离开预定间隔而配置的、在Y方向上延伸的大致椭圆形的两个导电部。
X方向可指与XY平面一致的第一面S1的面内的第一方向。
此外，第一导电部15也可以还包含上述天线部以外的部分。另外，天线部不限于两个，也可以具有在X方向上离开预定间隔而配置的三个以上的导电部。
由于第一导电部15及对准标记16是基于在相同的光刻工序中同时形成的开口而形成，因此，可正确地掌握两者的X方向及Y方向的位置关系。因此，在以下的工序中，通过测量对准标记16的X位置及Y位置，可正确地掌握第一导电部15的X位置及Y位置。
(第一绝缘膜的形成)
图2的(a)是表示在基板10上，以覆盖第一导电部15及对准标记16的方式，形成有第一绝缘膜17的状态。第一绝缘膜17以覆盖基板10的第一面S1的中、未形成第一导电部15及对准标记16的部分的至少一部分的方式而形成。
作为一例，第一绝缘膜17通过在包含第一导电部15及对准标记16的支承基板11上贴附ABF膜(味的素累积膜，Ajinomoto build-up film)来形成。作为一例，第一绝缘膜17的厚度T1为100μm以上。也可以通过涂布液体状的材料来形成第一绝缘膜17。
(开口的形成)
图2的(b)是表示在第一绝缘膜17中的、相当于第一导电部15的一部分的上方(+Z方向)的部分形成有开口17a的状态。开口17a通过对第一绝缘膜17的预定部位照射激光等的整形后的光，使第一绝缘膜17的一部分蒸发而形成。第一导电部15的一部分通过开口17a而露出。
在形成开口17a之前，使用未图示的位置检测装置，测量对准标记16的X位置及Y位置。然后，基于对准标记16的位置测量结果，以一致的方式对与第一导电部15中的所需的部分对应的第一绝缘膜17的X位置及Y位置照射光，形成开口17a。
(导电栓的形成)
在图2的(b)所示的开口17a的内部，将第一导电部15作为电极进行电镀。
图2的(c)表示在开口17a的内部，通过将第一导电部15作为电极的电解铜镀覆，形成有以铜为主成分的导电栓18的状态。作为一例，导电栓18的长度(Z方向的长度)为100μm以上。此外，导电栓18的长度也可以比第一绝缘膜17的厚度T1短。
此外，在开口17a的内周面形成种晶层(seed layer)，并进行导电栓18的电镀的情况下，由于与开口17a的-Z侧的端部的附近相比，容易从镀液供给金属至开口17a的+Z侧的端部的附近的内周面，因此，镀覆的成膜速度变快。因此，有可能在开口17a中，仅其+Z侧的端部的附近由金属填充，-Z侧的端部的附近成为空洞。其结果，有可能无法形成具有足够低的电阻的导电栓18。
相对于此，在一实施方式中，如上所述，由于未在开口17a的内周面形成种晶层，而将第一导电部15作为电极进行电镀，因此，在开口17a中，从其-Z侧的端部(靠近第一导电部15的一侧)，依次填入金属。因此，在作为一例具有100μm以上的厚度的第一绝缘膜17形成的较深的开口17a的内部，可形成无空洞的、具有足够低的电阻的导电栓18。
另外，由于未在第一导电部15的表面形成种晶层，而是在通过电镀形成的第一导电部15的表面，通过电镀形成铜来作为导电栓18，因此，可将第一导电部15与导电栓18牢固地接合。进而，由于在第一导电部15与导电栓18之间不包含种晶层，因此，可将在第一导电部15与导电栓18之间形成的电容抑制为较小。由此，可将对在第一导电部15与导电栓18之间流动的高频电流的阻抗抑制为较小。
此外，导电栓18的径与开口17a的径D1大致相同。因此，为了降低导电栓18的电阻，虽然开口17a的径D1越大越好，但另一方面，若开口17a的径D1过大，则在第一导电部15与导电栓18之间形成的电容将增大。
因此，作为一例，开口17a的径D1设为与第一绝缘膜17的厚度T1相同程度。另外，作为一例，开口17a的径D1也可以为100μm以上。作为进一步的一例，开口17a的径D1也可以为第一绝缘膜17的厚度T1的0.5倍以上、且4倍以下。
此处，所谓开口17a的径D1是指，若开口17a为圆形则相当于其直径，若开口17a为正方形则相当于其一边的长度。另外，若开口17a为大致椭圆形，则径D1相当于其长半径与短半径的和，若开口17a为大致长方形，则径D1相当于未相对的两个边的长度的平均值。
(第一布线及第二布线的形成)
在图2的(c)所示的导电栓18及第一绝缘膜17的+Z侧的端面、及开口17a的内周面的一部分，通过无电解铜镀覆等形成导电性的种晶层。
图2的(d)是表示形成有种晶层19的状态的图。
图3的(a)是表示在种晶层19上(+Z侧)，形成有第一布线21的状态的图。在形成第一布线21时，在种晶层19上(+Z侧)通过层叠等形成干膜抗蚀剂20，将干膜抗蚀剂20的预定部分曝光后进行显影，由此，在干膜抗蚀剂20的预定位置形成开口。然后，将种晶层19作为电极，在干膜抗蚀剂20的开口的内部电镀铜等金属，由此，形成第一布线21。
其后，通过蚀刻等将干膜抗蚀剂20去除，并且将第一布线21作为蚀刻掩膜，通过蚀刻将种晶层19去除。
图3的(b)表示形成有第一布线21，且已去除干膜抗蚀剂20及种晶层19的状态。
图3的(c)表示在第一布线21上(+Z侧)形成有第二绝缘膜22，且在第二绝缘膜22的一部分形成有开口22a的状态。
在第一绝缘膜17及第一布线21上(+Z侧)形成第二绝缘膜22与上述第一绝缘膜17同样地，通过贴附ABF膜来进行。作为一例，第二绝缘膜22的厚度为30～50μm左右。
开口22a的形成，是通过在第二绝缘膜22的预定部位照射激光等的整形过的光，使第二绝缘膜22的一部分蒸发来形成。如图3的(c)所示，第一布线21的一部分通过开口22a而露出。
在图3的(c)所示的第二绝缘膜22的+Z侧的端面、从开口22a露出的第一布线21的一部分、以及开口22a的内周面，通过无电解铜镀覆等形成导电性的种晶层。
图3的(d)是表示形成有种晶层23的状态的图。
图4的(a)是表示在种晶层23上(+Z侧)形成有第二布线25a、25b的状态的图。以下，也将第二布线25a、25b合称为第二布线25。第二布线25与上述第一布线21同样地，在形成于种晶层23上(+Z侧)的干膜抗蚀剂24的预定位置形成开口，将种晶层23作为电极电镀铜等金属而形成。
然后，通过蚀刻等将干膜抗蚀剂24去除。
图4的(b)是表示在第二布线25b上(+Z侧)形成有立柱(post)27的状态的图。立柱27与上述第二布线25同样地，在形成于种晶层23及第二布线25上(+Z侧)的干膜抗蚀剂26的预定位置形成开口26a，在开口26a内将第二布线25作为电极电镀铜等金属而形成。
其后，通过蚀刻等将干膜抗蚀剂26去除，并且将第二布线25作为蚀刻掩膜，通过蚀刻将种晶层23去除。
(半导体元件的配置)
图4的(c)表示半导体元件29经由柱(pillar)28，与形成在基板10上的第二布线25a接合的状态。半导体元件29是从射频(RF)集成电路(IC)、中央处理器(CPU)等的逻辑电路IC、或动态随机存取内存(DRAM)等的存储器IC等的、自半导体晶圆切出的半导体集成电路芯片。
在半导体元件29的形成有半导体集成电路的主面(-Z侧的面)的一部分，在向第二布线25a接合之前，预先形成柱28及焊料(未图示)。半导体元件29的接合可使用各种倒装芯片接合器(Flip Chip Bonder)来进行。
另外，在向基板10接合之前，也可以研磨背面(与主面为相反侧的面)，使半导体元件29成为70μm至150μm左右的厚度。
在本说明书中，也将以上说明的种晶层19、第一布线21、种晶层23、第二布线25、立柱27、以及柱28的至少一部分称为「第二导电部」。第二导电部与导电栓18的与第一导电部15相反的一侧(+Z侧)的端部电连接。另外，半导体元件29配置为与第二导电部电连接。
此外，由于图4的(c)表示形成有第二导电部等的基板10及半导体元件29的一部分的剖面，因此，虽然第二布线25a与第二布线25b显示为绝缘，但第二布线25a与第二布线25b也可以一部分电导通。另外，第一导电部15与第二布线25b也可以一部分电导通。
(由密封材料进行密封)
通过密封材料将半导体元件29、柱28、第二布线25、以及立柱27的至少一部分密封。
图5的(a)表示在基板10上的第二绝缘膜22上形成的半导体元件29、柱28、第二布线25、以及立柱27的至少一部分通过密封材料30密封的状态。
作为密封材料30，例如可使用在环氧基底的树脂填充氧化硅等的填料的树脂。密封可通过压缩模制法，利用模具来加压液状的树脂而形成。或者，也可以通过转移模制法来形成。作为一例，密封材料30的厚度为200～700μm左右。
此外，柱28、第二布线25、以及立柱27均包含于上述第二导电部。因此换言之，该密封可以说是通过密封材料将半导体元件29、以及第二导电部的至少一部分密封。
(第三布线的形成)
图5的(b)是表示在密封材料30上(+Z侧)形成有第三布线31的状态的图。在形成第三布线31时，在密封材料30中的X位置及Y位置与立柱27的至少一部分一致的部分，通过光刻形成开口30a。然后，在密封材料30的上端面、开口30a的内周面、以及从开口30a露出的立柱27的上端形成未图示的种晶层。
然后，与上述第一布线21同样地，在形成于未图示的种晶层上(+Z侧)的未图示的干膜抗蚀剂的预定位置形成开口，将种晶层作为电极，电镀铜等金属，由此，形成第三布线31。在形成第三布线31后，去除未图示的干膜抗蚀剂，将第三布线31作为蚀刻掩膜，通过蚀刻将未图示的种晶层去除。
以下，将图5的(b)所示的第一导电部15、第一绝缘膜17、第二绝缘膜22、导电栓18、第二导电部19、21、23、25、27、28、半导体元件29、密封材料30、以及第三布线31合称为“中间生成体”50。
(从基板的剥离)
将中间生成体50一体地从基板10剥离。图5的(c)表示从基板10剥离的中间生成体50。
在将中间生成体50从基板10剥离时，作为一例，也可以首先将构成基板10的支承基板11，从中间生成体50、以及与中间生成体50一体形成的第二金属层13和第一金属层12剥离。而且之后，也可以通过蚀刻等，将第一金属层12及第二金属层13从中间生成体50依次去除。
通过将基板10从中间生成体50剥离，与基板10的第二金属层13密合而形成的第一导电部15在中间生成体50的-Z侧的端面露出。但是，第一导电部15中的从第一绝缘膜17露出的部分仅为其-Z侧的端面、即第一导电部15的与导电栓18侧相反的一侧的面。而且，第一导电部15的-Z侧的端面以外的面被第一绝缘膜17覆盖。
(第三金属层及焊料球的形成)
图6是表示完成的半导体装置100的剖面的图。
对于图5的(c)所示的中间生成体50，在从第一绝缘膜17露出的第一导电部15的-Z侧端面形成第三金属层32，在第三布线31的+Z侧端面的至少一部分形成焊料球33，由此，完成图6所示的半导体装置100。
作为一例，从第一导电部15侧依次通过镀覆而层叠以镍为主成分的层、以钯为主成分的层、以及以金为主成分的层而形成第三金属层32。该情况下，第三金属层32的下端部(-Z侧的端部)被耐腐蚀性高的金覆盖。
此外，也可以省略形成以镍为主成分的层、或以钯为主成分的层的至少一个。
向第三布线31的+Z侧端面形成焊料球33通过在第三布线31的+Z侧端面配置焊料球33并进行加热回焊来形成。
通过以上的工序，完成图6所示的半导体装置100。
此外，在以上的说明中，虽然第一导电部15、导电栓18、第一布线21、第二布线25、以及第三布线31均通过电解铜镀覆而形成，但也可以通过其他金属的电镀来形成他们的中的至少一部分。
但是，尤其是关于第一导电部15及导电栓18，通过以相同材料的物质(金属)来形成，可进一步提高他们的结合强度。
此外，在以上的说明中，虽然第一绝缘膜17由一种材料形成，但也可以将由彼此不同的材料所构成的多个膜重叠而形成。作为多个膜，例如，也可以使用彼此线膨胀系数不同的材料的膜。例如，也可以将线膨胀系数相对较大但与第一导电部15等的密合性高的材料的膜、与线膨胀系数相对较小的膜重叠而形成。该情况下，能够提高与第一导电部15等的密合性，且作为整体将第一绝缘膜17的线膨胀系数抑制为较小。
另外，用于形成第一布线21的种晶层19的形成不限于如图2的(d)所示，在导电栓18及第一绝缘膜17的+Z侧的端面、以及开口17a的内周面的一部分直接形成种晶层19的方法。例如，也可以在图2的(c)所示的状态的第一绝缘膜17及导电栓18上(+Z侧)，通过ABF膜等来形成第三绝缘膜，在第三绝缘膜的中X位置及Y位置与导电栓18一致的部分形成开口。而且，也可以在从该开口露出的导电栓18、第三绝缘膜的+Z侧的端面、以及该开口的内周面形成种晶层19。
此外，对准标记16也可以不是如图1的(b)及图1的(c)所示在第一导电部15的附近形成，而是在从第一导电部15向X方向或Y方向远离的位置形成。例如，也可以在基板10的第一面S1中的、在之后的工序中未被第一绝缘膜17覆盖的周边部形成对准标记16。
此外，虽然在图1至图5中，表示一个半导体装置100的制造工序，但也可以将基板10设为比半导体装置100足够大的基板，在基板10上将半导体装置100在X方向或Y方向上排列多个而形成。该情况下，在将基板10从一体地形成的多个中间生成体50剥离后，可将一体地形成的多个中间生成体50切断以进行单片化。
该情况下，对准标记16也可以与多个半导体装置100的各个对应而分别形成。或者，也可以配置比半导体装置100的排列数更少数量的对准标记16。该情况下，就对准标记16而言，也可以在之后的工序中未被第一绝缘膜17覆盖的周边部形成对准标记16。
此外，在以上的说明中，虽然设为在基板10上形成第一布线21、第二布线25、以及第三布线31的三层布线，但在基板10上形成的布线的层数不限于此。即，布线也可以为一层，也可以为四层以上。关于四层以上的布线的形成，利用与上述第一布线21、第二布线25、或第三布线31相同的方法来形成即可。
另外，根据半导体装置100的用途，也可以省略形成上述焊料球33、或第三金属层32中的至少一个。
此外，半导体装置100中成为天线的部分即第一导电部15的基板10的第一面S1内的形状当然不限于具有图1的(c)所示的大致椭圆形状的两个部分。也可以为其他形状。
图7的(a)至图7的(c)是分别表示在基板10的第一面S1内形成的第一导电部15的其他形状的例的图。在图7的(a)所示的例中，第一导电部15的形状是大致正方形的导电部在X方向配置两列，在Y方向配置两列共计四个的形状。
在图7的(b)所示的例中，第一导电部15的形状是大致圆形的导电部在X方向配置两列，在Y方向配置两列共计四个的形状。而且，在图7的(c)所示的例中，第一导电部15的形状是大致正方形的导电部在X方向配置四列，在Y方向配置四列共计十六个的形状。
(一实施方式的半导体装置的制造方法的效果)
(1)以上的半导体装置的制造方法具备以下步骤：通过电镀于基板10的第一面S1的至少一部分形成第一导电部15；形成第一绝缘膜17，该第一绝缘膜17覆盖第一导电部15及基板10的第一面S1中的未形成第一导电部15的部分的至少一部分；在第一绝缘膜17的一部分形成使第一导电部15的一部分露出的开口17a；以及在第一绝缘膜17的开口17a的内周面不形成种晶层，而将第一导电部15作为电极来进行电镀，在第一绝缘膜17的开口17a的内部形成导电栓18。进而具备以下步骤：形成第二导电部19、21、23、25、27、28，该第二导电部与导电栓18的与第一导电部15相反的一侧的端部电连接；与第二导电部电连接而配置半导体元件29；通过密封材料30来密封半导体元件29及第二导电部的至少一部分；以及将第一导电部15、第一绝缘膜17、导电栓18、第二导电部、半导体元件29、以及密封材料30一体地从基板10剥离。
通过该结构，即便在第一绝缘膜17的厚度厚，而开口17a的深度深的情况下，也能够在开口17a的内部确实地形成导电栓18，能够制造电阻及阻抗低的导电栓18。因此，可制造高频导电特性优异的半导体装置。
(2)形成100μm以上的厚度的绝缘膜作为第一绝缘膜17，形成100μm以上的长度的栓作为导电栓18，由此，能够将第一导电部15与第一布线21的间隔设为100μm以上的长度。由此，在将第一导电部15作为天线使用的情况下，由于能降低来自第一布线21的对天线的电磁性的不良影响，因此，可制造高性能的通信用半导体装置。
(一实施方式的半导体装置)
如上所述，图6是表示通过上述一实施方式的半导体装置的制造方法而制造的一实施方式的半导体装置100的图。由于在上述一实施方式的半导体装置的制造方法中所说明的半导体装置100的结构或特征，也全部沿用在一实施方式的半导体装置100中，因此，关于他们的说明因重复而省略。
(一实施方式的半导体装置的效果)
(3)半导体装置100具备：半导体元件29；作为天线的第一导电部15；与半导体元件29电连接的第二导电部19、21、23、25、27、28；以及与第一导电部15和第二导电部电连接的导电栓18。半导体装置100进而具备：第一绝缘膜17，其覆盖第一导电部15及第二导电部的至少一部分、以及导电栓18。而且，第一导电部15的与导电栓18相反的一侧的面从第一绝缘膜17露出，第一导电部15的与导电栓18相反的一侧的面以外的面被第一绝缘膜17覆盖。
在该结构中，由于作为天线的第一导电部15几乎全部埋设于第一绝缘膜17的内部，因此，即便异物从外部与第一导电部15接触，第一导电部15也不会剥离或损伤。因此，可实现天线部分的机械耐久性优异的半导体装置。
(4)将第一导电部15与第二导电部19、21、23、25、27、28的间隔设为100μm以上，将导电栓18的长度设为100μm以上，由此，由于能够降低来自第二导电部的对作为天线的第一导电部15的电磁性的不良影响，因此，可实现高性能的通信用半导体装置。
(5)通过采用在第一导电部15的与导电栓18相反的一侧的面形成包含金的金属膜的结构，可实现提高作为天线的第一导电部15的耐腐蚀性的半导体装置。
本发明不限定于以上内容。在本发明的技术思想的范围内所能想到的其他方式也包含于本发明的范围内。
符号说明
100—半导体装置；11—支承基板；12—第一金属层；13—第二金属层；15—第一导电部；16—对准标记；17—第一绝缘膜；17a—开口；18—导电栓；21—第一布线；25(25a、25b)—第二布线；27—立柱；28—柱；29—半导体元件；30—密封材料；32—第三金属层；33—焊料球。

Claims (10)

1.一种半导体装置的制造方法，其特征在于，具备以下步骤：
通过电镀在基板的第一面的至少一部分形成第一导电部；
形成第一绝缘膜，该第一绝缘膜覆盖所述第一导电部、及所述基板的所述第一面中的未形成所述第一导电部的部分的至少一部分；
在所述第一绝缘膜的一部分形成使所述第一导电部的一部分露出的开口；
在所述第一绝缘膜的所述开口的内周面未形成种晶层，将所述第一导电部作为电极来进行电镀，在所述第一绝缘膜的所述开口的内部形成导电栓；
形成第二导电部，该第二导电部与所述导电栓的与所述第一导电部侧相反的一侧的端部电连接；
与所述第二导电部电连接而配置半导体元件；
利用密封材料密封所述半导体元件及所述第二导电部的至少一部分；以及
将所述第一导电部、所述第一绝缘膜、所述导电栓、所述第二导电部、所述半导体元件、以及所述密封材料一体地从所述基板剥离。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
形成100μm以上的厚度的绝缘膜作为所述第一绝缘膜；
形成100μm以上的长度的栓作为所述导电栓。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述开口的径为所述第一绝缘膜的厚度的0.5倍以上且4倍以下。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，
所述第一绝缘膜的形成是重叠彼此线膨胀系数不同的多个膜而形成的。
5.根据权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
在将所述第一导电部、所述第一绝缘膜、所述导电栓、所述第二导电部、所述半导体元件、以及所述密封材料一体地从所述基板剥离后，在所述第一导电部的与所述导电栓侧相反的一侧的面镀覆包含金的金属。
6.根据权利要求1至5中任一项所述的半导体装置的制造方法，其特征在于，
所述第一导电部包含天线部，该天线部具有在所述第一面内的至少第一方向上隔开预定间隔分离配置的多个导电部。
7.一种半导体装置，其特征在于，具备：
半导体元件；
作为天线的第一导电部；
第二导电部，其与所述半导体元件电连接；
导电栓，其与所述第一导电部和所述第二导电部电连接；以及
第一绝缘膜，其覆盖所述第一导电部及所述第二导电部的至少一部分、以及所述导电栓，
所述第一导电部的与所述导电栓侧相反的一侧的面从所述第一绝缘膜露出，
所述第一导电部的所述面以外的面被所述第一绝缘膜覆盖。
8.根据权利要求7所述的半导体装置，其特征在于，
所述第一导电部与所述导电栓为相同材质的物质。
9.根据权利要求7或8所述的半导体装置，其特征在于，
所述第一导电部与所述第二导电部的间隔为100μm以上，所述导电栓的长度为100μm以上。
10.根据权利要求7至9中任一项所述的半导体装置，其特征在于，
在所述第一导电部的与所述导电栓侧相反的一侧的面形成包含金的金属的膜。
CN202180064367.8A 2020-09-25 2021-06-29 半导体装置及半导体装置的制造方法 Pending CN116235295A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-161408 2020-09-25
JP2020161408A JP6985477B1 (ja) 2020-09-25 2020-09-25 半導体装置および半導体装置の製造方法
PCT/JP2021/024471 WO2022064803A1 (ja) 2020-09-25 2021-06-29 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN116235295A true CN116235295A (zh) 2023-06-06

Family

ID=79193307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180064367.8A Pending CN116235295A (zh) 2020-09-25 2021-06-29 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
JP (1) JP6985477B1 (zh)
KR (1) KR20230019926A (zh)
CN (1) CN116235295A (zh)
TW (1) TW202234600A (zh)
WO (1) WO2022064803A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010124005A (ja) * 2010-03-09 2010-06-03 Ibiden Co Ltd 半導体チップモジュール及び半導体チップモジュールの製造方法
JP2014236102A (ja) * 2013-05-31 2014-12-15 凸版印刷株式会社 貫通電極付き配線基板、その製造方法及び半導体装置
JP6533089B2 (ja) * 2015-04-21 2019-06-19 京セラ株式会社 配線基板
US11195787B2 (en) 2016-02-17 2021-12-07 Infineon Technologies Ag Semiconductor device including an antenna
JP6793755B2 (ja) * 2016-12-22 2020-12-02 三井金属鉱業株式会社 多層配線板の製造方法
JP6816046B2 (ja) * 2018-02-06 2021-01-20 アオイ電子株式会社 半導体装置の製造方法
KR102565703B1 (ko) * 2018-07-18 2023-08-10 삼성전기주식회사 패키지 기판 및 이를 포함하는 칩 패키지

Also Published As

Publication number Publication date
JP2022054298A (ja) 2022-04-06
TW202234600A (zh) 2022-09-01
JP6985477B1 (ja) 2021-12-22
KR20230019926A (ko) 2023-02-09
WO2022064803A1 (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
US20230317645A1 (en) Package structure with antenna element
TWI390683B (zh) 半導體封裝及其製造方法
CN106356358B (zh) 半导体封装及其制造方法
US8415789B2 (en) Three-dimensionally integrated semicondutor device and method for manufacturing the same
KR100639738B1 (ko) 회로 장치의 제조 방법
US9595453B2 (en) Chip package method and package assembly
TWI715567B (zh) 晶片封裝
US10262967B2 (en) Semiconductor packages
TWI404188B (zh) 半導體元件用基板之製造方法及半導體裝置
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
US8258599B2 (en) Electronics package with an integrated circuit device having post wafer fabrication integrated passive components
TW200913206A (en) Interconnect in a multi-element package
JP2008172267A (ja) 集積回路パッケージの製造方法および集積回路パッケージ
TW201631701A (zh) 以聚合物部件爲主的互連體
TWI521661B (zh) 導線架基板之製造方法與半導體裝置
KR20020075188A (ko) 회로 장치의 제조 방법
US7053492B2 (en) Circuit device and method of manufacturing the same
CN112071822A (zh) 半导体装置及制造半导体装置的方法
WO2018113573A1 (zh) 一种具有低电阻损耗三维封装结构及其工艺方法
US7745260B2 (en) Method of forming semiconductor package
TWI459514B (zh) A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same
US9024439B2 (en) Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same
CN116235295A (zh) 半导体装置及半导体装置的制造方法
CN115799074A (zh) 一种嵌入式封装结构的制作方法
CN112992806A (zh) 半导体封装装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination