JP7382342B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP7382342B2
JP7382342B2 JP2020558285A JP2020558285A JP7382342B2 JP 7382342 B2 JP7382342 B2 JP 7382342B2 JP 2020558285 A JP2020558285 A JP 2020558285A JP 2020558285 A JP2020558285 A JP 2020558285A JP 7382342 B2 JP7382342 B2 JP 7382342B2
Authority
JP
Japan
Prior art keywords
laminate
support substrate
solution
layer
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020558285A
Other languages
English (en)
Other versions
JPWO2020105485A1 (ja
Inventor
利美 中村
哲朗 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of JPWO2020105485A1 publication Critical patent/JPWO2020105485A1/ja
Application granted granted Critical
Publication of JP7382342B2 publication Critical patent/JP7382342B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体パッケージの製造方法に関する。
近年、プリント配線板の実装密度を上げて小型化するために、プリント配線板の多層化が広く行われるようになってきている。このような多層プリント配線板は、携帯用電子機器の多くで、軽量化や小型化を目的として利用されている。そして、この多層プリント配線板には、層間絶縁層の更なる厚みの低減、及び配線板としてのより一層の軽量化が要求されている。
このような要求を満たす技術として、コアレスビルドアップ法を用いた多層プリント配線板の製造方法が採用されている。コアレスビルドアップ法とは、いわゆるコア（芯材）上にビルドアップ法と呼ばれる手法で絶縁層と配線層とを交互に積層（ビルドアップ）して多層化した後、コア（芯材）を除去してビルドアップ層のみで配線板を形成する方法である。コアレスビルドアップ法においては、支持体と多層プリント配線板との剥離を容易に行えるように、キャリア付銅箔を使用することが提案されている。例えば、特許文献１（特開２００５－１０１１３７号公報）には、キャリア付銅箔のキャリア面に絶縁樹脂層を貼り付けて支持体とし、キャリア付銅箔の極薄銅層側にフォトレジスト加工、パターン電解銅めっき、レジスト除去等の工程により第一の配線導体を形成した後、ビルドアップ配線層を形成し、キャリア付支持基板を剥離し、極薄銅層を除去することを含む、半導体素子搭載用パッケージ基板の製造方法が開示されている。
とりわけ、電子デバイスのより一層の小型化及び省電力化に伴い、半導体チップ及びプリント配線板の高集積化及び薄型化へのニーズが高まっている。かかるニーズを満たす次世代パッケージング技術として、ＦＯ－ＷＬＰ（Ｆａｎ－Ｏｕｔ Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｉｎｇ）やＰＬＰ（Ｐａｎｅｌ Ｌｅｖｅｌ Ｐａｃｋａｇｉｎｇ）の採用が近年検討されている。そして、ＦＯ－ＷＬＰやＰＬＰにおいても、コアレスビルドアップ法の採用が検討されている。そのような工法の一つとして、コアレス支持体表面に配線層及び必要に応じてビルドアップ配線層を形成し、さらに必要に応じて支持体を剥離した後に、チップの実装を行う、ＲＤＬ－Ｆｉｒｓｔ（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ－Ｆｉｒｓｔ）法と呼ばれる工法がある。例えば、特許文献２（特開２０１５－３５５５１号公報）には、ガラス又はシリコンウエハからなる支持体の主面への金属剥離層の形成、その上への絶縁樹脂層の形成、その上へのビルドアップ層を含む再配線層（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）の形成、その上への半導体集積回路の実装及び封止、支持体の除去による剥離層の露出、剥離層の除去による２次実装パッドの露出、並びに２次実装パッドの表面への半田バンプの形成、並びに２次実装を含む、半導体装置の製造方法が開示されている。
ＦＯ－ＷＬＰやＰＬＰの採用が検討される近年の技術動向を受けて、ビルドアップ層の薄型化が求められている。しかしながら、ビルドアップ層が薄い場合、コアレスビルドアップ法を用いて作製したビルドアップ層付基材から、基材を剥離する際、ビルドアップ層が局部的に大きく湾曲することがある。かかるビルドアップ層の大きな湾曲は、ビルドアップ層内部の配線層の断線や剥離を引き起こし、その結果、配線層の接続信頼性を低下させうる。かかる問題に対処すべく、多層積層体に補強シートを積層してハンドリング性を向上させることが提案されている。例えば、特許文献３（国際公開第２０１８／０９７２６５号）には、多層積層体に可溶性粘着層を介して補強シートを積層させることにより、多層配線層を局部的に大きく湾曲させないように補強することが開示されており、それにより多層配線層の接続信頼性と多層配線層表面の平坦性（コプラナリティ）を向上できるとされている。また、特許文献４（国際公開第２０１８／０９７２６６号）には、島状又はストライプ状等の間欠パターンで構成された可溶性粘着層を備えた粘着シートが開示されている。特許文献４には、かかる粘着シートをプリント配線板等の被着体に貼り付けて補強した後、当該粘着シートを剥離する際に、溶液を可溶性粘着層の上記パターンの隙間に効果的に浸透させて粘着剤の溶解等を促進することや、当該溶液に界面活性剤やアルコール溶液等を添加することで浸透性を改善することも開示されている。
特開２００５－１０１１３７号公報 特開２０１５－３５５５１号公報 国際公開第２０１８／０９７２６５号 国際公開第２０１８／０９７２６６号
補強シートを再配線層に貼り付けるための粘着層として間欠パターンで構成された可溶性粘着層を採用すること、及び可溶性粘着層を溶解可能な溶液（以下、「溶解液」と称することがある）に界面活性剤等を添加することは、補強シートの迅速な剥離に寄与するため好ましい。しかしながら、溶解液の浸透には未だ時間を要するため、更なる改善が望まれる。また、可溶性粘着層を溶解又は軟化する際には、半導体チップ等のデバイスが再配線層に実装及び樹脂封止された状態の積層体を溶解液に浸漬するため、当該溶解液との接触によりデバイス及び樹脂封止材が受けるダメージを抑制することも望まれる。
本発明者らは、今般、半導体パッケージの製造において、役目を果たした補強シートを剥離する際、積層体の下端面部分を溶解液に選択的に浸漬させ、圧力差により溶解液を粘着層が存在する内部空間内に浸透させることで、溶解液に起因するデバイスのダメージを抑制しつつ、粘着層を速やかに溶解又は軟化できるとの知見を得た。
したがって、本発明の目的は、溶解液に起因するデバイスのダメージを抑制しつつ、粘着層を速やかに溶解又は軟化させて、役目を果たした補強シートを剥離することが可能な、半導体パッケージの製造方法を提供することにある。
本発明の一態様によれば、半導体パッケージの製造方法であって、
（ａ）基材シートと、該基材シートの少なくとも一方の面に間欠パターンで設けられた可溶性粘着層を備えた、粘着シートを用意する工程と、
（ｂ）第１支持基板上に再配線層を備えた第１積層体を作製する工程と、
（ｃ）前記粘着シートを用いて、前記第１積層体の前記再配線層側の表面に、第２支持基板が前記可溶性粘着層を介して結合された第２積層体を得る工程と、
（ｄ）前記第２積層体から前記第１支持基板を剥離して、前記再配線層の前記第２支持基板から離れた側の表面が露出した第３積層体を得る工程と、
（ｅ）前記第３積層体の前記再配線層側の表面に半導体チップを実装し、かつ、前記半導体チップを樹脂封止して、上端面、下端面、右端面及び左端面からなる外周端面を備えた第４積層体を得る工程と、
（ｆ）前記第４積層体の前記右端面及び前記左端面を１対の封止部材で封止し、前記第４積層体を前記下端面が下にかつ前記上端面が上になるような角度で、前記下端面を溶液に選択的に浸漬させる工程と、
（ｇ）前記第４積層体の前記第２支持基板及び前記再配線層間の内部空間と、前記溶液との間に圧力差を与えて、該圧力差により前記溶液を前記内部空間内に浸透させ、それにより前記可溶性粘着層を溶解又は軟化させる工程と、
（ｈ）前記可溶性粘着層が溶解又は軟化された状態で、前記第４積層体から前記第２支持基板を剥離して半導体パッケージを得る工程と、
を含む、方法が提供される。
本発明による半導体パッケージの製造方法の一例における、初期の工程を示す工程流れ図である。 本発明による半導体パッケージの製造方法の一例における、図１Ａに示される工程に続く工程を示す工程流れ図である。 吸引冶具及び背面板を用いた第４積層板の固定及び浸漬を説明するための断面模式図である。 図２Ａに示される第４積層板を含む構造物を吸引冶具の正面板側から正面板等を取り外した状態で観察した正面模式図である。 本発明で用意する粘着シートの一態様を示す断面模式図である。 図３Ａに示される粘着シートの上面模式図である。
本発明による半導体パッケージの製造方法は、（ａ）粘着シートの用意、（ｂ）第１積層体の作製、（ｃ）補強シートの積層、（ｄ）第１支持基板の剥離、（ｅ）半導体チップの実装、（ｆ）溶解液への浸漬、（ｇ）粘着層の溶解又は軟化、及び（ｈ）補強シートの剥離の各工程を含む。
以下、図面を参照しながら、工程（ａ）から工程（ｈ）までの各々について説明する。
（ａ）粘着シートの用意
図３Ａ及び図３Ｂに示されるように、基材シート１５と、基材シート１５の少なくとも一方の面に間欠パターンで設けられた可溶性粘着層１６とを備えた、粘着シート１７を用意する。粘着シート１７の詳細については後述するものとする。なお、粘着シートには、粘着層を介して基材シート自体を被着体に接着させるために用いられる「接着型粘着シート」と、粘着層を被着体又は第二の基材シートに転写させて当初の基材シートを剥離することで、被着体又は第二の基材シートに粘着性を付与するために用いられる「転写型粘着シート」の２つのタイプが存在する。この点、本発明で用意する粘着シート１７は接着型粘着シート及び転写型粘着シートのいずれであってもよい。
（ｂ）第１積層体の作製
図１Ａ（ｉ）に示されるように、第１支持基板１０上に再配線層１２を備えた第１積層体１４を作製する。第１支持基板１０は再配線層１２を形成するためのベースとなるものである。第１支持基板１０は、いわゆるキャリア付金属箔の形態であってもよく、公知の層構成が採用可能である。第１支持基板１０は、基材、剥離層及び金属層を順に備えるものであってもよく、例えば特許文献３（国際公開第２０１８／０９７２６５号）に開示される積層シートを好ましく用いることができる（この積層シートの基材は樹脂フィルム、ガラス又はセラミックスで構成されうる）。この場合、再配線層１２が第１支持基板１０の金属層表面に作製されるのが好ましい。
本発明において、再配線層とは、絶縁層と当該絶縁層の内部及び／又は表面に形成された配線層とを含む層を意味する。この再配線層を介して、例えば半導体チップ上に配置されたチップ電極と、プリント配線板上にチップ電極よりも大きいピッチで配置された端子とを電気的に接続することができる。再配線層１２の形成は、公知の手法に従って行えばよく、特に限定されない。例えば、前述したビルドアップ法により、絶縁層と配線層とを交互に積層して多層化することで再配線層１２を形成することができる。
（ｃ）補強シートの積層
図１Ａ（ｉｉ）に示されるように、粘着シート１７を用いて、第１積層体１４の再配線層１２側の表面に、第２支持基板１８が可溶性粘着層１６を介して結合された第２積層体２０を得る。例えば、第１積層体１４の再配線層１２側の表面に粘着シート１７を用いて第２支持基板１８を貼り付けることにより、第２積層体２０を得ることができる。こうすることで、再配線層１２は第２支持基板１８によって大きく湾曲されないように補強されることができる。すなわち、第２支持基板１８が補強シートとして機能するため、再配線層１２の表面及び／又は内部の配線層の断線や剥離を回避して、再配線層１２の接続信頼性を向上することができる。また、湾曲が効果的に防止ないし抑制されることで、再配線層１２表面の平坦性（コプラナリティ）を向上することができる。
粘着シート１７が接着型粘着シートである場合には、第１積層体１４の再配線層１２側の表面に粘着シート１７を貼り付けて、基材シート１５自体を第２支持基板１８として用いるのが好ましい。一方、粘着シート１７が転写型粘着シートである場合には、第１積層体１４と第２支持基板１８との結合に先立ち、第２支持基板１８、又は第１積層体１４に粘着シート１７を貼り付けて、可溶性粘着層１６を第２支持基板１８、又は第１積層体１４に転写するとともに、基材シート１５を剥離するのが好ましい。転写方法は特に限定されるものではなく、例えばロールラミネーション等の公知の手法が採用可能である。
第２支持基板１８は第１支持基板１０よりもビッカース硬度が低いものであるのが好ましい。これにより、第２支持基板１８自体が撓むことで、積層又は剥離時に発生しうる応力を上手く逃がすことができ、その結果、再配線層１２の湾曲を効果的に防止ないし抑制することができる。第２支持基板１８のビッカース硬度は再配線層１２のビッカース硬度の２％以上９９％以下であるのが好ましく、より好ましくは６％以上９０％以下、さらに好ましくは１０％以上８５％以下である。第２支持基板１８のビッカース硬度が５０ＨＶ以上７００ＨＶ以下であるのが好ましく、より好ましくは１５０ＨＶ以上５５０ＨＶ以下、さらに好ましくは１７０ＨＶ以上５００ＨＶ以下である。なお、本明細書においてビッカース硬度はＪＩＳ Ｚ ２２４４－２００９に記載される「ビッカース硬さ試験」に準拠して測定されるものである。
参考のため、候補となりうる各種材料のビッカース硬度ＨＶを以下に例示する：サファイアガラス（２３００ＨＶ）、超硬合金（１７００ＨＶ）、サーメット（１６５０ＨＶ）、石英（水晶）（１１０３ＨＶ）、ＳＫＨ５６（高速度工具鋼鋼材、ハイス）（７２２ＨＶ）、強化ガラス（６４０ＨＶ）、ＳＵＳ４４０Ｃ（ステンレス鋼）（６１５ＨＶ）、ＳＵＳ６３０（ステンレス鋼）（３７５ＨＶ）、チタン合金６０種（６４合金）（２８０ＨＶ前後）、インコネル（耐熱ニッケル合金）（１５０ＨＶ以上２８０ＨＶ以下）、Ｓ４５Ｃ（機械構造用炭素鋼）（２０１ＨＶ以上２６９ＨＶ以下）、ハステロイ合金（耐食ニッケル合金）（１００ＨＶ以上２３０ＨＶ以下）、ＳＵＳ３０４（ステンレス鋼）（１８７ＨＶ）、ＳＵＳ４３０（ステンレス鋼）（１８３ＨＶ）、鋳鉄（１６０ＨＶ以上１８０ＨＶ以下）、チタン合金（１１０ＨＶ以上１５０ＨＶ以下）、黄銅（８０ＨＶ以上１５０ＨＶ以下）、及び青銅（５０ＨＶ以上１００ＨＶ以下）。
第２支持基板１８の材質は特に限定されないが、樹脂、金属、ガラス、又はそれらの組合せが好ましい。樹脂の例としては、エポキシ樹脂、ポリイミド樹脂、ポリエチレン樹脂、及びフェノール樹脂が挙げられ、このような樹脂と繊維補強材とからなるプリプレグであってもよい。金属の例としては、上記ビッカース硬度やばね限界値Ｋｂ０．１の観点から、ステンレス鋼、銅合金（例えば青銅、リン青銅、銅ニッケル合金、銅チタン合金）が挙げられるが、耐薬品性の観点からステンレス鋼が特に好ましい。第２支持基板１８の形態は、再配線層１２の湾曲を防止ないし抑制できるかぎり、シート状に限らず、フィルム、板、及び箔の他の形態であってもよく、好ましくはシート又は板の形態である。第２支持基板１８はこれらのシート、フィルム、板、及び箔等が積層されたものであってもよい。第２支持基板１８の典型例としては、金属シート、樹脂シート（特に硬質樹脂シート）、ガラスシートが挙げられる。第２支持基板１８の厚さは、第２支持基板１８の強度保持及び第２支持基板１８のハンドリング容易性の観点から、好ましくは１０μｍ以上１ｍｍ以下であり、より好ましくは５０μｍ以上８００μｍ以下、さらに好ましくは１００μｍ以上６００μｍ以下である。第２支持基板１８が金属シート（例えばステンレス鋼シート）である場合、金属シートにおける、可溶性粘着層１６と密着する側の表面の十点平均粗さＲｚ－ｊｉｓ（ＪＩＳ Ｂ ０６０１－２００１に準拠して測定される）は０．０５μｍ以上５００μｍ以下であるのが好ましく、より好ましくは０．５μｍ以上４００μｍ以下、さらに好ましくは１μｍ以上３００μｍ以下である。このような表面粗さであると、表面の凹凸に起因するアンカー効果によって、可溶性粘着層１６との密着性が高まり、可溶性粘着層１６における適度な剥離強度が実現すると考えられる。
（ｄ）第１支持基板の剥離
図１Ａ（ｉｉｉ）に示されるように、第２積層体２０から第１支持基板１０を剥離して、再配線層１２の第２支持基板１８から離れた側の表面が露出した第３積層体２２を得る。こうすることで、例えば第１支持基板１０を構成する基材及び剥離層等が再配線層１２から剥離除去される。この剥離除去は物理的な剥離により行われるのが好ましい。物理的剥離法は、手や治工具、機械等で第１支持基板１０を再配線層１２から引き剥がすことにより分離する手法である。このとき、可溶性粘着層１６を介して密着した第２支持基板１８が再配線層１２を補強していることで、再配線層１２が局部的に大きく湾曲するのを防止することができる。すなわち、第２支持基板１８は、第１支持基板１０が剥離される間、引き剥がし力に抗すべく再配線層１２を補強し、湾曲をより一層効果的に防止ないし抑制することができる。こうして湾曲により引き起こされることがある再配線層１２の内部及び／又は表面の配線層の断線や剥離を回避して、再配線層１２の接続信頼性を向上することができる。また、湾曲が効果的に防止ないし抑制されることで、再配線層１２表面の平坦性（コプラナリティ）を向上することができる。なお、第１支持基板１０が金属層を含む場合には、第１支持基板１０の剥離後に第３積層体２２の表面に残留しうる金属層をエッチングにより除去するのが好ましい。金属層のエッチングはフラッシュエッチング等の公知の手法に基づき行えばよい。
（ｅ）チップ実装
図１Ｂ（ｉｖ）に示されるように、第３積層体２２の再配線層１２側の表面に半導体チップ２４を実装し、かつ、半導体チップ２４を封止材２６で樹脂封止して、上端面、下端面、右端面及び左端面からなる外周端面を備えた第４積層体２８を得る。本発明の方法においては、再配線層１２の表面に可溶性粘着層１６を介して第２支持基板１８を積層することで、半導体チップ２４の実装に有利となる優れた表面平坦性（コプラナリティ）を再配線層１２の第２支持基板１８から離れた側の表面において実現することができる。すなわち、半導体チップ２４の実装時においても、再配線層１２は第２支持基板１８によって局部的に大きく湾曲されずに済む。その結果、半導体チップ２４の接続歩留まりを高くすることができる。なお、第４積層体２８の各端面の長さはそれぞれ異なっていてもよい。例えば、第４積層体２８が矩形状の場合、長辺側の両端面をそれぞれ上端面及び下端面と設定してもよく、短辺側の両端面をそれぞれ上端面及び下端面と設定してもよい。この点、後述する粘着層の溶解又は軟化工程において、第４積層体２８の上端面に接続されたポンプを用いて吸引を行う場合には、吸引する面積を広げる観点から、長辺側の両端面をそれぞれ上端面及び下端面とするのが好ましい。
チップ実装に先立ち、再配線層１２の第２支持基板１８から離れた側の表面に前処理を施してもよく、そのような前処理の例としては、半導体チップ上に配置されたチップ電極と接続するための電極（例えば柱状電極）の形成等が挙げられる。電極の形成は公知の手法を用いて行えばよく、例えばドライフィルムレジストを用いた選択的な電解銅めっきの形成により好ましく行うことが可能である。
半導体チップ２４の例としては、半導体素子、チップコンデンサ、抵抗体等が挙げられる。チップ実装の方式の例としては、フリップチップ実装方式、ダイボンディング方式等が挙げられる。フリップチップ実装方式は、半導体チップ２４の実装パッドと、再配線層１２の配線層との接合を行う方式である。この実装パッド上には柱状電極（ピラー）やはんだバンプ等が形成されてもよく、実装前に再配線層１２の表面に封止樹脂膜であるＮＣＦ（Ｎｏｎ－Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）等を貼り付けてもよい。また、接合は、はんだ等の低融点金属を用いて行われるのが好ましいが、異方導電性フィルム等を用いてもよい。ダイボンディング接着方式は、配線層に対して、半導体チップ２４の実装パッド面と反対側の面を接着する方式である。この接着には、熱硬化樹脂と熱伝導性の無機フィラーを含む樹脂組成物である、ペーストやフィルムを用いるのが好ましい。いずれの方式にしても、半導体チップ２４は図１Ｂ（ｉｖ）に示されるように封止材２６で樹脂封止される。こうすることで、再配線層１２と半導体チップ２４との積層体全体の剛性をさらに向上することができる。封止材２６は、半導体チップの樹脂封止に用いられる公知の材料（例えばエポキシ樹脂等）で構成すればよく、特に限定されない。
（ｆ）溶解液への浸漬
図１Ｂ（ｖ）に示されるように、第４積層体２８の一部を、可溶性粘着層１６を溶解可能な溶液（すなわち溶解液）に浸漬させる。この操作は、図２Ａ及び図２Ｂに示されるように、第４積層体２８の右端面及び左端面を１対の封止部材３６で封止し、第４積層体２８を下端面が下にかつ上端面が上になるような角度で、下端面を溶液Ｌに選択的に浸漬させることにより行う。こうすることで、後述する粘着層の溶解又は軟化工程において、溶液Ｌを第２支持基板１８及び再配線層１２間の内部空間（以下、単に「内部空間」と称することがある）内に浸透させた際に、溶液Ｌが第４積層体２８の左右端面から漏れ出すことなく、下端面から上端面に向かって万遍なく行き渡る。その結果、可溶性粘着層１６の溶解又は軟化を効率良く行うことが可能となる。さらに、本発明の方法では、第４積層体２８の下端面を溶液Ｌに選択的に浸漬させるため、第４積層体２８の全体を溶液Ｌに浸漬させる場合と比べて、溶液Ｌとの接触により半導体チップ２４及び封止材２６が受けるダメージが効果的に抑制される。この点、従来の方法では、デバイス等に悪影響を及ぼしにくいｐＨ領域の溶解液を用いる等、使用可能な溶解液の種類が制限されていた。一方、本発明の方法では、上記態様とすることで半導体チップ２４等に与えるダメージを抑制できるため、可溶性粘着層１６をより効果的に溶解可能な性質を有する溶解液を柔軟に採用することが可能となる。
上記観点から、第４積層体２８の下端面から上端面までの長さを１００％として、下端面から長さ０％超９０％以下の範囲内の下方領域のみを溶液Ｌに浸漬させるのが好ましく、より好ましくは１％以上７０％以下、さらに好ましくは１％以上５０％以下、さらにより好ましくは１％以上３０％以下、特に好ましくは２％以上２０％以下、特により好ましくは２％以上１０％以下、最も好ましくは２％以上５％以下である。また、上記同様の観点から、第４積層体２８の下端面から長さ２００ｍｍの範囲内の下方領域のみを溶液Ｌに浸漬させるのが好ましく、より好ましくは１００ｍｍ、さらに好ましくは５０ｍｍ、さらにより好ましくは３０ｍｍ、特に好ましくは２０ｍｍ、特により好ましくは１０ｍｍ、最も好ましくは５ｍｍである。
第４積層体２８の変形を防止しながら第４積層体２８の右端面及び左端面の封止をより確実に行う観点から、第４積層体２８の一面側を背面板３２に接触させて固定するのが好ましい。背面板３２と接触させる第４積層体２８の面は、再配線層１２側であってもよいし、第２支持基板１８側であってもよい。より好ましくは、図２Ａに示されるように、吸引冶具４４と背面板３２とで第４積層体２８を挟み込むことにより封止を行う。吸引冶具４４は、正面板３４と、１対の封止部材３６と、第２の封止部材３８と、上部キャップ４０と、吸引口４２とを備える。１対の封止部材３６は、正面板３４上に互いに平行に離間して設けられる。第２の封止部材３８は正面板３４上に１対の封止部材３６間に懸架して設けられ、第４積層体２８の第２支持基板１８及び再配線層１２間の内部空間と、溶液Ｌとの間に圧力差を発生させ、内部空間内への溶液Ｌの浸透を促進させる役割を担う。上部キャップ４０は、正面板３４の上端及び／又は１対の封止部材３６の上端に接続され、正面板３４、１対の封止部材３６、第２の封止部材３８及び背面板３２と共に、減圧用密閉空間を形成可能とする。吸引口４２は上部キャップ４０に設けられる。吸引口４２には、ポンプ（図示せず）が接続される。このように、簡素な構成で着脱容易な吸引冶具４４を用いることにより、可溶性粘着層１６の溶解又は軟化をより一層効率良く行うことができる。
封止部材（すなわち１対の封止部材３６及び第２の封止部材３８の両方を含む封止部材）の好ましい例としては、ゴム製の部材、接着フィルム、エラストマー、及びそれらの組み合わせが挙げられ、より好ましくはゴム製の部材である。第４積層体２８との密着性を向上する観点から、ゴム製部材を構成するゴムの好ましい例としては、ＥＰＤＭ（エチレンプロピレンジエンゴム）、シリコーンゴム、フッ素含有ゴム、及びそれらの組合せが挙げられ、より好ましくはシリコーンゴムである。また、表面平滑性に優れた封止部材を用いることで、第４積層体２８との密着性をより一層高めることができる。この観点から、封止部材の第４積層体２８と接触する面における、ＪＩＳ Ｂ０６０１－２００１に準拠して測定される最大高さＲｚが０．０１μｍ以上５００μｍ以下であるのが好ましく、より好ましくは０．０２μｍ以上１００μｍ以下、さらに好ましくは０．０３μｍ以上６０μｍ以下、特に好ましくは０．０５μｍ以上２０μｍ以下である。
背面板３２は耐アルカリ性を有するのが好ましい。これは、図２Ａ及び図２Ｂに示されるように、背面板３２も溶液Ｌと接触することが想定されるところ、後述するように、可溶性粘着層１６はアルカリ可溶性樹脂を含むのが好ましく、この場合、溶液Ｌとしてアルカリ溶液が典型的に用いられるためである。この観点から、背面板３２は塩化ビニルで構成されるのが好ましい。また、第４積層体２８との密着性をより一層高める観点から、背面板３２の第４積層体２８と接触する面における、ＪＩＳ Ｂ０６０１－２００１に準拠して測定される最大高さＲｚが０．０１μｍ以上５００μｍ以下であるのが好ましく、より好ましくは０．０２μｍ以上１００μｍ以下、さらに好ましくは０．０３μｍ以上６０μｍ以下、特に好ましくは０．０５μｍ以上２０μｍ以下である。
溶液Ｌは、可溶性粘着層１６の材質に合わせて所望の溶解力を有する溶液を適宜選択すればよく、特に限定されない。例えば、可溶性粘着層１６がアルカリ可溶型樹脂を含む場合には、溶液Ｌはアルカリ性溶液を用いればよい。そのようなアルカリ溶液の例としては、水酸化ナトリウム溶液及び／又は水酸化カリウム溶液が挙げられる。これらの溶液の好ましい濃度は０．５重量％以上５０重量％以下である。この範囲内であると、アルカリ性が高くなり、溶解力が向上するとともに、溶解液使用時の室温が低い場合であっても水酸化ナトリウム及び／又は水酸化カリウムが析出しにくくなる。また、水溶液がアルカリ性を示す有機物（例えばエタノールアミン）を単独又は上記溶液と共に用いてもよい。なお、後述するように、可溶性粘着層１６に予めアルカリを添加しておく場合には、水又は水溶液を溶解液として用いてもよい。
可溶性粘着層１６の溶解時間の短縮のため、アルカリ性溶液に、アクリル樹脂及び／又はノボラック樹脂を溶解可能な有機溶媒（例えば２－プロパノール）を添加してもよい。この有機溶媒の好ましい添加量は、アルカリ性溶液１００重量％に対して、５重量％以上５０重量％以下である。この範囲内であると、溶解時間の短縮を望ましく実現しながら、作業中における揮散量が低減するため、アルカリ性物質の濃度管理がしやすくなり、安全性も向上する。好ましい有機溶媒はアルコールであり、アルコールの好ましい例としては２－プロパノール、メタノール、エタノール、及び２－ブタノールが挙げられる。
アルカリ性溶液に適量の界面活性剤を添加してもよい。界面活性剤の添加によって樹脂に対する溶液の浸透性や濡れ性が向上するため、可溶性粘着層１６の溶解時間の更なる短縮を図ることができる。界面活性剤の種類は特に限定されるものではなく、いかなるものであってもよい。例えば、水溶性の界面活性剤としては、アニオン系、カチオン系及びノニオン系のいずれも使用することができる。
（ｇ）粘着層の溶解又は軟化
第４積層体２８の下端面を溶液Ｌに浸漬させた状態で、第４積層体２８の第２支持基板１８及び再配線層１２間の内部空間と、溶液Ｌとの間に圧力差を与えて、溶液Ｌを内部空間内に浸透させる。こうして可溶性粘着層１６を溶解又は軟化させる。すなわち、第４積層体２８の内部空間内を減圧する、及び／又は溶液Ｌを加圧することにより、第４積層体２８の下端面付近に存在する溶液Ｌが、第４積層体２８の上端面側に向かって内部空間内を上昇する。その結果、内部空間内が溶液Ｌで満たされ、内部空間内に存在する可溶性粘着層１６と溶液Ｌとが接触することで、可溶性粘着層１６が溶解又は軟化する。この点、可溶性粘着層１６は間欠パターンで構成されているので、溶液Ｌが可溶性粘着層１６の間欠パターンの隙間に効果的に浸透して、可溶性粘着層１６の溶解又は軟化が促進される。このように、本発明の方法では、可溶性粘着層１６が存在する内部空間と溶解液との間に圧力差を与えることで溶解液の浸透を強制的に行うため、積層体の全体を溶解液に浸漬させることで毛細管現象により溶解液を粘着層の隙間に徐々に浸透させる従来の方法と比べて、粘着層の溶解又は軟化を極めて短時間で行うことができる。
溶液Ｌを内部空間内に速やかに浸透させる観点から、内部空間と溶液Ｌとの間の圧力差は、ゲージ圧力計による測定で５ｋＰａ以上であるのが好ましく、より好ましくは２０ｋＰａ以上１００ｋＰａ以下、さらに好ましくは４０ｋＰａ以上１００ｋＰａ以下、特に好ましくは６０ｋＰａ以上１００ｋＰａ以下である。
上述したように、圧力差は、溶液Ｌを加圧することにより与えられてもよいが、内部空間を減圧することにより与えられるのが簡便な構成で実現できる点で好ましい。すなわち、内部空間の減圧は、第４積層体２８の上端面に接続されたポンプを用いて好ましく行うことができる。好ましいポンプの例としては、エジェクタポンプ、ロータリーポンプ、ダイヤフラムポンプ、アスピレータポンプ及びそれらの組合せが挙げられる。第４積層体２８の上端面にポンプを直接接続して減圧を行ってもよいが、図２Ａ及び図２Ｂに示されるように、吸引冶具４４によって第４積層体２８の上端部分に減圧用密閉空間を形成し、吸引冶具４４の吸引口４２にポンプを接続して減圧を行うのが好ましい。
（ｈ）補強シートの剥離
図１Ｂ（ｖｉ）に示されるように、可溶性粘着層１６が溶解又は軟化された状態で、第４積層体２８から第２支持基板１８を剥離して、半導体パッケージ３０を得る。第２支持基板１８は可溶性粘着層１６の溶解又は軟化に起因して極めて剥離しやすい状態となっているため、手や治工具、機械等で第２支持基板１８を第４積層体２８から軽く引き剥がすことにより極めて容易に分離することができる。なお、第２支持基板１８は、可溶性粘着層１６の溶解に起因して自然剥離した状態となっていてもよい。いずれにしても、本発明の方法によれば、再配線層１２に与える応力を最小化しながら極めて短時間で第２支持基板１８の剥離を行うことができる。こうして再配線層１２に加わる応力が最小化されることで、再配線層１２における配線の断線や実装部の断線を効果的に回避することができる。
粘着シート
図３Ａ及び図３Ｂを参照しつつ上述したとおり、本発明の方法に用いられる粘着シート１７は、基材シート１５と、基材シート１５の少なくとも一方の面に間欠パターンで設けられた可溶性粘着層１６とを備える。可溶性粘着層１６は基材シート１５の両面に設けられてもよい。間欠パターンとは、可溶性粘着層１６が間欠的（途切れ途切れ）に存在する形状を意味し、可溶性粘着層１６が存在する粘着性領域１６ａと、可溶性粘着層１６が存在しない非粘着性領域１６ｂ（例えば空間）とによって形成される。間欠パターンは島状又はストライプ状のパターンであるのが好ましく、より好ましくは島状のパターンである。島状のパターンとは、個々の粘着性領域１６ａが、その周りに存在する非粘着性領域１６ｂによって取り囲まれた形状を意味する。島状のパターンを構成する個々の粘着性領域１６ａの具体的形状としては、多角形、円形等の様々な形状が挙げられ、星形多角形のような直線の輪郭線が入り組んだ多角形、曲線の輪郭線が入り組んだ異形状であってもよい。
可溶性粘着層１６が島状のパターンを構成する場合、個々の粘着性領域１６ａの外接円の直径が０．１ｍｍ以上１０ｍｍ以下であるのが好ましく、より好ましくは０．１ｍｍ以上５．０ｍｍ以下、さらに好ましくは０．１ｍｍ以上２．０ｍｍ以下である。また、可溶性粘着層１６がストライプ状のパターンを構成する場合、個々の粘着性領域１６ａのストライプ幅が０．１ｍｍ以上１０ｍｍ以下であるのが好ましく、より好ましくは０．１ｍｍ以上５．０ｍｍ以下、さらに好ましくは０．１ｍｍ以上２．０ｍｍ以下である。このような範囲内であると、溶解液浸漬前における可溶性粘着層１６による粘着力を十分に確保しながらも、可溶性粘着層１６のパターンの隙間への溶解液の浸透を促進させて溶解剥離等による再配線層１２からの第２支持基板１８の剥離を容易にすることができる。島状のパターンはドットパターンであるのが好ましく、個々のドットの形状は典型的には円であるが、円に近い形状であってもよい。ドットパターンを構成する個々のドットの外接円の直径として定義される、ドット径は１０ｍｍ以下であるのが好ましく、より好ましくは０．１ｍｍ以上５．０ｍｍ以下、さらに好ましくは０．１ｍｍ以上２．０ｍｍ以下である。こうすることで可溶性粘着層１６の表面積が増加して溶解性が向上する結果、剥離性が向上する。
可溶性粘着層１６は、厚さが０．５μｍ以上５０μｍ以下であるのが好ましく、より好ましくは１．０μｍ以上３０μｍ未満、さらに好ましくは１．０μｍ以上２０μｍ以下、特に好ましくは２．０μｍ以上１５μｍ以下、最も好ましくは３．０μｍ以上１０μｍ以下である。上記範囲内の厚さであると、溶解液が可溶性粘着層１６のパターンの隙間に速やかに浸透するため、可溶性粘着層１６の溶解又は軟化が促進されると同時に、間欠パターンの再配線層１２への圧痕を低減することができる。特に、半導体パッケージ製造において、可溶性粘着層１６を介して第２支持基板１８を貼り付けて再配線層１２を補強した上で、チップ実装、はんだリフロー及び圧縮成型を行った場合に、可溶性粘着層１６に起因する圧痕が再配線層１２に残ることがあるが、可溶性粘着層１６の厚さが７．０μｍ以下であると圧縮成型後の再配線層１２に圧痕が残りにくくなるとの利点がある。この点、可溶性粘着層１６をドットパターンとする場合、ドット径が０．７ｍｍ以下であり、かつ、可溶性粘着層１６の厚さが１．０μｍ以上７．０μｍ以下であると、圧痕の低減と剥離性の両方をより効果的に実現できるため特に好ましい。
粘着性領域１６ａの外接円の中心間の間隔は、外接円の直径の平均値よりも大きいことが個々の粘着性領域１６ａの間に十分な隙間を確保できる点で好ましい。かかる観点から、粘着性領域１６ａの外接円の中心間の間隔は０．１ｍｍ超２０ｍｍ以下であるのが好ましく、より好ましくは０．２ｍｍ以上１０ｍｍ以下、さらに好ましくは０．３ｍｍ以上５．０ｍｍ以下、特に好ましくは０．４ｍｍ以上２．０ｍｍ以下である。このような範囲とすることで、溶解液が可溶性粘着層１６のパターンの隙間に速やかに浸透するため、剥離性が向上する。
島状のパターンは、全体として、多角形、円、円環状、帯状又は格子状の模様をもたらす１又は複数個のクラスターで構成されてもよく、クラスターの各々は、３つ以上の粘着性領域１６ａの集合体で構成されうる。
可溶性粘着層１６は、室温で粘着性を呈するのは勿論のこと、溶解液に接触して溶解又は軟化可能な層である。したがって、可溶性粘着層１６は溶液可溶型樹脂を含むのが好ましく、例えば酸可溶型樹脂又はアルカリ可溶型樹脂を含む。この溶液可溶型樹脂は、溶解液との接触により効率的に溶解又は軟化することができるので、再配線層１２からの第２支持基板１８の剥離をより効果的に行うことが可能となる。
好ましい溶液可溶型樹脂はアルカリ可溶型樹脂である。半導体パッケージの製造では、洗浄工程等において中性又は酸性の溶液を用いることが想定されるため、溶液可溶型樹脂は中性又は酸性の溶液に溶解しないことが望まれるからである。アルカリ可溶型樹脂はカルボキシル基及びフェノール性水酸基の少なくとも一方を含有するポリマーを含むのが特に好ましい。このようなポリマーはアルカリ性溶液に特に溶解しやすいため、可溶性粘着層１６の溶解を促進し、再配線層１２からの第２支持基板１８の剥離をより短時間で行うことを可能にする。カルボキシル基及びフェノール性水酸基の少なくとも一方を含有するポリマーの例としては、カルボキシル基を含有するアクリル樹脂、及びフェノール性水酸基を含有するフェノールノボラック樹脂が挙げられる。アクリル樹脂系粘着剤は、カルボキシル基を有し、かつ、分子内に不飽和二重結合を有するアクリル系モノマー（例えばアクリル酸やメタクリル酸）と、アクリル酸エチル又はアクリル酸ブチルとを共重合させることにより合成することができる。合成の際に、アクリル系モノマーの種類及び比率を調整することにより、可溶性粘着層１６の粘着力及びアルカリ性溶液に対する溶解性の制御が可能となる。また、可溶性粘着層１６の粘着力及びアルカリ性溶液に対する溶解性の制御はカルボキシル基を含有するアクリル樹脂に対して、カルボキシル基の架橋反応を起こす樹脂（例えばエポキシ樹脂）を添加することによっても行うことができる。すなわち、アクリル樹脂中の一部のカルボキシル基がエポキシ樹脂等の樹脂により架橋されることにより分子量が増大するため、耐熱性が向上する反面、粘着力が低下するとともに、アルカリ性溶液に対する溶解性が低下する。一方、アルカリ可溶型樹脂としてフェノール性水酸基を含有するフェノールノボラック樹脂を用いる場合は、この樹脂単独では可溶性粘着層１６の粘着力が弱くなるため、ロジン等の粘着性付与剤を混入することにより適度な粘着性を付与することが好ましい。
アルカリ可溶型樹脂に予めアルカリを添加しておいてもよい。こうすることで、水又は水溶液を溶解液として用いて可溶性粘着層１６を溶解又は軟化させることが可能となる。すなわち、可溶性粘着層１６が水又は水溶液に接触することで、予め添加したアルカリによって当該水等の液性がアルカリ性へと変化し、それによりアルカリ可溶型樹脂を含む可溶性粘着層１６を溶解又は軟化させることが可能となる。
基材シート１５の形態は、一般的にシートと称されるものに限らず、フィルム、板、箔等の他の形態であってもよい。基材シート１５はこれらのシート、フィルム、板、及び箔等が積層されたものであってもよい。また、基材シート１５と可溶性粘着層１６との間の接着力を調整するために、基材シート１５の可溶性粘着層１６が塗布されることになる表面に、研磨処理、離型剤塗布、プラズマ処理等の公知の手法で表面処理を予め施してもよい。
本発明の好ましい態様によれば、基材シート１５はポリエチレンテレフタレート（ＰＥＴ）及びポリエチレン（ＰＥ）の少なくとも一方の樹脂で構成されるのが好ましく、より好ましくはポリエチレンテレフタレート（ＰＥＴ）である。特に、粘着シート１７が転写型粘着シートとして用いられる場合、基材シート１５は可溶性粘着層１６を保持する機能及び別に用意する第２支持基板１８に可溶性粘着層１６を転写する機能を有することが望まれるが、かかる用途に本態様の基材シート１５は適している。転写型粘着シートとして用いられる場合の基材シート１５の好ましい厚さは１０μｍ以上２００μｍ以下であり、より好ましくは２０μｍ以上１５０μｍ以下、さらに好ましくは２５μｍ以上７５μｍ以下である。一方、粘着シート１７を接着型粘着シートとして用いる場合には、基材シート１５は第２支持基板１８に準じたものとすればよく、上述した第２支持基板１８の好ましい態様は基材シート１５にもそのまま当てはまる。すなわち、粘着シート１７が接着型粘着シートとして用いられる場合、基材シート１５は可溶性粘着層１６を保持する機能に加え、半導体パッケージの製造工程における、再配線層１２のハンドリング性向上及び湾曲を防止ないし抑制する補強シートとしての機能が望まれるが、かかる用途に本態様の基材シート１５は適している。

Claims (19)

  1. 半導体パッケージの製造方法であって、
    （ａ）基材シートと、該基材シートの少なくとも一方の面に間欠パターンで設けられた可溶性粘着層を備えた、粘着シートを用意する工程と、
    （ｂ）第１支持基板上に再配線層を備えた第１積層体を作製する工程と、
    （ｃ）前記粘着シートを用いて、前記第１積層体の前記再配線層側の表面に、第２支持基板が前記可溶性粘着層を介して結合された第２積層体を得る工程と、
    （ｄ）前記第２積層体から前記第１支持基板を剥離して、前記再配線層の前記第２支持基板から離れた側の表面が露出した第３積層体を得る工程と、
    （ｅ）前記第３積層体の前記再配線層側の表面に半導体チップを実装し、かつ、前記半導体チップを樹脂封止して、上端面、下端面、右端面及び左端面からなる外周端面を備えた第４積層体を得る工程と、
    （ｆ）前記第４積層体の前記右端面及び前記左端面を１対の封止部材で封止し、前記第４積層体を前記下端面が下にかつ前記上端面が上になるような角度で、前記下端面を溶液に選択的に浸漬させる工程と、
    （ｇ）前記第４積層体の前記第２支持基板及び前記再配線層間の内部空間と、前記溶液との間に圧力差を与えて、該圧力差により前記溶液を前記内部空間内に浸透させ、それにより前記可溶性粘着層を溶解又は軟化させる工程と、
    （ｈ）前記可溶性粘着層が溶解又は軟化された状態で、前記第４積層体から前記第２支持基板を剥離して半導体パッケージを得る工程と、
    を含む、方法。
  2. 前記工程（ｆ）において、前記第４積層体の前記下端面から上端面までの長さを１００％として、下端面から長さ０％超９０％以下の範囲内の下方領域のみを前記溶液に浸漬させる、請求項１に記載の方法。
  3. 前記工程（ｆ）が、前記第４積層体の一面側を背面板に接触させて固定する工程を含む、請求項１又は請求項２に記載の方法。
  4. 前記工程（ｇ）における前記圧力差が、５ｋＰａ以上である、請求項１から請求項３までのいずれか一項に記載の方法。
  5. 前記工程（ｇ）における前記圧力差が、前記第４積層体の前記上端面に接続されたポンプを用いて前記内部空間を減圧することにより与えられる、請求項１から請求項４までのいずれか一項に記載の方法。
  6. 前記ポンプが、エジェクタポンプ、ロータリーポンプ、ダイヤフラムポンプ及びアスピレータポンプからなる群から選択される少なくとも１種である、請求項５に記載の方法。
  7. 前記工程（ｆ）が、吸引冶具と前記背面板とで前記第４積層体を挟み込むことにより行われ、前記吸引冶具が、
    正面板と、
    前記正面板上に互いに平行に離間して設けられる、前記１対の封止部材と、
    前記正面板上に前記１対の封止部材間に懸架して設けられる、第２の封止部材と、
    前記正面板の上端及び／又は前記１対の封止部材の上端に接続され、前記正面板、前記１対の封止部材、前記第２の封止部材及び前記背面板と共に、減圧用密閉空間を形成可能な上部キャップと、
    前記上部キャップに設けられる吸引口と、
    を備えたものであり、前記吸引口に前記ポンプが接続される、請求項５又は請求項６に記載の方法。
  8. 前記封止部材が、ゴム製の部材、接着フィルム、エラストマーから選択される少なくとも１種である、請求項１から請求項７までのいずれか一項に記載の方法。
  9. 前記封止部材がゴム製の部材であり、前記ゴムが、ＥＰＤＭ、シリコーンゴム及びフッ素含有ゴムからなる群から選択される少なくとも１種である、請求項８に記載の方法。
  10. 前記封止部材の前記第４積層体と接触する面における、ＪＩＳ Ｂ０６０１－２００１に準拠して測定される最大高さＲｚが０．０１μｍ以上５００μｍ以下である、請求項１から請求項９までのいずれか一項に記載の方法。
  11. 前記背面板が耐アルカリ性を有する、請求項１から請求項１０までのいずれか一項に記載の方法。
  12. 前記背面板が塩化ビニルで構成される、請求項１１に記載の方法。
  13. 前記背面板の前記第４積層体と接触する面における、ＪＩＳ Ｂ０６０１－２００１に準拠して測定される最大高さＲｚが０．０１μｍ以上５００μｍ以下である、請求項１から請求項１２までのいずれか一項に記載の方法。
  14. 前記可溶性粘着層が溶液可溶型樹脂を含む、請求項１から請求項１３までのいずれか一項に記載の方法。
  15. 前記溶液可溶型樹脂がアルカリ可溶型樹脂である、請求項１４に記載の方法。
  16. 前記間欠パターンが島状又はストライプ状のパターンである、請求項１から請求項１５までのいずれか一項に記載の方法。
  17. 前記島状のパターンがドットパターンである、請求項１６に記載の方法。
  18. 前記粘着シートが接着型粘着シートであり、前記工程（ｃ）が、前記第１積層体の前記再配線層側の表面に前記粘着シートを貼り付けて、前記基材シート自体を前記第２支持基板として用いる工程を含む、請求項１から請求項１７までのいずれか一項に記載の方法。
  19. 前記粘着シートが転写型粘着シートであり、前記工程（ｃ）が、前記第１積層体と前記第２支持基板との結合に先立ち、前記第２支持基板、又は前記第１積層体に前記粘着シートを貼り付けて、前記可溶性粘着層を前記第２支持基板、又は前記第１積層体に転写するとともに、前記基材シートを剥離する工程を含む、請求項１から請求項１８までのいずれか一項に記載の方法。
JP2020558285A 2018-11-21 2019-11-11 半導体パッケージの製造方法 Active JP7382342B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018218382 2018-11-21
JP2018218382 2018-11-21
PCT/JP2019/044084 WO2020105485A1 (ja) 2018-11-21 2019-11-11 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPWO2020105485A1 JPWO2020105485A1 (ja) 2021-09-30
JP7382342B2 true JP7382342B2 (ja) 2023-11-16

Family

ID=70773428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020558285A Active JP7382342B2 (ja) 2018-11-21 2019-11-11 半導体パッケージの製造方法

Country Status (6)

Country Link
US (1) US11876070B2 (ja)
JP (1) JP7382342B2 (ja)
KR (1) KR102667581B1 (ja)
CN (1) CN113169133B (ja)
TW (1) TWI711130B (ja)
WO (1) WO2020105485A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122203B (zh) * 2021-11-19 2023-03-14 东莞市中麒光电技术有限公司 一种利用液体表面张力实现芯片转移的方法
CN115274475B (zh) * 2022-09-27 2022-12-16 江苏芯德半导体科技有限公司 一种具有高密度连接层的芯片封装方法及其芯片封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002206078A (ja) 2001-01-11 2002-07-26 Keiwa Inc 粘着シート
WO2018097264A1 (ja) 2016-11-28 2018-05-31 三井金属鉱業株式会社 多層配線板の製造方法
WO2018097266A1 (ja) 2016-11-28 2018-05-31 三井金属鉱業株式会社 粘着シート及びその剥離方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638518B2 (ja) * 1994-11-18 1997-08-06 日本電気株式会社 ポリイミド多層配線基板の製造方法
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP2013140826A (ja) * 2011-12-28 2013-07-18 Tokyo Ohka Kogyo Co Ltd 剥離方法、および剥離液
CN104981889B (zh) * 2013-03-14 2017-03-08 富士电机株式会社 半导体器件的制造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101676916B1 (ko) * 2014-08-20 2016-11-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002206078A (ja) 2001-01-11 2002-07-26 Keiwa Inc 粘着シート
WO2018097264A1 (ja) 2016-11-28 2018-05-31 三井金属鉱業株式会社 多層配線板の製造方法
WO2018097266A1 (ja) 2016-11-28 2018-05-31 三井金属鉱業株式会社 粘着シート及びその剥離方法

Also Published As

Publication number Publication date
JPWO2020105485A1 (ja) 2021-09-30
TW202032732A (zh) 2020-09-01
CN113169133A (zh) 2021-07-23
US20210327847A1 (en) 2021-10-21
KR20210093853A (ko) 2021-07-28
KR102667581B1 (ko) 2024-05-22
TWI711130B (zh) 2020-11-21
WO2020105485A1 (ja) 2020-05-28
CN113169133B (zh) 2024-03-08
US11876070B2 (en) 2024-01-16

Similar Documents

Publication Publication Date Title
JP6496882B2 (ja) 粘着シート及びその剥離方法
WO2012043742A1 (ja) 半導体素子搭載用パッケージ基板の製造方法
JP7382342B2 (ja) 半導体パッケージの製造方法
CN107979919B (zh) 布线基板的制造方法
CN104160791B (zh) 带载体的金属箔
JP2008159819A (ja) 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
KR20160020407A (ko) 배선 기판의 제조 방법
KR20080059098A (ko) 전자 부품의 일괄 실장 방법, 및 전자 부품 내장 기판의제조 방법
TW201019439A (en) Package substrate for mounting semiconductor element and method for manufacturing the package substrate
JP7289852B2 (ja) 半導体パッケージの製造方法及びそれに用いられる粘着シート
US20040092129A1 (en) Method for manufacturing circuit devices
JP4413522B2 (ja) 配線転写シートとその製造方法、および配線基板とその製造方法
JP4294967B2 (ja) 多層配線基板及びその製造方法
TW201025535A (en) Semiconductor element-mounting package substrate, and method for manufacturing package substrate
JP3925258B2 (ja) 半導体パッケージ用基板の製造方法
JP2011134960A (ja) 半導体装置、その製造法、半導体素子接続用配線基材、半導体装置搭載配線板及びその製造法
JP2005142207A (ja) 半導体装置の製造方法及びその方法に使用する接着テープ並びにその方法によって製造される半導体装置
KR20090065617A (ko) 초박판형 패키지 기판 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231106

R150 Certificate of patent or registration of utility model

Ref document number: 7382342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150