CN104981889B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN104981889B
CN104981889B CN201480007989.7A CN201480007989A CN104981889B CN 104981889 B CN104981889 B CN 104981889B CN 201480007989 A CN201480007989 A CN 201480007989A CN 104981889 B CN104981889 B CN 104981889B
Authority
CN
China
Prior art keywords
semiconductor wafer
supporting substrates
back side
manufacture method
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480007989.7A
Other languages
English (en)
Other versions
CN104981889A (zh
Inventor
立冈正明
中嶋经宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104981889A publication Critical patent/CN104981889A/zh
Application granted granted Critical
Publication of CN104981889B publication Critical patent/CN104981889B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/144—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers using layers with different mechanical or chemical conditions or properties, e.g. layers with different thermal shrinkage, layers under tension during bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2313/00—Elements other than metals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1111—Using solvent during delaminating [e.g., water dissolving adhesive at bonding face during delamination, etc.]

Abstract

本发明提供一种利用能应用于1000℃左右的高温工艺的将支承基板与半导体晶片相粘接的方法的半导体器件的制造方法。该半导体器件的制造方法，包括如下工序：背面接合工序，在该背面接合工序中，将支承基板隔着陶瓷粘接剂层以及掩模与半导体晶片的背面相接合，以形成接合体；功能结构形成工序，在该功能结构形成工序中，在所述半导体晶片的正面形成功能结构；剥离工序，在该剥离工序中，去除所述陶瓷粘接剂层及所述掩模，将所述支承基板从所述半导体晶片剥离；以及背面处理工序，在该背面处理工序中，对所述半导体晶片的背面进行背面处理。

Description

半导体器件的制造方法
技术领域
本发明涉及利用将支承基板与半导体晶片相粘接的方法的半导体器件的制造方法。
背景技术
近年来，半导体器件的小型化、高密度化正急速发展。与此同时，要求器件所使用的半导体元件薄膜化，从而需要使半导体晶片的厚度在100μm以下。在将半导体晶片的厚度研磨至100μm以下、利用100μm以下的半导体晶片来形成器件的情况下，半导体晶片的强度不足，从而会产生翘曲，因此，无法利用半导体晶片单体进行研磨、或器件形成。因此，为了增强半导体晶片的强度并防止产生翘曲，开发出了将支承基板与半导体晶片相贴合，来进行研磨、器件形成的技术。
作为将支承基板与半导体晶片相贴和的技术，例如具有如下技术：使用聚酰亚胺、环氧树脂等有机类粘接剂、低熔点石蜡将半导体晶片与支承基板相粘接(专利文献1、2)。该技术中，半导体晶片通过有机类粘接剂、低熔点石蜡固定于支承基板，通过研磨、器件形成来进行薄膜化。在研磨后、或器件形成后，通过光照射使有机类粘接剂分解，或通过施加热使石蜡熔接，从而将半导体晶片从支承基板剥离。
作为将支承基板与半导体晶片相贴合的技术，例举出如下技术：即、除了上述有机类粘接剂、低熔点石蜡以外，利用保护胶带将半导体晶片固定于支承基板(专利文献3)。
以下，作为现有技术的一个示例，示出了包含利用有机类粘接剂将支承基板与半导体晶片相接合的工序的半导体器件的制造方法的工艺流程。工艺流程如下：准备半导体晶片、形成半导体晶片的正面结构、将半导体晶片的正面与支承基板相接合、使半导体晶片薄型化、形成背面结构、剥离支承基板、切割。半导体晶片一般厚度为600μm～700μm。形成正面结构使，向正面注入离子，在约1000℃下进行长时间的扩散，形成栅极结构及正面电极。在接合支承基板时，通过利用有机类粘接剂将半导体晶片与相同形状的支承基板相贴合。在使半导体晶片薄型化时，在接合支承基板后对半导体晶片的背面进行研磨、蚀刻。薄型化后的半导体晶片的厚度约为100μm。在形成背面结构时，向背面注入离子，利用热处理激活杂质，形成背面电极。在剥离支承基板时，对接合半导体晶片和支承基板的有机类粘接剂进行加热，对有机类粘接剂照射紫外线以使其分解。在进行切割时，利用切割机对半导体晶片进行切割，并切割出通过之前的工序形成于半导体晶片的集成电路等，从而制出芯片。
作为将支承基板与半导体晶片相贴合的技术，可举出使用耐热性粘接剂，将半导体晶片固定于支承基板的技术(专利文献4)。
现有技术文献
专利文献
专利文献1：日本专利特开2004－64040号公报
专利文献2：日本专利特开平6-29385号公报
专利文献3：日本专利特开2004－140101号公报
专利文献4：日本专利特开2009－295695号公报
发明内容
发明所要解决的技术问题
用作有机类粘接剂的聚酰亚胺的耐热温度为400℃以下，环氧树脂的耐热温度为200℃左右。低熔点石蜡的耐热温度为100℃以下。因而，在需要经过包含1000℃左右的扩散温度的高温工艺在内的工序来制作半导体器件的情况下，上述有机类粘接剂、低熔点石蜡无法在上述高温工艺中保持半导体晶片与支承基板相粘接的状态，因此无法使用。
另一方面，对于保护胶带，与粘接剂同样具有耐热性的问题，不适合用于上述那样的包含高温工艺的半导体器件的制作。此外，在使用保护胶带的情况下，在剥离保护胶带时，可能会由于其粘接力而使半导体晶片产生割裂、缺口。
也对耐热性粘接剂进行了研究，然而，为了剥离粘接剂，在专利文献4所记载的方法中，需要以超过器件加工中所附加的温度的温度来进行热处理。然而，对于以规定温度完成了扩散工艺的半导体基板，若进行扩散工艺的温度以上的热处理，则杂质的浓度分布会发生改变，因此无法进行扩散工艺的温度以上的热处理。
本发明是鉴于以上所说明的点而完成的，本发明的目的在于提供一种半导体器件的制造方法，即使在高温工艺中，也能维持半导体晶片与支承基板相粘接的状态。
解决技术问题所采用的技术手段
为了解决上述问题，本发明人对能应用于高温工艺的半导体器件的制造方法进行了深入研究。研究后发现，若利用陶瓷粘接剂将半导体晶片与支承基板相粘接，则能应用于高温工艺。此外，还发现通过剥离所粘接的陶瓷粘接剂，能经过包含高温工艺的工序来制造半导体器件。本发明人基于上述发现而想到了本发明。
即，本发明是半导体器件的制造方法，包括如下工序：背面接合工序，在该背面接合工序中，将支承基板隔着陶瓷粘接剂层以及掩模与半导体晶片的背面相接合，以形成接合体；功能结构形成工序，在该功能结构形成工序中，在所述半导体晶片的正面形成功能结构；剥离工序，在该剥离工序中，去除所述陶瓷粘接剂层及所述掩模，将所述支承基板从所述半导体晶片剥离；以及背面处理工序，在该背面处理工序中，对所述半导体晶片的背面进行背面处理。
发明效果
根据本发明，能提供一种能应用于1000℃左右的高温工艺的半导体器件的制造方法。
附图说明
图1是表示本发明的半导体器件的制造方法的一个示例的工艺流程图。
图2是表示背面接合工序的剖视图。
图3是掩模的立体图。
图4是表示功能结构形成工序及剥离工序的剖视图。
图5是表示功能结构形成工序后的半导体晶片的正面的俯视图。
图6是表示正面接合工序的剖视图。
图7是表示背面处理工序、以及正面侧的支承基板剥离工序的剖视图。
图8是表示半导体晶片的背面与环状支承基板相接合的工序的剖视图。
具体实施方式
以下，对于本发明的实施方式，对其中一个实施方式进行说明。其中，本发明并不限定于以下说明的实施方式。
本发明的半导体器件的制造方法至少包括：背面接合工序、功能结构形成工序、剥离工序、背面处理工序。
背面接合工序是支承基板经由陶瓷粘接剂层以及掩模与半导体晶片的背面相接合以形成接合体的工序。以不会因形成功能结构时的高温加热等而使半导体晶片产生变形、翘曲的方式对支承基板进行接合。即使在形成功能结构的过程中，为了充分确保半导体晶片和支承基板之间的粘接性，使用陶瓷粘接剂。陶瓷粘接剂可以涂布于半导体晶片及支承基板的某一方，也能在半导体晶片和支承基板都涂布陶瓷粘接剂。该工序中，通过利用掩模能容易地将陶瓷粘接剂涂布到半导体晶片、支承基板，且能防止所涂布的陶瓷粘接剂从陶瓷粘接剂层的侧面溢出。此外，利用掩模能使陶瓷粘接剂层的厚度均匀，使得不会在功能结构形成工序中的光学处理中产生焦点偏差。只要能获得上述效果，对于掩模的形状并没有特别限定，但优选为包围涂布有粘接剂的区域的框形。例如，如图3所示，作为形状举出覆盖半导体晶片背面的外周部分的环状的掩模等。所述框状或环状的掩模的截面形状可以是圆形或四边形。关于形状，将在后面阐述。作为掩模的原材料，只要是具有能应用于800℃到1200℃的高温工艺中的耐热性的原材料即可，例如可举出钨、钼。钨、钼不易氧化，具有优异的耐热性，因此较为优选。可以是石英、氧化铝等陶瓷，也可以是在所述陶瓷等的表面形成钨、钼而得到的材料。陶瓷粘接剂通过掩模的原材料也与掩模相粘接。在框状或环状的掩模的情况下，与支承基板或晶片相接的面也可以具有槽。该槽优选为以从内侧向外侧贯通框或环的方式形成。也可以设为从内侧向外侧贯通框或环的内部。利用上述槽或贯通孔，从而易于排出陶瓷粘接剂的水分。在剥离支承基板时，温水易于浸入粘接剂，可良好地进行剥离。掩模也可以是被分割的状态。
此处，在本发明的半导体器件的制造方法所涉及的制造工序中，在投入到工序中的半导体晶片的厚度比设计上的加工厚度要厚的情况下，能在背面接合工序后设置用于减小半导体晶片的厚度的薄型化工序。薄型化工序中，对半导体晶片的未粘接有支承基板的正面进行磨削、研磨，使半导体晶片的厚度比初始厚度要薄。将半导体晶片的未粘接有支承基板的正面加工至平坦，使得在接下来的功能结构形成工序中能形成功能结构。
功能结构形成工序是在半导体晶片的正面形成功能结构的工序。作为该工序，例如可举出包含如下等工序的工序：形成P型阱(P well)、氧化膜的保护环形成工序；进行沟道区域离子注入及热处理、氧化膜的去除、沟槽的形成、栅极氧化膜的形成、多晶硅层的形成的栅极形成工序；进行N型杂质离子注入及热处理的发射极形成工序；以及进行P型杂质离子注入及热处理、层间绝缘膜的形成、电极的形成的触点形成工序。
剥离工序是去除所述陶瓷粘接剂层及所述掩模，将所述支承基板从所述半导体晶片剥离的工序。在不需要利用支承基板强化半导体晶片的情况下，能利用该工序将支承基板从半导体晶片剥离。此处，掩模与陶瓷粘接剂层相粘接，但不与半导体晶片、支承基板相粘接。因此，利用剥离陶瓷粘接剂层的工序，也能去除掩模。
背面处理工序是对半导体晶片的背面进行背面处理的工序。作为该工序，举出包含离子注入以及热处理、电极形成等的工序。此外，也可以进行背面研磨等。
本发明的半导体器件的制造方法中，所述剥离工序中对所述半导体晶片和所述支承基板所形成的所述接合体进行水洗或将其浸在水中，从而能作为去除所述掩模及所述陶瓷粘接剂层的工序。例如，在水中包含可溶性碱性金属盐或硅酸盐等添加剂，并利用以水为主要溶剂的糊料状陶瓷粘接剂来形成陶瓷粘接剂层的情况下，通过将接合体浸渍到水中，能在水中使陶瓷粘接剂扩散。通过浸渍到水中来降低贴性力，从而能通过滑动支承基板来将支承基板从半导体晶片剥离。陶瓷粘接剂中可溶于水的碱性金属盐或硅酸盐等添加剂覆盖从Al2O3、SiO2、ZrO2以及它们的混合物中选择的任意的无机氧化物的粒子(陶瓷粒子)的周围。在具有水分的情况下，添加剂溶解，所述粒子分离。另一方面，利用加热来进行脱水，则析出添加剂，并形成为固体，从而使所述陶瓷粒子彼此结合。因此，若浸渍于水中，则作为添加剂的碱金属盐及硅酸盐溶解于水，所述陶瓷粒子彼此的结合力变弱，从而分离。然后，所述陶瓷粒子分散于水等中。通过使用50℃到100℃、更优选为80℃到90℃的温水，剥离变得更容易。此时，也可以附加超声波。能与超声波的振动板平行地配置接合面。这是由于，利用振动使陶瓷粒子彼此分离，进而温水易于浸入。并且，振动板设置为与支承基板相对。然而，在环状支承基板的情况下，希望设置金属或陶瓷等的保护板等，以为了不使超声波直接作用于晶片的背面或表面的功能结构部。为了使超声波强度衰减而不对功能结构部造成损坏，所述保护板的厚度优选为1mm以上。振动板可以配置为与掩模的侧面相对。在该情况下，具有促进温水浸入陶瓷接合部内部的作用。另外，超声波能使用15kHz至数MHz的频率的超声波。为了促进温水进入陶瓷接合部，也可以在温水中添加0.1质量％到5质量％的界面活性剂。这是为了利用界面活性剂使陶瓷粒子表面的浸润性提高，易于温水的进入。
本发明的半导体器件的制造方法中，陶瓷粘接剂优选为包含从Al2O3、SiO2、ZrO2以及它们的混合物中选择的任意的无机氧化物。这是由于，包含这些无机氧化物的陶瓷粘接剂对半导体晶片、支承基板的紧贴性良好，此外具有能应用于800℃到1200℃的高温工艺中的耐热性。
作为陶瓷粘接剂，包含具有促进所述无机氧化物粒子及所述无机氧化物粒子的粒子彼此的结合的作用的添加剂，可举出以水为主的溶剂的糊料状的粘接剂。所述添加剂只要是可溶于水的盐即可，可以是碱金属、碱土类金属的盐化物、氢氧化物、碳酸盐、硫酸盐、硝酸盐、硅酸盐等可溶于水的物质。尤其是可溶于水的碱金属盐、硅酸盐的陶瓷粒子间的结合性良好，陶瓷粒子对溶剂的扩散性也良好，因此较为优选。在糊料状的粘接剂的情况下，粘接剂的含有量优选为1重量％到30重量％。此外，为了均匀地进行涂布，粘性优选为10000至100000mPa·s(20℃)。并且，能利用适当的水等进行稀释来使用，以成为所述粘性。但是，只要是对半导体晶片、支承基板的紧贴性较为良好，满足耐热性的陶瓷粘接剂即可，并不限于此。
此外，陶瓷粘接剂所包含的无机氧化物的平均粒径(D50)比掩模的厚度(d)要小的无机氧化物较为适用。具体而言，优选为具有满足1/10d＜D50＜d的条件的平均粒径的无机氧化物。粒径大则紧贴性下降，若粒径过小，则剥离时温水难以进入，因此并不优选。
作为上述以水为主要溶剂的糊料状的陶瓷粘接剂的使用例举出如下使用例：利用水对陶瓷粘接剂进行稀释，使其成为适合涂布的粘度，然后将稀释后的陶瓷粘接剂涂布到半导体晶片，在贴合支承基板后，利用加热处理使水分蒸发，并使粘接剂固化。位于所述陶瓷粒子周围的碱性金属盐等添加剂是离子性结晶，因此在残留水的状态下，至少一部分添加剂溶解于水，作为离子存在。但是，在水蒸发后，在所述陶瓷粒子的周围析出。它们被接近的陶瓷粒子彼此所共享，有助于陶瓷粒子彼此的结合。对于Si晶片也同样，通过在Si晶片表面和陶瓷粒子之间析出的碱性金属盐等添加剂而结合。另外，此时的加热温度优选为80℃到200℃。由此获得的陶瓷粘接层有时存在空孔。空孔的存在率可通过调整陶瓷的粒径、水的稀释率、加热温度等条件来改变。若考虑紧贴性和剥离性，则空孔的存在率优选为在20体积％以上。
本发明的半导体器件的制造方法中，在所述背面处理工序之前，包含面接合工序，在该面接合工序中，将环状的支承基板与所述半导体晶片正面的未形成有功能结构的外周区域相接合。通过该工序，能防止因背面处理而可能产生的半导体晶片的变形、翘曲。半导体晶片的正面具有形成有功能结构的区域，若该区域与支承基板相接合，则功能结构可能会遭到破坏。因此，通过将环状的支承基板与半导体晶片的未形成有功能结构的外周区域相接合，来强化半导体晶片。
在上述正面接合工序中，能利用包含从Al2O3、SiO2、ZrO2以及它们的混合物中选择的某种无机氧化物在内的陶瓷粘接剂来进行所述环状支承基板的接合。若是陶瓷粘接剂，则即使在背面处理的过程中，也能充分确保半导体晶片和支承基板之间的粘接性。陶瓷粘接剂可以涂布于半导体晶片及支承基板的某一方，也能在半导体晶片和支承基板都涂布陶瓷粘接剂。此外，如上述背面接合工序那样，能使用掩模来涂布陶瓷粘接剂。只要能耐形成背面结构的工序中所使用的温度、药品，在正面侧的支承基板的粘接中能使用树脂等有机类粘接剂。
本发明的半导体器件的制造方法中，陶瓷粘接剂层的厚度优选为50μm～200μm。在不经由陶瓷粘接剂层，而直接将半导体晶片和支承基板进行接合时，半导体晶片及支承基板的表面粗糙度需要平坦到原子等级。因此，为了使表面平坦，半导体晶片及支承基板在接合前将经过原子束等的精密研磨工艺。然而，通过夹设陶瓷粘接剂层，并使陶瓷粘接剂层具有一定程度的厚度，从而即使在半导体晶片的正面、背面或者支承基板的正面等具有若干凹凸，而并非是均匀的平坦面的情况下，以在光学处理中不发生焦点偏差的方式进行粘接，以使得半导体晶片的正面等变成水平。若陶瓷粘接剂层的厚度在100μm左右，则即使具有凹凸的半导体晶片和支承基板相贴合，也能使半导体晶片的正面足够水平。可通过调整掩模的厚度来设定陶瓷粘接剂层的厚度。例如，通过将掩模的厚度设为100μm，从而也能将陶瓷粘接剂层的厚度设为100μm。在不使用掩模的情况下，能利用陶瓷粘接剂层的涂布量来调整陶瓷粘接剂层的厚度。
本发明的半导体器件的制造方法中，作为半导体晶片，并不限于Si晶片，也能使用SiC晶片及GaN晶片。
本发明的半导体器件的制造方法中，能使用如下半导体晶片：所述背面接合工序前的半导体晶片在直径为6英寸时厚度小于300μm，在直径为8英寸时厚度小于400μm。至此，为了防止因功能结构的形成而使半导体晶片产生变形、翘曲，一般使用厚度为600μm～700μm的半导体晶片。本发明的制造方法中，通过将半导体晶片与支承基板相接合来进行强化，能使用上述那样的比现有要薄的半导体器件。若半导体晶片在直径为6英寸时厚度小于300μm，在直径为8英寸时厚度小于400μm，则无需为了使晶片变薄而利用化学机械研磨等进行多余的研磨，因此能充分降低晶片的成本。此外，能根据半导体器件所希望的特性选择半导体晶片的加工时刻的半导体晶片的厚度。例如，为数10μm～200μm。
本发明的半导体器件的制造方法中，优选为支承基板是从高耐热玻璃、Si晶片、表面具有硅氧化膜层的Si晶片、以及SiC晶片中选择的某种基板。若是这样的基本，则与陶瓷粘接剂之间的接合性良好，并且能充分增强半导体晶片的强度。背面接合所使用的支承基板的形状并无特别的限定。在晶片是圆盘状的情况下，根据该形状能使用圆盘状、环状等形状的支承基板。此外，在正面接合的情况下，支承基板的形状优选为环状。这是由于，能不对形成于正面的功能结构部分造成影响。此外，对于支承基板的厚度，较厚的支承基板能增强半导体晶片的强度，但过厚的支承基板有时会给制造装置间的传送、制造装置内的处理带来障碍。因而，半导体晶片和支承基板贴合后的接合体的厚度能使用一般投入半导体晶片时的厚度(例如600μm～700μm)。支承基板能反复用于半导体晶片的强化。
接着，参照附图对本发明的半导体器件的制造方法的实施方式进行进一步具体的说明。在该情况下，本发明并不限于参照附图的实施方式。
<实施方式1>
图1是表示本发明的半导体器件的制造方法的一个示例的工艺流程图。图1的步骤S101中，将半导体晶片投入到制造工序中。该半导体晶片是由Si制成的晶片，在直径为6英寸时其厚度为500μm。由于在接下来的步骤S102的背面接合工序中，将半导体晶片与支承基板相贴合，因此能使投入到制造工序时的半导体晶片的厚度比500μm薄。例如能投入300μm左右厚度的半导体晶片。由此，通过使用投入到制造工序时的厚度较薄的半导体晶片，能减少在后述的薄化工序中去除的Si的量。
在接下来的步骤S102的背面接合工序中，经由陶瓷粘接剂层及掩模，使支承基板与半导体晶片的背面相接合，以形成接合体。以不会因形成功能结构时的高温加热等而使半导体晶片产生变形、翘曲的方式对支承基板进行接合。
接着，在步骤S103的薄型化工序中，使半导体晶片薄型化。在半导体晶片中形成了半导体器件的加工时刻的半导体晶片的厚度对应半导体器件的耐压，为40μm～120μm左右。此处，半导体晶片的厚度需要比投入到制造工序时的半导体晶片的厚度薄(薄型化)。薄型化工序中，进行加工以使得投入到制造工序时的半导体晶片的厚度薄至规定厚度。作为加工方法，可以将半导体晶片的未粘接有支承基板的面与磨具相抵接并进行磨削，也可以使用CMP(Chemical Mechanical Polishing：化学机械研磨)。然而，需要将半导体晶片的未粘接有支承基板的面加工至平坦，使得在接下来的工序中能形成功能结构。
接着，在步骤S104的功能结构形成工序中，在半导体晶片的正面形成功能结构。作为该工序，例如具有形成较深的扩散层的工序。例如，在作为半导体器件形成IGBT(绝缘栅双极晶体管)的情况下，在半导体晶片的正面侧形成p型扩散层(p基极区域)。在上述的扩散层的形成区域中选择性地进行杂质离子的注入，接着在1000℃下进行几小时的热处理，使杂质扩散。该p型扩散层需要从半导体晶片的正面侧的表面起扩散至10μm左右的深度为止，因此需要高温、长时间的热处理。
本发明中，利用陶瓷粘接剂将薄型化后的半导体晶片固定于支承基板，因此在进行离子注入、热处理时，在各制造装置间传送的情况下，也不会发生半导体晶片破损等问题。此外，陶瓷粘接剂具有耐热性，因此即使进行超过1000℃的热处理，半导体晶片也不会发生剥离。
在步骤S104的功能结构形成工序中，除此以外，还能举出如下工序：用于形成沟道区域的离子注入及热处理、沟槽的形成、栅极氧化膜的形成、通过n型杂质离子注入及热处理来进行的发射极区域的形成、层间绝缘膜的形成、电极的形成等工序。
若在半导体晶片的正面侧形成功能结构，则接着进入半导体晶片的背面处理工序，但在此之前，在步骤S105的剥离工序中，通过去除陶瓷粘接剂层及掩模，来将支承基板从半导体晶片剥离。在例如使用包含无机氧化物及碱性金属盐的以水为主要溶剂的糊料状的陶瓷粘接剂来形成陶瓷粘接剂层的情况下，剥离陶瓷粘接剂层的方法为通过将粘接有支承基板的半导体晶片浸到水中，来使陶瓷粘接剂在水中扩散。
在半导体晶片和支承基板之间形成有陶瓷粘接剂层，但半导体晶片的外周部分存在掩模，因此掩模和半导体晶片之间、以及掩模和支承基板之间不存在粘接剂层。因此，水会从掩模和半导体晶片之间、以及掩模和支承基板之间浸入，能容易地使紧贴性降低。能通过滑动支承基板而将支承基板从半导体晶片剥离。通过使用50℃到100℃、更优选为80℃到90℃的温水，能使得剥离变得更容易。
接着，在步骤S106的正面接合工序中，半导体晶片的正面侧贴合有与背面不同的支承基板。该正面侧的支承基板用于在后述的工序中形成背面结构时，在将半导体晶片的正面固定于制造装置的情况下，防止已形成的正面侧的功能结构发生损伤。正面侧的支承基板使用耐形成背面结构的工序的原材料即可。只要能耐形成背面结构的工序中所使用的温度、药品，在正面侧的支承基板的粘接中就能使用树脂等有机类粘接剂。
接着，在步骤S107的背面处理工序中，形成背面结构。作为形成背面结构的工序，可举出用于形成背面的半导体区域(例如集电极区域)的离子注入及热处理、电极的形成等工序。在形成背面的半导体区域中不进行在正面侧形成较深的扩散层那样的高温、长时间的工艺的情况下，在将支承构件与半导体晶片的正面相粘接时能使用树脂等有机类粘接剂。此外，也可以在形成背面结构之前进行研磨等。
接着，在步骤S108的正面侧的支承基板剥离工序中，将正面侧的支承基板剥离。例如，可以使用通过紫外线照射能去除粘接力的粘接剂、或通过加热能去除粘接力的粘接剂。
接着，在步骤S109的切割中，利用切割机等将半导体晶片切断，从而使半导体器件单片化。
通过上述实施方式1，与现有相比，能使用半导体晶片投入时的晶片厚度较薄的半导体晶片，因此能降低因薄型化工序等的磨削而产生的半导体晶片材料的废弃量。即使使用晶片厚度较薄的半导体晶片，通过支承基板的强化效果，也能耐正面的扩散层形成工序的热处理温度，能防止半导体晶片的变形、翘曲。
<实施方式2>
实施方式2与实施方式1相同，是通过图1的工艺流程制造半导体器件的实施方式。但是，步骤S106的正面接合工序及步骤S108的正面侧的支承基板剥离工序与实施方式1不同。
在步骤S106的正面接合工序中，在例如环状的支承基板(例如，耐热玻璃制)上涂布陶瓷粘接剂，将支承基板与形成有功能结构的半导体晶片的正面侧相粘接。在伴随形成背面结构时的高温、长时间的工艺，而无法使用有机类粘接剂的情况下，能使用陶瓷粘接剂。环状支承基板的外径与半导体晶片的外径相同。半导体晶片的正面的器件形成区域的外周具有未形成器件的外周区域，为了不对器件产生影响，环状的支承基板的环状粘接面的宽度与该外周区域的宽度为相同程度。环状的支承基板的厚度只要是保持半导体晶片的强度程度的厚度即可，例如300μm。
环状的支承基板经由陶瓷粘接剂与半导体晶片的正面相粘接，在100℃下进行2小时的加热处理，并去除陶瓷粘接剂层的水分，从而使陶瓷粘接剂固化。粘接剂能应用以氧化铝(Al2O3)为主要成分的陶瓷粘接剂、以二氧化硅(SiO2))为主要成分的陶瓷粘接剂、以氧化锆(ZrO2)为主要成分的陶瓷粘接剂。环状的支承基板与半导体晶片的未形成器件的外周区域相接合，因此不会因环状的支承基板的粘接而导致已形成的正面侧的功能结构受到损伤。
在步骤S108的正面侧的支承基板剥离工序中，将与半导体晶片的正面相接合的环状的支承构件剥离。与实施方式1的步骤S105的剥离工序相同，在例如使用包含无机氧化物及碱性金属盐的以水为主要溶剂的糊料状的陶瓷粘接剂来形成陶瓷粘接剂层的情况下，通过将粘接有支承基板的半导体晶片浸到水中，从而使陶瓷粘接剂在水中扩散。半导体晶片和支承基板之间形成有陶瓷粘接剂层，然而水从环状的支承构件的外周侧以及内周侧浸入，从而能容易地降低贴性力。通过使用50℃到100℃、更优选为80℃到90℃的温水，使得剥离变得更容易。
<实施方式3>
作为使用环状的支承基板的实施方式，例如能应用如下实施方式。
此处，图1的步骤S101中，将正面侧经镜面研磨处理后的半导体晶片投入到制造工序中。该半导体晶片是由Si制成的晶片，在直径为6英寸时其厚度为300μm。由于正面侧经过了镜面研磨处理，因此在投入到制造工序后，能立即开始正面侧的工艺。另外，也可以对正面侧实施薄型化工序、或实施镜面研磨处理。
由于在步骤S102的背面接合工序中，将半导体晶片与支承基板相贴合，因此能使投入到制造工序时的半导体晶片的厚度变得较薄。由此，通过使用投入到制造工序时的厚度较薄的半导体晶片，能省略薄型化工序，或能减少在薄型化工序中去除的Si的量。
接着，将半导体晶片的背面与支承基板相接合。可以利用实施方式1的步骤S102的背面接合工序所说明的工序来进行接合，但由于半导体晶片的正面侧已经经过了镜面研磨处理，因此为了不对半导体晶片的正面侧造成损伤，能在环状支承基板上放置环状及圆盘状的掩模，在将陶瓷粘接剂涂布到支承基板上之后，将半导体晶片的背面放置到陶瓷粘接剂层上。在该情况下，使用图8进行说明。在环状支承基板4c的中心侧放置圆盘状或环状的掩模(中心用掩模2a)。此外，在环状支承基板的外侧设置环状的掩模(外周用掩模2b)。然后，在中心用掩模2a和外周用掩模2b之间涂布陶瓷粘接剂8，形成规定厚度的粘接剂层，来粘接晶片。之后，进行加热，使粘接剂固化。通过利用掩模形成粘接剂层，能使粘接剂的厚度均匀，因此较为优选。由此，能使晶片的形状保持平坦，能良好地进行正面1a的薄型化工序至功能结构形成工序。由于使晶片的形状保持平坦，以及晶片的处理较为容易，因此优选为至少中心用掩模2a与晶片和环状支承基板一起进行正面1a的薄型化工序至功能结构形成工序。
在使用环状的支承基板4c的情况下，也能对半导体晶片1的背面1b使用掩模，并涂布与环状支承基板的形状相对应的陶瓷粘接剂8。在该情况下，在晶片的中心侧放置圆盘状或环状的掩模(中心用掩模2a)。此外，在晶片的外侧设置环状的掩模(外周用掩模2b)。然后，在中心用掩模2a和外周用掩模2b之间涂布陶瓷粘接剂，与环状支承基板4c相接合。在该情况下，能使粘接剂的厚度均匀，能使晶片的形状保持平坦。优选为至少使中心用掩模与半导体晶片和支承基板形成为一体，进行薄型化工序至功能结构形成工序。
功能结构形成工序中，实施方式3中的半导体晶片的正面从最初经过了镜面掩模处理，因此在粘接支承基板后，形成功能结构。作为功能结构形成工序，与图1的步骤S104相同，因此省略重复的说明。
在半导体晶片的正面侧形成功能结构后，进入半导体晶片的背面处理工序，但在此之前，利用剥离工序将支承基板从半导体晶片剥离。剥离工序与步骤S105相同，因此省略重复的说明。
剥离工序后，利用正面接合工序将半导体晶片的正面与环状的支承构件相接合。该工序是与实施方式2的步骤S106的正面接合工序相同的工序。
在利用正面接合工序，将半导体晶片的正面与环状的支承构件相粘接并对半导体晶片进行强化后，将半导体晶片薄型化至所希望的厚度。实施方式1中，从半导体晶片的正面侧进行薄型化，但实施方式3中，从半导体晶片的背面侧进行薄型化。半导体晶片的薄型化工序中，进行用于使投入到制造工序时的半导体晶片的厚度薄至规定厚度的加工。作为加工方法，可以将半导体晶片的未粘接有支承基板的面与磨具相抵接并进行磨削，也可以使用CMP。在半导体晶片中形成了半导体器件的加工时刻的半导体晶片的厚度对应半导体器件的耐压，为40μm～120μm左右。
另外，半导体晶片的正面侧处于外周区域与环状的支承基板相接合的状态。即，形成有功能结构等的芯片形成区域的部分为半导体晶片的厚度，外周区域为半导体晶片的厚度加上支承基板的厚度后得到的厚度。该状态下，难以吸附固定于半导体晶片的正面侧并对背面进行薄型化，因此对因支承基板的厚度而产生的阶梯部填充可剥离的树脂，在使正面侧整个面变平坦后进行吸附固定。或者，也可以将半导体晶片吸附在具有和因支承基板的厚度而产生的阶差形状相同的阶差的平台上。
接着，利用实施方式1的步骤S107的背面处理工序，形成背面结构。然后，利用实施方式2的步骤S108的正面侧的支承基板剥离工序，将支承基板剥离。最后，利用实施方式1的步骤S109的切割，使半导体器件单片化。
<实施方式4>
作为实施方式3所说明的利用环状的支承基板的实施方式，还能应用如下实施方式。
实施方式3中，将半导体晶片的正面侧经过镜面研磨处理后的半导体晶片投入到制造工序中，但实施方式4中，在图1的步骤S101中，也可以投入这样的镜面研磨处理前的半导体晶片。可以像实施方式3那样将支承基板与半导体晶片的背面相接合后，追加对半导体晶片的正面进行研磨的研磨工序。通过追加上述研磨工序，能应用未经过镜面研磨的廉价的半导体晶片。
参照图2～图7，对本发明的半导体器件的制造方法的实施方式2进行说明明。图2是表示本发明的制造方法中的背面接合工序的剖视图。将半导体晶片1的正面1a设为下，背面1b设为上(图(2a))，将环状的掩模2放置于半导体晶片1的背面1b的外周部分(图(2b))。接着，将陶瓷粘接剂涂布与半导体晶片1的背面1b，使用刮刀去除多余的陶瓷粘接剂，从而形成与掩模2高度相同的陶瓷粘接剂层3(图(2c))。然后，将支承基板4a放置于陶瓷粘接剂层3上(图(2d))。之后，利用加热处理使陶瓷粘接剂层3的水分蒸发，并使陶瓷粘接剂固化，由此，能将支承基板4a与半导体晶片1相粘接。
图3是掩模2的立体图。掩模2的外径与半导体晶片的外径相同，例如外径为6英寸的半导体晶片优选使用外径为6英寸的掩模2。与半导体晶片相接合的面以及其相反侧的面是平坦的，宽度a能约为2mm～5mm。根据掩模2的高度来决定陶瓷粘接剂层3的厚度。例如，在掩模2的高度为100μm的情况下，陶瓷粘接剂层3的厚度也为100μm。
另外，图2的示例中，在半导体晶片1的背面1b的外周部分放置环状的掩模2，将陶瓷粘接剂涂布于半导体晶片1的背面1b。作为与之不同的步骤，也可以将环状的掩模2放置于支承基板4a，在将陶瓷粘接剂涂布于支承基板4a后，将半导体晶片1的背面1b放置于陶瓷粘接剂层3上。由此，能防止灰尘附着于半导体晶片1的正面1a或正面1a发生损伤，因此能使正面1a保持洁净。
图4是表示本发明的制造方法中的功能结构形成工序以及剥离工序的剖视图。对于利用图2的工序而粘接有支承基板4a的半导体晶片1(图4(a))，经过保护环形成工序、栅极形成工序、发射极形成工序、以及接触极形成工序等，形成正面侧功能结构5(图4(b))。在形成正面侧功能结构5后，通过浸入到放有温水的水槽6(图4(c))，使陶瓷粘接剂的贴性力下降，将掩模2及支承基板4a从半导体晶片1剥离(图4(d))。通过这些工序，能对半导体晶片1的正面1a进行加工。
图5是表示功能结构形成工序后的半导体晶片的正面的俯视图。半导体晶片1的正面1a能分类为作为形成有功能结构的区域的功能结构形成区域1a和没有形成功能结构的外周区域1d。正面侧功能结构5形成于功能结构形成区域1c。掩模的宽度a优选为与外周区域的宽度b为相同程度。
图6是表示本发明的制造方法中的正面接合工序的剖视图。将半导体晶片1的背面1b设为下，正面1a设为上(图(6a))，在半导体晶片1的正面1a的外周区域1d形成陶瓷粘接剂层3(图(6b))。接着，将环状的支承基板4b放置于陶瓷粘接剂层3上(图6(c))。之后，利用加热处理使陶瓷粘接剂层3的水分蒸发，并使陶瓷粘接剂固化，由此，能将支承基板4b与半导体晶片1相粘接。支承基板4b与图3所示的掩模2相同，与半导体晶片相接合的面及该面的相反侧的面是平坦的，其宽度能与外周区域的宽度b相匹配，约为2mm～5mm。支承基板4b的外径与半导体晶片的外径相同，例如外径为6英寸的半导体晶片优选使用外径为6英寸的支承基板4b。支承基板4b的厚度为能增强半导体晶片的强度以使得半导体晶片可被增强得不产生变形、翘曲程度的厚度即可，例如能为300μm。环状的支承基板4b在半导体晶片1的外周区域1d的区域与半导体晶片相接合。因此，通过接合支承基板4b，从而不会对已形成的正面侧功能结构5造成损伤。
图7是表示本发明的制造方法的背面处理工序、以及正面侧的支承基板剥离工序的剖视图。利用图4的工序对半导体晶片1的正面1a进行加工，然后，对于利用图6的工序接合有支承基板4b的半导体晶片1(图7(a))，经过包含离子注入及热处理、电极形成等在内的工序，形成背面结构7(图7(b))。此外，也可以在形成所述背面结构7之前进行研磨等。在形成背面结构7后，通过浸到放有温水的水槽6(图7(c))，使陶瓷粘接剂的贴性力下降，将支承基板4b从半导体晶片1剥离(图7(d))。通过这些工序，能对半导体晶片1的背面1b进行加工。
能利用以上的图2～图7所说明的方法制造半导体器件。根据该方法，在形成正面侧功能结构5、背面结构7时，即使在包含扩散温度为1000℃左右的高温工艺的情况下，也能制造半导体器件，而毫无问题。
实施例
下面，基于实施例对本发明进行说明，但本发明并不限于实施例。
<支承基板的粘接>
[实施例1]
将直径为6英寸、厚度为500μm的Si晶片作为半导体晶片，将环状掩模(由钼制成、外径为6英寸、宽度为3mm、高度为100μm)放置于该半导体晶片的背面的外周。然后，对包含以氧化铝(Al2O3)为主要成分的陶瓷粒子、以及作为添加剂可溶于水的碱性金属盐，且粘度为50000mPa·s(20℃)的陶瓷粘接剂进行充分搅拌，并涂布于半导体晶片的背面，利用刮刀去除多余的陶瓷粘接剂，从而形成与掩模高度相同的100μm的陶瓷粘接剂层。之后，将支承基板(高耐热玻璃制、外径6英寸、厚度300μm)经由陶瓷粘接剂层与半导体晶片的背面相贴合，通过100℃下2小时的热处理来去除陶瓷粘接剂层的水分，使陶瓷粘接剂固化。
[实施例2]
除了使用陶瓷粒子以二氧化硅(SiO2)为主要成分的陶瓷粘接剂以外，利用与实施例1相同的方法，将支承基板与半导体晶片的背面相粘接。
[实施例3]
除了使用陶瓷粒子以氧化锆(ZrO2)为主要成分的陶瓷粘接剂以外，利用与实施例1相同的方法，将支承基板与半导体晶片的背面相粘接。
<耐热性试验>
为了确认实施例1、实施例2及实施例3的粘接有支承基板的半导体晶片能应用于1000℃的高温工艺，实施了耐热性试验及热循环试验。耐热性试验通过将实施例1、实施例2及实施例3的半导体晶片在1100℃条件下暴露2小时的条件来进行，并对陶瓷粘接剂的粘接性及半导体晶片有无异常进行评价。其结果是，对于实施例1、实施例2及实施例3的任意的半导体晶片，陶瓷粘接剂的粘接性及半导体晶片均没有发现异常。
<热循环试验>
热循环试验中，将实施了上述耐热性试验后的实施例1、实施例2及实施例3的半导体晶片反复放置于高温及低温环境下，从而观测半导体晶片相对于温度变化的机械性、物理性特性的变化。温度条件中，将-40℃、30分钟→25℃、30分钟→150℃、30分钟作为一个循环，实施10个循环。对于实施例1、实施例2及实施例3的任意的半导体晶片，陶瓷粘接剂的粘接性及半导体晶片均没有发现异常。
通过以上说明的实施例，根据本发明能提供一种能应用于1000℃左右的高温工艺的将支承基板与半导体晶片相粘接的方法及半导体器件的制造方法。
标号说明
1 半导体晶片
1a 半导体晶片的正面
1b 半导体晶片的背面
1c 功能结构形成区域
1d 外周区域
2 掩模
2a 中心用掩模
2b 外周用掩模
3 陶瓷粘接剂层
4a、4b 支承基板
4c 环状支承基板
5 正面侧功能结构
6 水槽
7 背面结构
8 陶瓷粘接剂
a 掩模的宽度
b 外周区域的宽度
S101 半导体晶片投入
S102 背面接合工序
S103 薄型化工序
S104 功能结构形成工序
S105 剥离工序
S106 正面接合工序
S107 背面处理工序
S108 正面侧的支承基板剥离工序
S109 切割

Claims (9)

1.一种半导体器件的制造方法，其特征在于，包括如下工序：
背面接合工序，在该背面接合工序中，将支承基板隔着陶瓷粘接剂层以及掩模与半导体晶片的背面相接合，以形成接合体；
功能结构形成工序，在该功能结构形成工序中，在所述半导体晶片的正面形成功能结构；
剥离工序，在该剥离工序中，去除所述陶瓷粘接剂层及所述掩模，将所述支承基板从所述半导体晶片剥离；以及
背面处理工序，在该背面处理工序中，对所述半导体晶片的背面进行背面处理。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，
所述剥离工序是对所述半导体晶片和所述支承基板的所述接合体进行水洗，以将所述掩模及所述陶瓷粘接剂层去除的工序。
3.如权利要求1或2所述的半导体器件的制造方法，其特征在于，
所述陶瓷粘接剂包含从Al2O3、SiO2、ZrO2、及它们的混合物中选出的某种无机氧化物。
4.如权利要求1或2所述的半导体器件的制造方法，其特征在于，
在所述背面处理工序之前，包含正面接合工序，在该正面接合工序中，将环状的支承基板与所述半导体晶片正面的未形成有功能结构的外周区域相接合。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，
利用陶瓷粘接剂来进行所述环状的支承基板的接合，该陶瓷粘接剂包含从Al2O3、SiO2、ZrO2、及它们的混合物中选出的某种无机氧化物。
6.如权利要求1或2所述的半导体器件的制造方法，其特征在于，
所述陶瓷粘接剂层的厚度为50μm～200μm。
7.如权利要求1或2所述的半导体器件的制造方法，其特征在于，
所述半导体晶片是从Si晶片、SiC晶片、及GaN晶片中选出的某种晶片。
8.如权利要求1或2所述的半导体器件的制造方法，其特征在于，
所述背面接合工序之前的所述半导体晶片的厚度在直径为6英寸时小于300μm，而在直径为8英寸时则小于400μm。
9.如权利要求1或2所述的半导体器件的制造方法，其特征在于，
所述支承基板是从高耐热玻璃、Si晶片、表面具有氧化硅膜层的Si晶片、以及SiC晶片中选出的某种基板。
CN201480007989.7A 2013-03-14 2014-03-14 半导体器件的制造方法 Expired - Fee Related CN104981889B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-051647 2013-03-14
JP2013051647 2013-03-14
PCT/JP2014/056887 WO2014142303A1 (ja) 2013-03-14 2014-03-14 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
CN104981889A CN104981889A (zh) 2015-10-14
CN104981889B true CN104981889B (zh) 2017-03-08

Family

ID=51536951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480007989.7A Expired - Fee Related CN104981889B (zh) 2013-03-14 2014-03-14 半导体器件的制造方法

Country Status (4)

Country Link
US (1) US9922858B2 (zh)
JP (1) JP5610328B1 (zh)
CN (1) CN104981889B (zh)
WO (1) WO2014142303A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966293B2 (en) 2014-09-19 2018-05-08 Infineon Technologies Ag Wafer arrangement and method for processing a wafer
CN104992944B (zh) * 2015-05-26 2018-09-11 京东方科技集团股份有限公司 一种柔性显示母板及柔性显示面板的制作方法
US10384433B2 (en) * 2015-12-11 2019-08-20 Suma Consulting and Investments, Inc. Apparatus and method to extract an object from a base surface using vibration
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US10559479B2 (en) 2018-02-27 2020-02-11 Toshiba Memory Corporation Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
JP7059769B2 (ja) * 2018-04-12 2022-04-26 Ｊｏｙｓｏｎ Ｓａｆｅｔｙ Ｓｙｓｔｅｍｓ Ｊａｐａｎ株式会社 ステアリングホイール、加飾部品及び加飾部品の接着方法
FR3085957B1 (fr) * 2018-09-14 2021-01-29 Commissariat Energie Atomique Procede de collage temporaire avec adhesif thermoplastique incorporant une couronne rigide
CN113169133B (zh) * 2018-11-21 2024-03-08 三井金属矿业株式会社 半导体封装体的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1839524A (zh) * 2003-12-05 2006-09-27 日本先锋公司 半导体激光装置的制造方法
JP2007110015A (ja) * 2005-10-17 2007-04-26 Toshiba Corp 半導体ウェーハの製造方法及び半導体ウェーハ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629385A (ja) 1992-07-09 1994-02-04 Fujitsu Ltd 半導体ウエハの接着方法
JP2002033458A (ja) * 2000-07-19 2002-01-31 Nikon Corp 半導体装置及びその製造方法
US20010054723A1 (en) 2000-03-17 2001-12-27 Tadashi Narui Image sensor, method of fabricating the same, and exposure apparatus, measuring device, alignment device, and aberration measuring device using the image sensor
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
JP3940623B2 (ja) * 2002-03-28 2007-07-04 京セラ株式会社 ウェーハ研磨治具とその製造方法及びこれを用いたウェーハ研磨装置
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
CN1703773B (zh) 2002-06-03 2011-11-16 3M创新有限公司 层压体以及用该层压体制造超薄基片的方法和设备
JP4360077B2 (ja) 2002-10-16 2009-11-11 富士電機デバイステクノロジー株式会社 半導体素子の製造方法
DE102004018250A1 (de) * 2004-04-15 2005-11-03 Infineon Technologies Ag Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
US20060046499A1 (en) * 2004-08-20 2006-03-02 Dolechek Kert L Apparatus for use in thinning a semiconductor workpiece
US7070669B1 (en) * 2004-12-20 2006-07-04 Xerox Corporation Method for forming ceramic thick film element arrays
EP2238618B1 (en) * 2008-01-24 2015-07-29 Brewer Science, Inc. Method for reversibly mounting a device wafer to a carrier substrate
JP2009295695A (ja) 2008-06-03 2009-12-17 Sumco Corp 半導体薄膜付基板およびその製造方法
JP2010226023A (ja) * 2009-03-25 2010-10-07 Sumitomo Electric Ind Ltd 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US9263314B2 (en) * 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
WO2013006865A2 (en) * 2011-07-07 2013-01-10 Brewer Science Inc. Methods of transferring device wafers or layers between carrier substrates and other surfaces

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1839524A (zh) * 2003-12-05 2006-09-27 日本先锋公司 半导体激光装置的制造方法
JP2007110015A (ja) * 2005-10-17 2007-04-26 Toshiba Corp 半導体ウェーハの製造方法及び半導体ウェーハ

Also Published As

Publication number Publication date
JPWO2014142303A1 (ja) 2017-02-16
WO2014142303A1 (ja) 2014-09-18
CN104981889A (zh) 2015-10-14
US9922858B2 (en) 2018-03-20
JP5610328B1 (ja) 2014-10-22
US20150348818A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
CN104981889B (zh) 半导体器件的制造方法
JP5967211B2 (ja) 半導体デバイスの製造方法
TWI446420B (zh) 用於半導體製程之載體分離方法
KR100741864B1 (ko) 반도체장치의 제조방법
CN105190844B (zh) 半导体装置的制造方法
KR100298063B1 (ko) 메사 구조의 반도체 칩 제조 방법
TWI605953B (zh) 層積體之分離方法
TW466642B (en) Process for fabricating semiconductor wafers with external gettering
EP2650912B1 (en) Auxiliary sheet for laser dicing
JP2016525801A (ja) 中波長赤外線アブレーションを用いるウェハ剥離
CN1886831A (zh) 半导体芯片的制造方法
US11380585B2 (en) Semiconductor device manufacturing method
CN110323182A (zh) 板状物的加工方法
JP2020047915A (ja) ワークピースの加工方法
US7655539B2 (en) Dice by grind for back surface metallized dies
TWI395271B (zh) 一種採用化學鍍製造半導體裝置的方法
TW201501222A (zh) 半導體晶片之製造方法
JP2008141135A (ja) 半導体装置の製造方法
JP6999350B2 (ja) パッケージ基板の加工方法
JPS59117115A (ja) 半導体装置の製造方法
KR101685317B1 (ko) 파워 디바이스의 제조방법
JP6440248B2 (ja) ウェハ及びウェハの製造方法
JP2009224622A (ja) 半導体チップの製造方法、半導体ウエハおよび半導体チップ
CN106252318B (zh) 植球工艺和结构
JP2019050237A (ja) 素子チップの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170308

Termination date: 20190314

CF01 Termination of patent right due to non-payment of annual fee