KR101685317B1 - 파워 디바이스의 제조방법 - Google Patents

파워 디바이스의 제조방법 Download PDF

Info

Publication number
KR101685317B1
KR101685317B1 KR1020157012156A KR20157012156A KR101685317B1 KR 101685317 B1 KR101685317 B1 KR 101685317B1 KR 1020157012156 A KR1020157012156 A KR 1020157012156A KR 20157012156 A KR20157012156 A KR 20157012156A KR 101685317 B1 KR101685317 B1 KR 101685317B1
Authority
KR
South Korea
Prior art keywords
wafer
glass substrate
back surface
power device
electrode
Prior art date
Application number
KR1020157012156A
Other languages
English (en)
Other versions
KR20150123779A (ko
Inventor
나오노리 미치시타
가쯔유키 쓰치다
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20150123779A publication Critical patent/KR20150123779A/ko
Application granted granted Critical
Publication of KR101685317B1 publication Critical patent/KR101685317B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

웨이퍼 두께를 얇게 하는 데 엄격한 요구에 응하는 것이 가능하고, 생산성도 우수한 파워 디바이스의 제조방법, 또한, 에너지 손실이 적고, 방열성이 우수한 파워 디바이스의 제공이 가능하게 되는 파워 디바이스의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 파워 디바이스의 제조방법은, 이하의 (1)~(7)의 공정을 순서로 가지는 것을 특징으로 한다.
(1) 적어도 웨이퍼 표면에 전극을 형성하는 공정
(2) 웨이퍼를 백그라인딩(BG)하는 공정
(3) 웨이퍼 이면에 전극(백 메탈(BM))을 형성하는 공정
(4) 웨이퍼 이면에 유리 기판을 붙이는 공정
(5) 상기 웨이퍼 표면의 전극 상에 무전해 도금에 의해 UBM을 형성하는 공정
(6) 상기 웨이퍼 이면의 유리 기판을 박리하는 공정
(7) 웨이퍼 이면에 다이싱 테이프를 붙여, 다이싱을 행하고, 다이싱 테이프로부터 픽업함으로써 칩화하는 공정

Description

파워 디바이스의 제조방법{METHOD FOR MANUFACTURING POWER DEVICE}
본 발명은, 파워 디바이스의 제조방법에 관한 것이고, 특히 두께를 얇게 하는 것이 가능한 파워 디바이스의 제조방법에 관한 것이다.
IGBC(Insulated Gate Bipolar Transistor, 절연 게이트형 바이폴러 트랜지스터), 파워 MOSFET(MOS　Field Effect Transistor), IPD(Intelligent Power Device) 등의 파워 디바이스는, 에너지 손실 저감, 방열성 등의 특성면의 관점에서, 칩의 두께를 얇게 하는 것이 요구되고, 얇은 웨이퍼로 하는 제조 프로세스의 확립이 강하게 요구되고 있다. 또, 접합 기술로서는, 와이어 본딩이나 땜납 접합에 대한 고신뢰성을 확보하는 목적으로 하고, 웨이퍼 표면의 Al전극이나 Cu전극에 대하여 UBM(Under Bump Metallurgy, 언더 범프 메탈)을 형성하는 것이 많아지고 있다.
UBM의 형성 방법으로서는, 저비용이 기대되는 무전해 도금법에 의해 형성하는 것이 많아지고 있고, 무전해 니켈 도금과 치환형 무전해 금도금에 의해 Ni/Au피막을 형성하거나, 열에 의한 Ni확산의 배리어층인 무전해 팔라듐 도금을 무전해 니켈 도금과 치환형 무전해 금도금 사이에 행하여, Ni/Pd/Au피막으로 하거나, 또는 치환형 무전해 금도금을 생략한 Ni/Pd 피막으로 하는 것이 일반적이다.
일반적인 파워 디바이스의 제조방법으로서는, 전(前) 공정에서 웨이퍼 내부의 구조 및 표면에 Al 또는 Cu전극을 형성 후, 전극 상에 무전해 도금에 의해, Ni/Au, Ni/Pd 또는 Ni/Pd/Au피막을 형성한다. 그 후, 백그라인딩(BG)을 행하여, 웨이퍼를 얇게 하고, 웨이퍼 이면에 전극(백 메탈(BM))을 형성한다. 그 후, 전기 특성 등의 검사를 행한 후, 이면에 다이싱 테이프를 붙이고, 다이싱을 행하여, 칩화한다.
그러나, 상기 방법에서는, 최근 칩의 두께를 한층 더 얇게 하는 것에 대하여, 상기 백그라인딩이나 백 메탈(BG·BM) 공정에 있어서, 열이 가해져, UBM의 Ni피막이 결정화되어, 웨이퍼가 휘기 때문에, 그 후의 공정에 지장을 초래하는 경우가 있다고 하는 문제가 있다. 그 때문에, 웨이퍼의 두께를 충분히 얇게 할 수 없거나, Ni도금의 막 두께를 가능한 한 얇게 하는 것으로 대응하고 있다.
또, 특허 문헌 1에는, 웨이퍼를 박막화 한 후의 공정에서, 웨이퍼 이면에 이온 주입과 열처리, 및 이면 전극을 형성한 경우나, 표면 전극을 더 형성한 경우의 반도체 기판의 휨을 저감하고, 반도체 기판의 균열 비율을 저하시키기 위해서, 백그라인딩과 에칭을 종료한 후의 얇은 반도체 기판을 지지 기판(유리 기판)에 맞붙이며, 그 후, 이면 전극을 형성하는 반도체 장치의 제조방법이 개시되어 있다. 그러나, 특허 문헌 1에 기재된 반도체 장치에 있어서는, UBM 형성에 대해서는 아무런 기재가 없고, 특히 UBM 형성 후의 이면 전극 형성에 있어서의 상기 문제점에 대해서도 전혀 나타나 있지 않다.
또, 반도체 디바이스는, 상기와 같이 도금처리 공정을 행한 후에 백그라인딩·백 메탈 공정을 행하는 경우, 도금의 막 두께가 두꺼우면 도금의 응력도 커지기 때문에 웨이퍼가 휘어 버려, 그 후의 공정에 악영향을 준다.
이러한 문제에 대해, 이하와 같이, 백그라인딩·백 메탈 공정을 도금처리 공정보다 전에 행하는 방법이 검토되고 있다.
예를 들면, 이하의 (1)~(4)의 순서로 상술한 각 공정을 행하는 것이다.
(1) 웨이퍼의 백그라인딩·백 메탈 공정
(2) 웨이퍼 표면에 언더 범프 메탈(UBM)을 형성하기 위한 도금처리 공정
(3) 다이싱 공정
(4) 칩 분리 공정
그렇지만, 상술한 제조방법은, 백그라인딩 공정을 도금처리 공정보다 전에 행하기 때문에, 도금의 웨이퍼 이면에의 부착 및 웨이퍼의 손상이라고 하는 문제가 생긴다. 이 때문에, 특허 문헌 2~4에 각각 개시되어 있는 바와 같이, 도금용 지그를 사용함으로써 도금의 웨이퍼 이면에의 부착 방지가 도모되고 있다.
그렇지만, 특수한 도금용 지그를 사용하면, 특히 얇은 웨이퍼의 경우, 지그의 장착이나 떼어낼 때에 웨이퍼의 휨이 발생하기 쉬워진다. 또, 특수한 도금용 지그는 웨이퍼의 핸들링성을 악화시켜, 또한 큰 스페이스가 필요하기 때문에 한 번에 많은 웨이퍼를 도금처리 하는 것이 곤란하다고 하는 문제가 있다.
이 문제를 해결하기 위해서, 특허 문헌 5에는, 웨이퍼 이면의 백그라인딩 공정 1과, 이어서, 웨이퍼의 이면에 재박리형 점착제를 점착면에 가지는 점착 필름을 1매 또는 2매 이상 적층하여 붙이는 공정 2와, 계속하여, 점착 필름이 이면에 붙여진 웨이퍼에 대하여, 웨이퍼 표면에 언더 범프 메탈(UBM)을 형성하기 위한 무전해 도금처리 공정 3과, 그 다음으로, 점착 필름을 박리하는 공정 4를 실시하는 것을 포함하는 반도체 디바이스의 제조방법이 개시되어 있다.
이 방법에 의하면, 도금 공정에 있어서의 테이프의 팽창·수축에 의해, 웨이퍼/테이프 계면에 기포가 발생하는 경우가 있어, 수율을 저하시키는 경우가 있다.
또, 특허 문헌 6에는, 웨이퍼에 도금처리 할 때 웨이퍼의 휨 및 손상을 억제하고, 웨이퍼의 도금처리 효율이 양호한 반도체 디바이스로서, 웨이퍼를 박막화한 후, 웨이퍼의 이면을 다이싱 테이프로 링 프레임 내에 마운트하고, 마운트된 웨이퍼의 표면에 도금처리를 행하는 방법이 개시되어 있다.
웨이퍼의 이면을 링 프레임 내에 마운트하여 도금처리를 행하고 있으므로, 도금처리할 때의 웨이퍼의 휨은 억제된다. 그러나, 링 프레임 내에 마운트하면, 그만큼 커지기 때문에, 도금 라인의 조(槽)의 크기도 크게 할 필요가 있어, 기존의 설비로는 대응할 수 없는 경우가 있다. 또, 도금 공정에 있어서의 테이프의 팽창·수축에 의해, 웨이퍼/테이프 계면에 기포가 발생하는 경우가 있어, 수율을 저하시키는 경우가 있다.
또, 특허 문헌 7에는 반도체식 센서의 제조방법에 있어서, 부식성 매체에 대한 내부식성을 향상시키기 위해, 패드부의 Al전극 상에 접속용 단자를 다이렉트 형성할 때에, 기판 이면을 유리 기판 등의 절연물로 덮은 상태로 무전해 도금처리를 하는 방법이 기재되어 있다. 상기 특허 문헌 7은, 반도체식 센서의 제조방법에 관한 발명이며, 반도체 기판에는 기판 이면에 오목부가 형성된 다이아프램이 마련되어 있고, 상기 유리 기판은 상기 오목부를 밀봉하는 밀봉재와 상기 기판 이면의 코트재를 겸하고 있으며, 유리 기판은 제품의 구성부품이다.
일본 특허 공보 제 4525048 호 일본 공개특허공보 2002-339078 호 일본 공개특허공보 2002-339079 호 일본 공개특허공보 2002-343851 호 일본 공개특허공보 2011-216584 호 일본 공개특허공보 2010-283312 호 일본 특허 공보 제 5056862 호
본 발명은, 웨이퍼의 두께를 얇게 하는 데에 수반되는 제조공정 중의 휨을 억제하고, 그것에 기인하는 불량 발생을 방지하여, 근래의 웨이퍼 두께를 얇게 하는데 엄격한 요구에 따르는 것이 가능한, 생산성도 우수한 파워 디바이스의 제조방법을 제공하는 것을 목적으로 한다. 또한, 에너지 손실이 적고, 방열성이 우수한 파워 디바이스의 제공이 가능해지는 파워 디바이스의 제조방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 파워 디바이스에 있어서의 웨이퍼의 두께를 얇게 하는 것에 수반하여, 그 제조공정 중에 휨을 발생시키는 모든 요인과 각각의 휨에 의한 영향을 검토했다. 그 결과, 두께를 얇게 하는 데에 수반되는 휨에서 가장 영향을 미치는 것은, 무전해 도금에 의한 Ni피막 형성 공정, 백그라인딩 공정, 백 메탈 형성 공정을 이 순서로 행하는 경우, 백그라인딩이나 백 메탈(BG·BM) 공정에 있어서의 열의 영향에 의해 UBM의 Ni피막이 결정화하는 것에 의한 웨이퍼의 휨인 것을 찾아냈다.
본 발명자들은 예의 검토를 행한 결과, 공정순서를 바꾸어, 무전해 도금에 의한 UBM 형성 공정을 백그라인딩, 백 메탈(BM) 형성 공정 후에 행하는 것이 웨이퍼의 두께를 얇게 하는 데에 수반되는 휨을 억제하기 때문에 유효하며, 또한 무전해 도금에 의한 UBM 형성 공정을 백그라인딩, 백 메탈(BM) 형성 공정 후에 행할 때의, 도금의 웨이퍼 이면에의 부착 및 웨이퍼의 손상이라고 하는 문제에 대하여, 웨이퍼 이면에 유리 기판을 붙임으로써, 상기 과제가 해결되는 것을 찾아내어, 본 발명에 이르렀다.
즉, 본 발명은 이하와 같다.
[1] 이하의 (1)~(7)의 공정을 순서로 가지는 것을 특징으로 하는 파워 디바이스의 제조방법.
(1) 적어도 웨이퍼 표면에 전극을 형성하는 공정
(2) 웨이퍼를 백그라인딩(BG)하는 공정
(3) 상기 백그라인딩된 웨이퍼 이면에 전극(백 메탈(BM))을 형성하는 공정
(4) 웨이퍼 이면에 유리 기판을 붙이는 공정
(5) 상기 웨이퍼 표면의 전극 상에 무전해 도금에 의해 UBM을 형성하는 공정
(6) 상기 웨이퍼 이면의 유리 기판을 박리하는 공정
(7) 웨이퍼 이면에 다이싱 테이프를 붙여, 다이싱을 행하며, 다이싱 테이프로부터 픽업함으로써 칩화하는 공정
[2] 상기 (5)의 공정에 있어서의 무전해 도금에 의한 UBM 형성이, 무전해 도금에 의한 Ni/Au피막 형성, Ni/Pd피막 형성, 또는 Ni/Pd/Au피막 형성인 것을 특징으로 하는 상기 [1]에 기재된 파워 디바이스의 제조방법.
[3] 상기 (7)의 공정에 있어서, 웨이퍼 이면에 다이싱 테이프를 붙이기 전에, 웨이퍼 표면에 보호 테이프 또는 유리 기판을 붙이고, 다이싱 테이프를 웨이퍼 이면에 붙인 후, 상기 보호 테이프 또는 유리 기판을 박리하는 것을 특징으로 하는 상기 [1] 또는 [2]에 기재된 파워 디바이스의 제조방법.
본 발명의 파워 디바이스의 제조방법에 의하면, 웨이퍼를 충분히 두께를 얇게 할 수 있다. 웨이퍼의 두께를 얇게 해도, 웨이퍼의 휨이 거의 없어, 그 후의 공정에 지장을 초래하지 않아, 또 생산성에도 우수하다. 따라서, 본 발명의 파워 디바이스의 제조방법에 의해, 에너지 손실이 적고, 방열성이 우수한 파워 디바이스의 제공이 가능해진다.
파워 디바이스는 칩의 두께를 얇게 하는 것이 요구되고 있다. 그러나, 두께를 얇게 하면, 웨이퍼가 휘어지기 쉬워지고, 웨이퍼의 두께를 얇게 하면 할수록 휨은 커진다.
파워 디바이스의 제조공정에 있어서, 백그라인딩 후에, 웨이퍼 이면에 백 메탈을 형성하는 공정이나 UBM을 형성하는 공정을 행하는 경우, 이들의 공정에서 웨이퍼가 쉽게 휘어진다. 또, UBM을 형성한 후에, 백그라인딩이나 백 메탈(BG·BM) 공정을 행하는 경우는, 이들의 공정에서 열이 가해져, UBM의 Ni피막이 결경화되어, 웨이퍼가 휜다. 이 UBM을 형성한 후에 백그라인딩이나 백 메탈(BG·BM) 공정을 행했을 때의 휨은, 상기 백그라인딩 후에 백 메탈을 형성하는 공정이나 UBM을 형성하는 공정의 휨에 비해 커서, 제조 프로세스상 문제가 된다. UBM을 형성한 후에 표면에 유리 기판을 붙여 백 메탈을 형성해도, 휨이 크고, 웨이퍼가 유리 기판으로부터 벗겨지거나, 균열 등의 문제가 발생한다.
본 발명의 파워 디바이스의 제조방법은, 상기 UBM 형성 후에 백 메탈 형성을 행했을 때의 휨을 회피하기 위해서, 무전해 도금에 의한 UBM 형성을 백 메탈(BM) 형성 후에 행한다. 또, 무전해 도금에 의해 UBM 형성할 때의 웨이퍼의 휨, 웨이퍼의 균열을 방지하거나, 핸들링을 쉽게 하기 위해, 백 메탈(BM) 형성 후, 이면에 유리 기판을 붙이고, UBM 형성 후에 유리 기판을 박리한다.
즉, 본 발명의 파워 디바이스의 제조방법은, 이하의 (1)~(7)의 공정을 가진다.
(1) 적어도 웨이퍼 표면에 전극을 형성하는 공정
(2) 웨이퍼를 백그라인딩(BG)하는 공정
(3) 상기 백그라인딩된 웨이퍼 이면에 전극(백 메탈(BM))을 형성하는 공정
(4) 웨이퍼 이면에 유리 기판을 붙이는 공정
(5) 상기 웨이퍼 표면의 전극 상에 무전해 도금에 의해 UBM을 형성하는 공정
(6) 상기 웨이퍼 이면의 유리 기판을 박리하는 공정
(7) 웨이퍼 이면에 다이싱 테이프를 붙여, 다이싱을 행하며, 다이싱 테이프로부터 픽업함으로써 칩화하는 공정
상기 UBM 형성으로서는, 웨이퍼 표면의 전극 상에 무전해 도금에 의해, Ni/Au피막 또는 Ni/Pd피막, Ni/Pd/Au피막을 형성하는 것이 바람직하다.
상기 (7)의 공정에 있어서, 웨이퍼 이면에 다이싱 테이프를 붙이기 전에, 웨이퍼 표면에 보호 테이프 또는 유리 기판을 붙여, 다이싱 테이프를 웨이퍼 이면에 붙인 후, 상기 보호 테이프 또는 유리 기판을 박리하는 것이 바람직하다.
(1) 적어도 웨이퍼 표면에 전극을 형성하는 공정에 대하여
웨이퍼는, 한정적이지 않지만, 약 50~300㎜ 지름의 원반 형상으로 형성되어 있고, 실리콘, 또는, GaAs 등의 화합물 반도체를 이용하여 형성되어 있다.
웨이퍼는, 표면에 전극이 형성되어 있으면 좋고, 그 외에 웨이퍼의 내부 구조가 형성되어 있어도 좋다.
상기 전극으로서는, Al전극, Cu전극이 바람직하고, Al전극, Cu전극으로서는, 파워 디바이스에 이용되고 있는 공지의 Al전극, Cu전극을 들 수 있다.
웨이퍼의 내부 구조를 형성하는 공정 및 웨이퍼 표면에 전극을 형성하는 공정은, 파워 디바이스의 제조에 필요한 공지의 웨이퍼 가공 공정이며, 예를 들면, 포토리소그래피(photolithography), 에칭, 이온 주입, 스퍼터링, CVD 등의 공지의 방법에 따라 행할 수 있다. 또, 이 공정에 이용하는 장치로서도, 공지의 임의의 장치를 이용할 수 있다.
(2) 웨이퍼를 백그라인딩(BG)하는 공정에 대하여
일반적으로는, 백그라인딩 공정에 들어가기 전에, 웨이퍼 표면 보호 테이프(백그라인딩 테이프) 또는 유리 기판을 웨이퍼 표면에 붙인다. 이 웨이퍼 표면 보호 테이프 또는 유리 기판은, 백그라인딩 공정에 있어서, 소자가 형성되는 웨이퍼 표면을 보호하고, 연삭수(硏削水)나 연삭 칩 등의 침입에 의한 웨이퍼 표면의 오염을 막는다. 본 발명에 있어서도, 백그라인딩 공정에 들어가기 전에, 웨이퍼 표면 보호 테이프(백그라인딩 테이프) 또는 유리 기판을 웨이퍼 표면에 붙이는 것이 바람직하다. 웨이퍼 표면 보호 테이프 또는 유리 기판은 일반적으로 시판되고 있는 것을 이용할 수 있다.
한편, 백그라인딩 공정에 들어가기 전에 붙인 웨이퍼 표면 보호 테이프 또는 유리 기판은, 이 후의 유리 기판을 웨이퍼 이면에 붙인 후, UBM의 형성 전에 박리하는 것이 바람직하다.
본 발명에 있어서는, 백그라인딩 공정 후에 백 메탈을 형성하지만, 백그라인딩에 의해 웨이퍼 두께를 얇게 한 후 백 메탈을 형성하면, 웨이퍼의 휨이 생기는 경우가 있다. 휨이 발생하는 경우에는, 그 휨을 억제하기 위해서, 특허 문헌 1에 기재되어 있는 바와 같이, 유리 기판을 이용하는 것이 바람직하다. 즉, 백 메탈을 형성할 때에 웨이퍼의 휨이 발생하는 경우는, 백그라인딩 공정에 들어가기 전에 웨이퍼 표면에 유리 기판을 붙이고, 상기 유리 기판이 붙여진 채의 상태로 백 메탈을 형성한다. 그 다음에, 유리 기판을 이면에 붙인 후, UBM의 형성 전에 표면의 유리 기판을 박리하는 것이 바람직하다.
웨이퍼 표면 보호 테이프 또는 유리 기판을 웨이퍼에 붙인 후, 웨이퍼의 백그라인딩 공정을 실시한다. 백그라인딩을 위한 장치는 공지의 임의의 장치를 이용할 수 있지만, 예를 들면, 웨이퍼를 고정하는 진공 흡착 테이블, 웨이퍼를 연삭하는 회전 숫돌, 연삭 중에 웨이퍼 상에 연삭액(통상은 물)을 공급하는 연삭액 공급부 등으로 구성되어 있다.
웨이퍼 표면 보호 테이프 또는 유리 기판으로 표면이 보호된 웨이퍼를, 그 이면을 위로 하고, 백그라인딩 장치의 진공 흡착 테이블 상에 설치한다. 다음으로, 진공 흡착 테이블에서 웨이퍼를 흡인 고정한 상태로, 연삭액 공급부로부터 웨이퍼 상에 연삭액을 공급함과 함께, 회전 숫돌에 의해 웨이퍼를 소정의 두께가 될 때까지 연삭한다. 또, 필요하면, 회전 숫돌에 의한 연삭 후, 마무리용 연삭을 계속하여 행하여, 웨이퍼의 연삭면을 매끄럽게 마무리한다. 이상에 의해, 웨이퍼는, 예를 들면 50~400㎛, 보다 바람직하게는 50~150㎛의 두께로 얇게 할 수 있다.
(3) 상기 백그라인딩된 웨이퍼 이면에 전극(백 메탈(BM))을 형성하는 공정에 대하여
(2)의 백그라인딩 후에 (3)의 백 메탈의 형성 공정을 행한다. 백 메탈 형성 공정은 이면 전극 형성 공정이라고도 불리며, 연삭 후의 반도체 웨이퍼의 이면에, 이면 전극을 형성하는 공정이다. 이면 전극은, 여러 가지 금속이 이용되고, 본 발명에 있어서 일반적으로 사용되고 있는 이면 전극의 금속을 사용하면 좋다. 예를 들면, 백그라인딩한 기판의 이면에, 니켈 실리사이드층 및/또는 티탄층을 형성하고, 그 위에 금속층을 형성한다. 금속층은, 니켈층, 백금층, 은층, 금층 등이 바람직하다. 니켈 실리사이드층의 두께는 200㎚ 이하, 티탄층의 두께는 5㎚ 이상 500㎚ 이하, 금속층의 두께는 50㎚ 이상 1000㎚ 이하인 것이 바람직하다. 상기 백 메탈 형성을 위한 장치는 공지의 임의의 장치를 이용할 수 있다.
본 발명의 파워 디바이스의 제조방법에 있어서는, UBM 형성 전에 백 메탈(이면 전극)을 형성한다. 따라서, UBM의 Ni피막이 존재하지 않기 때문에, 백 메탈 형성시에 열이 가해져도, Ni피막이 결정화되는 것에 의한 웨이퍼의 휨은 생기지 않는다.
(4) 웨이퍼 이면에 유리 기판을 붙이는 공정에 대하여
백 메탈 형성 후에, 웨이퍼 이면에 유리 기판을 붙인다. 이것은, 다음 공정의 무전해 도금 시에 웨이퍼 이면에 도금이 형성되는 것을 방지하는 것, 얇은 웨이퍼의 핸들링을 좋게 하고, 웨이퍼의 균열을 방지하는 것, 무전해 도금에 의한 휨을 방지하는 것을 목적으로 하고 있다.
또, 유리 기판이 아닌 보호 테이프를 붙인 경우는, 도금 공정에 있어서의 테이프의 팽창·수축에 의해, 웨이퍼/테이프 계면에 기포가 발생하는 경우가 있어, 수율을 저하시키는 경우가 있었지만, 유리 기판을 웨이퍼 이면에 붙임으로써, 팽창·수축이 없어, 기포가 발생하지 않으므로, 생산성이 향상된다.
유리 기판에 사용되는 유리는 어떤 유리라도 좋고, 소다 석회 유리, 무알칼리 유리, 석영 유리, 붕규산 유리 등이 이용된다. 유리 기판의 두께는 웨이퍼의 지지 기판으로서의 강도가 있으면 좋고, 0.5㎜~5㎜정도의 두께가 바람직하다. 웨이퍼와 유리 기판은, 양면 테이프로 붙이는 것이 간편하고 바람직하다. 양면 테이프로 사용되는 점착제는, 아크릴계, 메타크릴계, 실리콘계, 폴리아미드계, 폴리에스테르계, 폴리우레탄계, 및, EVA(에틸렌과 초산 비닐의 공중합체)계의 수지 등을 이용할 수 있지만, UV나 가열에 의해 경화하거나, 가스가 발생하여, 벗겨지기 쉬워지는 아크릴계의 점착제 등이 바람직하다.
웨이퍼와 유리 기판 붙이기는, 시판되고 있는 장치에 의해 붙이면 좋다.
(5) 상기 웨이퍼 표면의 전극 상에 무전해 도금에 의해 UBM을 형성하는 공정에 대하여
그 다음으로, 유리 기판이 이면에 붙여진 웨이퍼에 대하여, 웨이퍼 표면에 언더 범프 메탈(UBM)을 형성하기 위한 무전해 도금처리를 행한다. 무전해 도금처리의 방법 자체는 공지이며, 당업자에게 알려진 임의의 방법으로 실시 가능하지만 이하에 적합한 실시형태에 대하여 설명한다.
무전해 도금처리를 행할 때, 우선, 웨이퍼의 피도금면의 처리로서, 청정화하는 공정이 통상 행해진다. 청정화 공정으로서는, 건식 처리라도 습식 처리라도 좋다. 건식 처리의 경우에는, 애싱(ashing) 처리, UV 처리 및 리엑티브 이온 애칭 처리 등이 바람직하다. 습식 처리의 경우에는, 침지법 및 스핀 코트법의 어느 것을 이용해도 좋지만, 침지법을 이용하는 편이 일괄처리가 가능한 점에서 보다 바람직하다. 습식 처리로서는, 수중에서의 초음파 세정, 알카리 또는 산성 탈지액에의 침지, 계면 활성제 수용액에의 침지, 소프트 에칭액에의 침지 등을 들 수 있다. 습식 처리로서는, 시판의 산성 탈지액, 알칼리성 탈지액, 소프트 에칭액에 의한 처리를 들수 있고, 이들을 사용하면, 상기 처리가 간편하게 되는 점에서 바람직하다. 이들 처리는 단독이라도 조합이라도 좋고, 웨이퍼가 더러워지는 상태나 패시베이션(passivation)의 종류에 의하여 최적인 처리방법을 선택하는 것이 바람직하다.
상술한 청정화 후, 계속하여, 무전해 도금액으로부터 웨이퍼 표면에 금속을 석출시킬 때의 촉매 활성을 가지는 금속 화합물을 처리하는 것이 바람직하다. 이러한 금속 화합물로서는, 팔라듐 화합물이나 아연 화합물 등이 있다. 팔라듐 화합물에 관해서는, 촉매 효과를 나타내는 팔라듐의 염화물, 수산화물, 산화물, 황산염, 암모늄염 등의 안민 착체 등을 들 수 있다. 팔라듐 화합물은, 수성 용액, 혹은 유기용매 용액으로서 이용된다. 유기용매로서는, 예를 들면 메틸 알코올, 에틸 알코올, 이소프로판올, 아세톤, 메틸에틸케톤, 톨루엔, 에틸렌글리콜, 폴리에틸렌 글리콜, 디메틸포름아미드, 디메틸술폭시드, 디옥산 등이나 이들의 혼합물을 사용할 수 있다. 팔라듐 화합물은, 일련의 처리 관계상, 수용액으로서 사용하는 것이 보다 바람직하다. 또, 아연 화합물은, 징케이트 처리로서 일반적이며, 시판의 약품을 사용할 수 있다.
상술한 금속 화합물 처리 후, 웨이퍼를 무전해 도금액에 침지하여, 무전해 도금처리를 행한다. 무전해 도금을 행할 때는, 생산 효율을 높이기 위해서, 복수의 웨이퍼를, 예를 들면 3점 지지형 또는 4점 지지형의 웨이퍼 카셋트에 수납하고, 이 웨이퍼 카셋트를 무전해 도금액에 침지시켜 행하는 것이 유리하다. 무전해 도금은 치환에 의한 것이라도 좋고, 환원에 의한 것이라도 좋다. 무전해 도금액에는, 원하는 도금을 구성하기 위한 금속 이온원이, 예를 들면 황산화물, 염화물 등의 형태로 포함되어 있다. 또한, 무전해 도금액에는, 포름알데히드, 히드라진, 차아인산 나트륨, 수소화 붕소 나트륨, 아스코르빈산, 글리옥실산 등의 환원제, 초산 나트륨, EDTA, 주석산, 사과산, 구연산, 글리신 등의 착화제나 석출 제어제 등이 포함되어 있어도 좋다.
무전해 도금액은, pH조정제로서는, 수산화 나트륨, 수산화 칼륨 등 일반적으로 이용되고 있는 것을 이용할 수 있지만, 반도체 용도로 나트륨, 칼륨 등의 알칼리 금속을 피하고 싶은 경우에는, 수산화 테트라메틸 암모늄을 이용하는 것이 바람직하다.
상술한 공정에 의해, 웨이퍼 표면에 무전해 도금처리를 행하여, 웨이퍼 표면에, 예를 들면 Ni/Au, Ni/Pd, Ni/Pd/Au피막 등을 형성할 수 있다. 무전해 도금을 행하고 나서, 백그라인딩이나 백 메탈을 행하는 종래의 공정에서는, Ni도금 피막의 두께는 휨 발생 때문에, 1㎛ 정도 이하로 하고 있지만, UBM 상에 땜납을 탑재하면 0.수㎛의 두께로 금속간화합물이 형성되므로, Ni피막의 확보의 관점에서 1㎛ 이상 쪽이 바람직하다. 본 발명에서는, 휨의 발생이 적기 때문에, 두께를 두껍게 하는 것이 가능해지며, 10㎛ 두께 이하이면 좋다. 도금 시간에 의한 작업의 효율성이나 땜납과의 금속 화합물의 피막 형성 등에서, Ni피막은 1~5㎛가 바람직하다. 또, Pd도금 피막의 두께는, Ni의 확산 배리어성이나 도금시간에서, 0.02~0.2㎛가 바람직하다. Au도금 피막은 땜납 젖음성을 확보하는 목적으로 0.01~0.2㎛가 바람직하다.
본 발명에 있어서는, 이면에 유리 기판을 붙인 후, UBM을 형성하고 있으므로, 도금시 웨이퍼의 파손과 웨이퍼 이면에의 도금 부착을 방지할 수 있다. 또, 도금에 의한 웨이퍼의 휨에 대해서도 방지할 수 있다.
(6) 상기 웨이퍼 이면의 유리 기판을 박리하는 공정에 대하여
상기 (5)의 공정 후에, 상기 (4)의 공정으로 붙인 유리 기판을 박리한다.
박리의 방법은, 시판의 박리 장치를 사용하여 박리를 행하면 좋다. UV 또는 가열에 의해 경화나 가스가 발생하는 점착제를 사용하면, UV 또는 가열에 의해, 웨이퍼와의 밀착 강도가 저하하여, 박리하기 쉬워지므로 바람직하다.
(7) 웨이퍼 이면에 다이싱 테이프를 붙여, 다이싱을 행하고, 다이싱 테이프로부터 픽업함으로써 칩화하는 공정에 대하여
이 공정 자체는 공지이며, 당업자에게 알려진 임의의 방법을 채용하면 좋지만 이하에 예시한다.
우선, 마운터를 이용하여, 링 프레임과 함께 웨이퍼 이면에 다이싱 테이프를 붙인다.
다이싱 테이프를 붙이기 전에 웨이퍼 표면에 보호 테이프 또는 유리 기판을 붙여, 표면을 보호해도 좋다. 웨이퍼 표면에 보호 테이프 또는 유리 기판을 붙인 경우, 다이싱 테이프를 웨이퍼 이면에 붙인 후, 표면의 보호 테이프 또는 유리 기판을 박리한다. 상기 보호 테이프 또는 유리 기판은, 상기 (2)의 공정 또는 (4)의 공정에서 사용한 것과 같은 것을 이용할 수 있다. 또 그 붙이는 방법도 상기 (2)의 공정 또는 (4)의 공정과 같은 방법을 이용할 수 있다. 보호 테이프에 있어서도, 상기 공정 (4)에서 유리 기판을 붙일 때에 이용하는 점착제와 같은 것이 부착된 보호 테이프를 이용하여, 시판되고 있는 장치에 의해 붙일 수 있다. 박리 방법은, 시판의 박리 장치를 이용하여 행하면 된다. 그 후, 웨이퍼를, 다이싱 장치의 다이싱 테이블 상에 표면을 위를 향해 얹어놓고, 흡착부의 진공 흡착에 의해 고정한다.
다음으로, 다이싱 쏘에 의해, 링 프레임 내의 웨이퍼를, 표면측으로부터 세로, 가로로 절단하여, 개별 칩을 얻는다. 절단 후의 개별 칩은, 다이싱 테이프에 의해 고정되어 있기 때문에, 정렬된 상태를 유지하고 있다.
다이싱 공정 후는, 칩 분리 공정으로 옮겨, 분리된 각 칩을 회로 기판상의 소정의 위치에 마운트하고, 각 칩과 회로 기판의 금속 배선을 접속함으로써, 원하는 파워 디바이스를 제작해 간다.
본 발명의 제조방법에 의해, 웨이퍼 두께를 얇게 해도 제조 가능해진다. 본 발명의 제조방법에 의하면, 웨이퍼의 휨이 생기는 공정을 회피한 공정순서로 하고, 또한 웨이퍼의 휨이 생기기 쉬운 공정에는 유리 기판을 붙이고 있으므로, 얻어지는 파워 디바이스는, 웨이퍼 두께를 얇게 해도 웨이퍼의 휨이 거의 없어, 제조공정에 있어서 휨에 의한 문제(공정 중에 있어서의 유리 기판으로부터의 박리)가 발생하지 않고, 또, 생산성에도 우수하다.
웨이퍼 두께를 얇게 할 수 있으므로, 에너지 손실이 적고, 방열성이 우수한 파워 디바이스의 제공이 가능해진다.
실시예
이하, 본 발명의 실시예를 나타내지만, 이들은 본 발명을 보다 잘 이해하기 위해서 제공하는 것이며, 본 발명이 한정되는 것을 의도하는 것은 아니다.
실시예 1
이하의 공정 (1)~(7)의 순서로 웨이퍼 프로세스를 행하여 칩화했다.
〈공정(1)〉
기존의 장치를 사용하여, 1㎝ 사각의 AlSi 전극이 웨이퍼 표면에 형성되고, 전극 면적이 웨이퍼 표면의 80%인 8인치 실리콘 시험 웨이퍼를 제작했다.
〈공정(2)〉
시판의 백그라인딩 테이프로 웨이퍼 표면을 보호하고, 백그라인딩을 행하여, 웨이퍼 두께를 100㎛로 했다.
〈공정(3)〉
기존의 장치를 사용하여, 티탄층 100㎚, 니켈층 200㎚, 금층 100㎚의 백 메탈을 형성했다.
〈공정(4)〉
기존의 장치를 사용하여, UV경화형의 점착제가 붙은 양면 테이프에 의해 석영 유리(1㎜ 두께)를 웨이퍼 이면에 붙이고, 공정 (2)의 백그라인딩 테이프를 박리했다.
〈공정(5)〉
기존의 방법에 의해, 무전해 도금 피막 니켈 3㎛, 금 0.05㎛를 웨이퍼 표면의 패드 상에 형성했다.
〈공정(6)〉
기존의 장치를 사용하여, 웨이퍼 이면의 석영 유리를 박리했다.
〈공정(7)〉
기존의 장치를 사용하여, UV경화형의 점착제가 붙은 양면 테이프에 의해 석영 유리(1㎜ 두께)를 웨이퍼 표면에 붙였다. 그 후, 이면에 다이싱 테이프를 붙이고, 웨이퍼 표면에 붙인 석영 유리를 박리 한 후, 다이싱을 행하고, 다이싱 테이프로부터 픽업을 행한 바, 문제없이 픽업할 수 있고, 두께를 얇게 해도 파워 디바이스의 제조가 가능한 것을 확인했다.
실시예 2
실시예 1에서, 공정 (2)에 있어서의 백그라인딩을 행한 웨이퍼 두께를 150㎛로 한 이외는 실시예 1과 마찬가지로 했다.
공정 (7)에서 문제없이 픽업할 수 있고, 두께를 얇게 해도 파워 디바이스의 제조가 가능한 것을 확인했다.
실시예 3
실시예 1에서, 공정 (2)에 있어서의 백그라인딩을 행한 웨이퍼 두께를 50㎛로 한 이외는 실시예 1과 마찬가지로 했다.
공정 (7)에서 문제없이 픽업할 수 있고, 두께를 얇게 해도 파워 디바이스의 제조가 가능한 것을 확인했다.
실시예 4
실시예 1에서, 공정 (3)에 있어서의 백 메탈의 니켈층을 400㎚로 한 이외는 실시예 1과 마찬가지로 했다.
공정 (7)에서 문제없이 픽업할 수 있고, 두께를 얇게 해도 파워 디바이스의 제조가 가능한 것을 확인했다.
실시예 5
실시예 1에서, 공정 (5)에 있어서의 무전해 도금 피막을 니켈 3㎛, 팔라듐 0.05㎛, 금 0.03㎛로 한 이외는 실시예 1과 마찬가지로 했다.
공정 (7)에서 문제없이 픽업할 수 있고, 두께를 얇게 해도 파워 디바이스의 제조가 가능한 것을 확인했다.
실시예 6
실시예 1에서, 공정 (5)에 있어서의 무전해 도금 피막을 니켈 3㎛, 팔라듐 0.2㎛로 한 이외는 실시예 1과 마찬가지로 했다.
공정 (7)에서 문제없이 픽업할 수 있고, 두께를 얇게 해도 파워 디바이스의 제조가 가능한 것을 확인했다.
실시예 7
실시예 1에서, 공정 (4)에 있어서의 석영 유리를 파이렉스(등록상표) 유리(붕규산 유리 1㎜ 두께)로 한 이외는 실시예 1과 마찬가지로 했다.
공정 (7)에서 문제없이 픽업할 수 있고, 두께를 얇게 해도 파워 디바이스의 제조가 가능한 것을 확인했다.
실시예 8
실시예 1에서, 공정 (7)에 있어서의 석영 유리의 웨이퍼 표면에의 붙이기를 행하지 않고, 이면에 다이싱 테이프를 붙여, 다이싱을 행한 이외는 실시예 1과 마찬가지로 했다.
공정 (7)에서 문제없이 픽업할 수 있고, 두께를 얇게 해도 파워 디바이스의 제조가 가능한 것을 확인했다.
이상의 실시예 1~8에서는, UBM을 형성하는 공정 (5)를 백 메탈 형성 공정 (3) 후에 행함으로써, 웨이퍼 두께를 50~150㎚로 얇게 해도 휨을 방지할 수 있고, 휨에 기인하는 불량이 없는 소정의 두께로 얇게 한 파워 디바이스를 생산성 좋게 제조할 수 있다.
비교예 1
실시예 1의 공정 순서를 변경하여, 이하의 순서로 제조한바, 공정 (3)에서 웨이퍼의 휨이 커져 제조 불가로 되었다.
공정순서:(1)→(5)→(2)→(3)→(7)
비교예 2
비교예 1에서, 공정 (2)의 백그라인딩 테이프 대신에 유리 기판(석영 1㎜ 두께)을 붙인 이외는 비교예 1과 같은 공정을 행한바, 공정 (3)에서 웨이퍼의 휨에 의해, 웨이퍼가 유리 기판으로부터 벗겨져 제조 불가로 되었다.
비교예 3
실시예 1에서, 공정 (4)의 석영 유리를 시판의 UV경화형의 점착제가 붙은 보호 테이프로 변경한 이외는 실시예 1과 같은 공정으로 행하였다. 그 결과, 보호 테이프와 웨이퍼 이면의 백 메탈층과의 사이에 기포가 발생하여, 웨이퍼 이면의 백 메탈층에 점착제 잔사가 부착했다.
공정 (7)에서, 픽업할 수 있었지만 수율이 저하했다.

Claims (3)

  1. 이하의 (1)~(7)의 공정을 순서로 가지는 것을 특징으로 하는 파워 디바이스의 제조방법.
    (1) 적어도 웨이퍼 표면에 전극을 형성하는 공정
    (2) 웨이퍼를 백그라인딩(BG)하는 공정
    (3) 상기 백그라인딩된 웨이퍼 이면에 전극(백 메탈(BM))을 형성하는 공정
    (4) 웨이퍼 이면에 유리 기판을 붙이는 공정
    (5) 상기 웨이퍼 표면의 전극 상에 무전해 도금에 의해 UBM을 형성하는 공정
    (6) 상기 웨이퍼 이면의 유리 기판을 박리하는 공정
    (7) 웨이퍼 이면에 다이싱 테이프를 붙여, 다이싱을 행하고, 다이싱 테이프로부터 픽업함으로써 칩화하는 공정
  2. 제 1 항에 있어서,
    상기 (5)의 공정에 있어서의 무전해 도금에 의한 UBM 형성이, 무전해 도금에 의한 Ni/Au피막 형성, Ni/Pd피막 형성, 또는 Ni/Pd/Au피막 형성인 것을 특징으로 하는 파워 디바이스의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 (7)의 공정에서, 웨이퍼 이면에 다이싱 테이프를 붙이기 전에, 웨이퍼 표면에 보호 테이프 또는 유리 기판을 붙이고, 다이싱 테이프를 웨이퍼 이면에 붙인 후, 상기 보호 테이프 또는 유리 기판을 박리하는 것을 특징으로 하는 파워 디바이스의 제조방법.
KR1020157012156A 2014-02-25 2014-10-15 파워 디바이스의 제조방법 KR101685317B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014034054 2014-02-25
JPJP-P-2014-034054 2014-02-25
JP2014036805 2014-02-27
JPJP-P-2014-036805 2014-02-27
PCT/JP2014/077404 WO2015129095A1 (ja) 2014-02-25 2014-10-15 パワーデバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20150123779A KR20150123779A (ko) 2015-11-04
KR101685317B1 true KR101685317B1 (ko) 2016-12-09

Family

ID=54008440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157012156A KR101685317B1 (ko) 2014-02-25 2014-10-15 파워 디바이스의 제조방법

Country Status (5)

Country Link
JP (1) JP6385921B2 (ko)
KR (1) KR101685317B1 (ko)
CN (1) CN105009267B (ko)
TW (1) TWI538034B (ko)
WO (1) WO2015129095A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7189846B2 (ja) 2019-07-16 2022-12-14 株式会社東芝 半導体装置の製造方法および金属の積層方法
TWI748342B (zh) * 2020-02-13 2021-12-01 朋程科技股份有限公司 功率元件的半成品及其製造方法以及功率元件的製造方法
CN111540681A (zh) * 2020-05-29 2020-08-14 上海华虹宏力半导体制造有限公司 应用于igbt芯片的金属化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129652A (ja) * 2003-10-22 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2006196779A (ja) 2005-01-14 2006-07-27 Sharp Corp 半導体装置の製造方法
JP2011216584A (ja) * 2010-03-31 2011-10-27 Jx Nippon Mining & Metals Corp 半導体デバイスの製造方法
JP2013197434A (ja) * 2012-03-22 2013-09-30 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088506B2 (ja) 1991-08-30 2000-09-18 松下電器産業株式会社 調理器具
JP2616247B2 (ja) * 1993-07-24 1997-06-04 日本電気株式会社 半導体装置の製造方法
JP4497737B2 (ja) * 2001-03-12 2010-07-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002339079A (ja) 2001-05-18 2002-11-27 Seiko Epson Corp めっき用ウェハ治具
JP2002343851A (ja) 2001-05-18 2002-11-29 Seiko Epson Corp めっき用ウェハ治具
JP2002339078A (ja) 2001-05-18 2002-11-27 Seiko Epson Corp めっき用ウェハ治具
JP4917832B2 (ja) * 2006-05-19 2012-04-18 上緯企業股▲分▼有限公司 軟式液晶ディスプレイパネルの製造方法
JP2010283312A (ja) 2009-05-07 2010-12-16 Jx Nippon Mining & Metals Corp 半導体デバイスの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129652A (ja) * 2003-10-22 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2006196779A (ja) 2005-01-14 2006-07-27 Sharp Corp 半導体装置の製造方法
JP2011216584A (ja) * 2010-03-31 2011-10-27 Jx Nippon Mining & Metals Corp 半導体デバイスの製造方法
JP2013197434A (ja) * 2012-03-22 2013-09-30 Elpida Memory Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
CN105009267A (zh) 2015-10-28
TW201533783A (zh) 2015-09-01
KR20150123779A (ko) 2015-11-04
JP6385921B2 (ja) 2018-09-05
WO2015129095A1 (ja) 2015-09-03
CN105009267B (zh) 2017-12-12
JPWO2015129095A1 (ja) 2017-03-30
TWI538034B (zh) 2016-06-11

Similar Documents

Publication Publication Date Title
KR101043836B1 (ko) 반도체 장치의 제조 방법
US7776746B2 (en) Method and apparatus for ultra thin wafer backside processing
US9034733B2 (en) Semiconductor die singulation method
KR20070093836A (ko) 반도체 장치의 제조 방법
US9231068B2 (en) Methods of stress balancing in gallium arsenide wafer processing
KR20180123721A (ko) 적층체, 및 그 적층체의 분리 방법
KR101685317B1 (ko) 파워 디바이스의 제조방법
PH12016000085B1 (en) Semiconductor die back layer separation method
US20130249095A1 (en) Gallium arsenide devices with copper backside for direct die solder attach
JP2002100589A (ja) 半導体装置製造方法
US7811904B2 (en) Method of fabricating a semiconductor device employing electroless plating
US8846532B2 (en) Method and apparatus for ultra thin wafer backside processing
US8722528B2 (en) Die backside standoff structures for semiconductor devices
JPH08148452A (ja) 基板表面保護テープ及び基板裏面研削方法
US20080124838A1 (en) Gold/silicon eutectic die bonding method
US9666508B2 (en) Gallium arsenide devices with copper backside for direct die solder attach
US20200185309A1 (en) Die attach surface copper layer with protective layer for microelectronic devices
JP2010283312A (ja) 半導体デバイスの製造方法
CN106783719B (zh) 一种不易变形的碳化硅基芯片背面工艺
JP2016058677A (ja) ウェハ及びウェハの製造方法
JP2011216584A (ja) 半導体デバイスの製造方法
US20230326897A1 (en) Die backside metallization methods and apparatus
TW202335065A (zh) 晶圓的背面處理方法
GB2412010A (en) Method of processing diamond

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant