TW201533783A - 功率元件的製造方法 - Google Patents

功率元件的製造方法 Download PDF

Info

Publication number
TW201533783A
TW201533783A TW103139001A TW103139001A TW201533783A TW 201533783 A TW201533783 A TW 201533783A TW 103139001 A TW103139001 A TW 103139001A TW 103139001 A TW103139001 A TW 103139001A TW 201533783 A TW201533783 A TW 201533783A
Authority
TW
Taiwan
Prior art keywords
wafer
glass substrate
electrode
back surface
forming
Prior art date
Application number
TW103139001A
Other languages
English (en)
Other versions
TWI538034B (zh
Inventor
Naonori Michishita
Katsuyuki Tsuchida
Original Assignee
Jx Nippon Mining & Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jx Nippon Mining & Metals Corp filed Critical Jx Nippon Mining & Metals Corp
Publication of TW201533783A publication Critical patent/TW201533783A/zh
Application granted granted Critical
Publication of TWI538034B publication Critical patent/TWI538034B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

本發明之目的在於提供功率元件的製造方法，該製造方法係可對應於晶圓薄化的嚴格要求，生產率優良的功率元件製造方法，更進一步，係能量損失少，散熱性優良之功率元件的製造方法。 本發明之功率元件的製造方法，係依序具有下列(1)至(7)的步驟： (1)至少於晶圓表面形成電極之步驟 (2)背面研磨(BG)晶圓之步驟 (3)於晶圓背面形成電極(背墊金屬(BM))之步驟 (4)於晶圓背面貼附玻璃基板之步驟 (5)於前述晶圓表面的電極上藉由無電解鍍覆形成UBM之步驟 (6)剝離前述晶圓背面的玻璃基板之步驟 (7)於晶圓背面貼上切割膠帶，進行切割，並自切割膠帶進行拾取，藉此進行晶片化之步驟

Description

功率元件的製造方法
本發明係有關功率元件的製造方法，特別係關於可薄化之功率元件的製造方法。
IGBT(Insulated Gate Bipolar Transistor；絕緣閘型雙極電晶體)，功率MOSFET(MOS Field Effect Transistor)，IPD(Intelligent Power Device)等功率元件，從減低能量損失、散熱性等特性面的觀點來看，需要晶片的薄化，並強烈需要確立薄的晶圓之製造程序。另外，就接合技術而言，對於線結合(wire bonding)或焊接，以確保高信賴性為目的，對於晶圓表面的Al電極或Cu電極形成有UBM(Under bump Metallurgy；凸塊下冶金)者正在增加。
就UBM的形成方法而言，被期待有低成本之無電解鍍覆法所形成者正在增加，一般藉由無電解鍍覆鎳與置換型無電解鍍覆金來形成Ni/Au覆膜，在無電解鍍覆鎳與置換型無電解鍍覆金之間進行無電解鍍覆鈀，該無電解鍍覆鈀係Ni因熱而擴散之障壁層，而有Ni/Pd/Au覆膜，或省略置換型無電解鍍覆金而有Ni/Pd覆膜。
就一般的功率元件的製造方法而言，前述 步驟在晶圓內部的構造及表面形成Al或Cu電極後，藉由無電解鍍覆電極，形成Ni/Au、Ni/Pd、或Ni/Pd/Au覆膜。之後，進行背面研磨(Back Grinding；BG)，使晶圓變薄，並於晶圓背面形成電極(背墊金屬(Back Metal；BM))。之後，在進行電特性等檢查後，於背面貼上切割膠帶(dicing tape)並進行切割，使其晶片化。
然而，上述方法中，對於近來更進一步之晶片的薄化而言，於上述背面研磨或背墊金屬(BG/BM)步驟中，由於加熱使UBM的Ni覆膜結晶化，使晶圓翹曲，會有於之後的步驟造成阻礙的問題。因此，晶圓的厚度無法充分地變薄，而以把鎳鍍覆的膜厚盡可能地變薄之方式來應對。
另外，於專利文獻1，使晶圓薄膜化之步驟中，揭示有下列半導體裝置的製造方法：在晶圓背面植入離子並熱處理，以及形成背面電極時，或更進一步地形成表面電極時，為了減低半導體基板的翹曲及降低半導體基板的破裂率，在完成背面研磨及蝕刻後，將薄的半導體基板與支撐基板(玻璃基板)相貼合，之後，形成背面電極。
另外，半導體元件在進行如上述之鍍覆處理步驟後，於進行背面研磨及背墊金屬步驟時，若鍍覆膜厚較厚，則由於鍍覆的應力也變大，使得晶圓翹曲，會在之後的步驟帶來不好的影響。
對於此種問題，檢討如下之方法：於鍍覆處理步驟之前進行背面研磨及背墊金屬步驟。
例如，以下列(1)至(4)的順序來進行上述各 步驟者。
(1)晶圓的背面研磨及背墊金屬步驟
(2)為了於晶圓表面形成凸塊下冶金(UBM)之鍍覆處理步驟
(3)切割步驟
(4)晶片分離步驟
然而，由於上述製造方法於鍍覆處理步驟之前進行背面研磨步驟，因而造成鍍覆附著於晶圓背面以及晶圓損傷的問題。因此，如專利文獻2至4所各自揭示，藉著使用鍍覆用模具來試圖防止鍍覆附著於晶圓背面。
然而，若使用特殊的鍍覆用模具，特別係在薄晶圓時，容易在安裝或取下模具時使晶圓產生翹曲。另外，特殊的鍍覆用模具會讓晶圓的操作性惡化，此外，由於需要大空間，因此會有難以一次鍍覆處理多個晶圓之問題。
為了解決此問題，專利文獻5揭示有包含下列實施步驟之半導體元件的製造方法：晶圓背面的背面研磨步驟1；接著，於晶圓背面貼附有一層或兩層以上積層而成之黏著片，該黏著片於黏著面上有再剝離型黏著劑之步驟2；接著，對於背面貼附有黏著片之晶圓，為了在晶圓表面形成凸塊下冶金(UBM)之無解鍍覆處理步驟3；接著，剝離黏著片之步驟4。
若根據此方法，鍍覆步驟中膠帶(tape)的膨脹、收縮會導致晶圓/膠帶介面產生氣泡，有時會降低成品率。
另外，專利文獻6中揭示有，作為在對晶圓 做鍍覆處理之際，抑制晶圓的翹曲以及損傷，並具有良好的晶圓鍍覆處理效率之半導體元件，在晶圓薄膜化後，用切割膠帶將晶圓背面裝配於環狀框架內，於已裝配之晶圓表面進行鍍覆處理之方法。
由於將晶圓背面裝配於環狀框架內來進行鍍覆處理，鍍覆處理時的晶圓翹曲會受到抑制。然而，若要裝配於環狀框架內，則由於該部分變大，使得有必要加大鍍覆線槽之大小，有既有設備無法應對之情形。另外，鍍覆步驟中膠帶的膨脹、收縮，會造成晶圓/膠帶介面產生氣泡，有降低成品率之情形。
另外，於專利文獻7中的半導體式感測器的製造方法中記述有：為了提升對腐蝕性媒介的耐腐蝕性，在墊部的Al電極上直接形成接續用端子之際，在以玻璃基板等絕緣物覆蓋基板背面之狀態下，做無電解鍍覆處理之方法。上述專利文獻7係關於半導體式感測器製造方法之發明，半導體基板內設有於基板背面形成有凹部之隔板，該玻璃基板兼具密封該凹部之密封材與該基板背面之表層(coat)材，玻璃基板是產品的構成配件。
(先前技術文獻) (專利文獻)
專利文獻1：日本特許第4525048號公報
專利文獻2：日本特開2002-339078號公報
專利文獻3：日本特開2002-339079號公報
專利文獻4：日本特開2002-343851號公報
專利文獻5：日本特開2011-216584號公報
專利文獻6：日本特開2010-283312號公報
專利文獻7：日本特許第5056862號公報
本發明的目的係提供一種半導體元件的製造方法，係用來抑制薄化晶圓時所伴隨的製造步驟中的翹曲，防止因此而產生之不良情況，並可應對近年來晶圓薄化的嚴格要求，生產率也優良之製造方法。又，以提供一功率元件製造方法，該功率元件製造方法可提供能量損失少，散熱性優良之功率元件為目的。
本發明之發明人，研究了功率元件中晶圓薄化所伴隨之使該製造過程中產生翹曲的諸多要因，以及各別的翹曲所造成的影響。結果，發現薄化所伴隨的翹曲中影響最廣者為，在依序進行藉由無電解鍍覆所成之Ni覆膜形成步驟、背面研磨步驟、背墊金屬步驟之情形下，因為背面研磨及背墊金屬(BG、BM)步驟中的熱之影響導致UBM的Ni覆膜結晶化所造成之晶圓的翹曲。
在本發明之發明人積極地進行檢討後，發現解決上述問題之下列事實，而完成本發明：改變步驟順序，在背面研磨、背墊金屬形成步驟之後進行藉由無電解鍍覆之UBM形成步驟係可有效地抑制晶圓薄化所伴隨的 翹曲，更進一步，在背面研磨、背墊金屬形成步驟之後進行藉由無電解鍍覆之UBM形成步驟之際，對於鍍覆附著於晶圓背面以及晶圓損傷的問題，於晶圓背面貼附玻璃基板，藉此而解決問題。
亦即，本發明如下列所述。
[1]一種功率元件的製造方法，係依序具有下列(1)至(7)之步驟。
(1)至少於晶圓表面形成電極之步驟
(2)背面研磨(BG)晶圓之步驟
(3)於晶圓背面形成電極(背墊金屬(BM))之步驟
(4)於晶圓背面貼附玻璃基板之步驟
(5)於前述晶圓表面的電極上藉由無電解鍍形成UBM之步驟
(6)剝離前述晶圓背面的玻璃基板之步驟
(7)於晶圓背面貼上切割膠帶，進行切割，並自切割膠帶進行拾取，藉此進行晶片化之步驟
[2]如前述[1]所述之功率元件的製造方法，其中，前述步驟(5)中藉由無電解鍍覆所進行之UBM之形成係藉由無電解鍍覆所進行之Ni/Au覆膜形成、Ni/Pd覆膜形成、或Ni/Pd/Au覆膜形成。
[3]如前述[1]或[2]中之任一項所述之功率元件的製造方法，其中：於前述步驟(7)中，於晶圓背面貼上切割膠帶之前，於晶圓表面貼保護膠帶或玻璃基板，於晶圓背面貼附切割膠帶之後，剝離該保護膠帶或玻璃基板。
根據本發明之功率元件的製造方法，晶圓可充分地薄化。即便使晶圓薄化，也幾乎沒有晶圓的翹曲，不會對之後的步驟帶來阻礙，另外生產率也優異。因此，根據本發明之功率元件的製造方法，可提供一能量損失少，散熱性優良之功率元件。
目前，功率元件被要求晶片要薄化。然而，若薄化，則晶圓易翹曲，晶圓的厚度越薄翹曲就越大。
功率元件的製造步驟中，在背面研磨之後，於晶圓背面進行形成背墊金屬的步驟或形成UBM的步驟時，晶圓容易於此等步驟時翹曲。另外，在形成UBM後，進行背面研磨或背墊金屬(BG、BM)步驟時，於此等步驟中會施加熱，使UBM的Ni覆膜結晶化，而使晶圓翹曲。形成此UBM之後再進行背面研磨或背墊金屬(BG、BM)步驟時的翹曲，要比在前述背面研磨之後再進行形成背墊金屬的步驟或形成UBM的步驟的翹曲要大，成為製造過程中的問題。即使在形成UBM之後於表面貼附玻璃基板而形成背墊金屬，也會產生翹曲變大、晶圓自玻璃基板剝落、破裂等問題。
本發明之功率元件的製造方法，為了迴避在前述UBM形成後進行背墊金屬形成之際之翹曲，在背墊金屬(BM)形成後進行藉由無電解鍍覆之UBM形成。另外， 為了防止無電解鍍覆所致之UBM於形成之際之晶圓翹曲和晶圓破裂，以及為了容易操作，在背墊金屬形成後，於背面貼附玻璃基板，再於UBM形成後剝離玻璃基板。
亦即，本發明之功率元件的製造方法具有下列(1)至(7)之步驟。
(1)至少於晶圓表面形成電極之步驟
(2)背面研磨(BG)晶圓之步驟
(3)於晶圓背面形成電極(背墊金屬(BM))之步驟
(4)於晶圓背面貼附玻璃基板之步驟
(5)於前述晶圓表面的電極上藉由無電解鍍覆形成UBM之步驟
(6)剝離前述晶圓背面的玻璃基板之步驟
(7)於晶圓背面貼上切割膠帶，進行切割，並自切割膠帶進行拾取，藉此進行晶片化之步驟
就前述UBM形成而言，於晶圓表面電極上藉由無電解鍍覆而形成Ni/Au覆膜、Ni/Pd覆膜、或Ni/Pd/Au覆膜為佳。
於前述步驟(7)中，在將切割膠帶貼於晶圓背面之前，於晶圓表面貼保護膠帶或玻璃基板，於晶圓背面貼附切割膠帶之後，剝離該保護膠帶或玻璃基板為佳。
(1)關於至少於晶圓表面形成電極之步驟
晶圓雖不限定，然而係形成為直徑約50至300mm的圓盤狀，係用矽或砷化鎵(GaAs)等化合物半導體而形成。
晶圓只要表面形成有電極即可，除此之外也可形成晶 圓之內部構造。
就前述電極而言，以Al電極、Cu電極為佳，就Al電極、Cu電極而言，可舉出被用於功率元件之習知的Al電極、Cu電極。
形成晶圓內部構造之步驟以及在晶圓表面形成電極之步驟皆為製造功率元件之必要的習知晶圓加工步驟，例如，可利用光微影、蝕刻、離子植入、濺鍍、化學氣相沉積(CVD)等習知方法來進行。另外，就用於此步驟之裝置而言，也可用習知的任意裝置。
(2)關於背面研磨(BG)晶圓之步驟
一般而言，在進入背面研磨步驟前，於晶圓表面貼附晶圓表面保護膠帶(背面研磨膠帶)或玻璃基板。該晶圓表面保護膠帶或玻璃基板係於背面研磨步驟中保護形成有部件之晶圓表面，防止研磨水或研磨屑等浸入而造成晶圓表面汙染。本發明中也以，在進入背面研磨步驟前，於晶圓表面貼附晶圓表面保護膠帶(背面研磨膠帶)或玻璃基板為佳。晶圓表面保護膠帶或玻璃基板可用一般市販之物。
又，在進入背面研磨步驟前所貼附的晶圓表面保護膠帶或玻璃基板，在此後於晶圓背面貼附玻璃基板之後，在UBM形成之前剝離為佳。
本發明在背面研磨步驟後形成背墊金屬，然而，若在背面研磨所致晶圓薄化後才形成背墊金屬，則有時會造成晶圓翹曲。在產生翹曲時，為了抑制該翹曲，如專利文獻1所述，用玻璃基板為佳。亦即，於形成背墊 金屬之際產生晶圓翹曲的情況下，在進入背面研磨步驟前，於晶圓表面貼附玻璃基板，在貼附該玻璃基板之狀態下形成背墊金屬。接著，於背面貼附玻璃基板後，在UBM形成前剝離表面的玻璃基板為佳。
於晶圓貼附晶圓表面保護膠帶或玻璃基板後，實施晶圓的背面研磨步驟。背面研磨裝置可用習知的任意裝置，惟例如由，固定晶圓之真空吸附桌、研磨晶圓之旋轉磨石、以及研磨中於晶圓上供給研磨液(通常係水)之研磨液供給部等所構成。
表面被晶圓表面保護膠帶或玻璃基板所保護之晶圓，使其背面朝上，設於背面研磨裝置的真空吸附桌之上。接下來，在真空吸附桌吸引固定住晶圓的狀態下，自研磨液供給部於晶圓上供給研磨液，同時，藉由旋轉磨石研磨晶圓至預定的厚度。另外，若有必要，在旋轉磨石研磨後，接著進行最後加工用研磨，使晶圓的研磨面平滑地完工。藉由上述方法，可使晶圓的厚度薄化為例如50至400μm、更佳的為50至150μm。
(3)關於晶圓背面形成電極(背墊金屬(BM))之步驟
在(2)之背面研磨之後進行(3)之背墊金屬形成步驟。背墊金屬形成步驟也可稱為背面電極形成步驟，係於研磨後之半導體晶圓的背面形成背面電極之步驟。背面電極用各式各樣的金屬，於本發明中係使用一般使用之表面電極的金屬即可。例如，於背面研磨過之基板的背面形成鎳矽化 物層及/或鈦層，於其上形成金屬層。金屬層以鎳層、白金層、銀層、及金層等為佳。鎳矽化物層的厚度以200nm以下，鈦層的厚度以5nm以上500nm以下，金屬層以50nm以上1000nm以下為佳。前述用以形成背墊金屬的裝置可用習知的任意裝置。
於本發明的功率元件的製造方法中，係在UBM形成之前形成有背墊金屬(背面電極)。因此，由於不存在UBM的Ni覆膜，即使於形成背墊金屬時加熱，也不會造成Ni覆膜結晶化所致之晶圓翹曲。
(4)關於晶圓背面貼附玻璃基板之步驟
在背墊金屬形成後，於晶圓背面貼附玻璃基板。此目的為：防止在下個無電解鍍覆步驟之際於晶圓背面形成鍍覆；使薄晶圓的操作性變好，防止晶圓破裂；防止無電解鍍覆所致之翹曲。
另外，在貼附保護膠帶而非玻璃基板時，鍍覆步驟中膠帶的膨脹、收縮會導致晶圓/膠帶介面產生氣泡，有時成品率會降低，然而，藉由於晶圓背面貼附玻璃基板，由於沒有膨脹、收縮，不產生氣泡，因此提升了生產率。
玻璃基板所使用的玻璃可為任何種類之玻璃，鈉鈣玻璃、無鹼玻璃、石英玻璃、或硼矽玻璃等。玻璃基板的厚度只須有晶圓支撐基板的強度即可，以0.5mm至5mm左右的厚度為佳。晶圓和玻璃基板貼以雙面膠帶為簡便及佳。雙面膠帶所使用的黏著劑可用丙烯酸類、甲基丙烯類、矽類、聚醯胺類、聚酯類、聚氨酯類，以及EVA(乙 烯與乙酸乙烯酯的共聚物)的樹脂等，然而，以經由紫外線(UV)或加熱而硬化，產生氣體，變得容易剝落之丙烯酸類黏著劑等為佳。
晶圓與玻璃基板之貼附，由市販之裝置貼附即可。
(5)關於前述晶圓表面電極上藉由無電解鍍覆來形成UBM之步驟
接著，對於背面貼附有玻璃基板之晶圓，進行為了於晶圓表面形成凸塊下冶金(UBM)之無電解鍍覆處理。無電解鍍覆處理之方法本身為習知，可用該領域者所知之任意方法來實施，然而，以下對於合適的實施型態做說明。
進行無電解鍍覆處理之際，首先，通常進行清淨化步驟以作為晶圓的被鍍覆面之處理。就清淨化步驟而言，乾式處理或溼式處理皆可。在乾式處理時，以灰化法處理、UV處理以及反應性離子蝕刻為佳。在溼式處理時，可用浸漬法以及旋轉塗布法之任一種，然而用浸漬法可整批處理，故較佳。就溼式處理而言，可舉出，水中超音波洗淨、於鹼性或酸性脫脂液中浸漬、於界面活性劑水溶液中浸漬、於軟蝕刻(soft etching)液中浸漬等、若使用此等，則該處理為簡便且佳。此等處理可為單獨或組合，依據晶圓的髒污程度或鈍化的種類來選擇最適當的處理方法為理想。
於上述清淨化後，接著，處理從無電解鍍覆液將金屬析出至晶圓表面之際，具有觸媒活性之金屬化合物為佳。就此種金屬化合物而言，有鈀化合物或鋅化合 物等。關於鈀化合物，可舉出顯示觸媒效果之鈀氯化物、氫氧化物、硫酸鹽、銨鹽等氨錯合物。鈀化合物用為水溶液或有機溶劑溶液。就有機溶劑而言，可使用例如甲醇、乙醇、異丙醇、丙酮、甲基乙基酮、甲苯、乙二醇、聚乙二醇、二甲基二醯胺、二甲亞碸、二烷或此等混合物。鈀化合物在一連串的處理關係上，使用為水溶液較佳。另外，鋅化合物以著鋅處理為一般，可使用市販藥品。
於上述金屬化合物處理後，係將晶圓浸漬於無電解鍍覆液中，進行無電解鍍覆處理。進行無電解鍍覆處理之際，為了提高生產效率，係將複數個晶圓收納於例如三點支撐型或四點支撐型的晶圓匣內，於無電解鍍覆液中浸漬此晶圓匣來進行為有利。無電解鍍覆可為置換所得之物，亦可為還原所得之物。無電解鍍覆液中，用以構成所期待的鍍覆之金屬離子源包含例如硫酸化合物或氯化物等型態。此外，無電解鍍覆液中也可含有甲醛、聯胺、次磷酸鈉、硼氫化鈉、抗壞血酸、乙醛酸等還原劑，也可含有醋酸鈉、EDTA、酒石酸、蘋果酸、檸檬酸、甘胺酸等錯合劑或析出控制劑等。
無電解鍍覆液中，作為pH調整劑，可用一般所用之氫氧化鈉、氫氧化鉀，然而，在半導體用途欲避免鈉、鉀等鹼性金屬時，用氫氧化四甲銨為佳。
根據上述步驟於晶圓表面進行無電解鍍覆處理，於晶圓表面可形成例如Ni/Au、Ni/Pd、Ni/Pd/Au覆膜等。進行無電解鍍覆之後，在進行背面研磨或背墊金屬 等習知步驟中，由於Ni鍍覆覆膜的厚度會產生翹曲，因此之前使其為1μm左右以下，然而，由於若裝載銲料於UBM上，則形成0.數μm厚度的金屬間化合物，因此從確保Ni覆膜的觀點來看，1μm以上為佳。本發明中，由於很少產生翹曲，因此可厚膜化，厚度在10μm以下即可。根據鍍覆時間之作業效率或與銲料形成之金屬化合物覆膜，Ni覆膜以1至5μm為佳。另外，Pd鍍覆覆膜的厚度，根據Ni擴散的障璧性或鍍覆時間，以0.02至0.2μm為佳。Au鍍覆覆膜以確保銲料可濕性為目的，以0.02至0.2μm為佳。
本發明中，於背面貼附玻璃基板後，由於形成有UBM，可防止鍍覆時晶圓的破損與晶圓背面附著有鍍覆。另外，也可防止鍍覆所致之晶圓的翹曲。
(6)關於剝離前述晶圓背面的玻璃基板之步驟
於前述步驟(5)之後，剝離前述步驟(4)中貼附的玻璃基板。
剝離的方法，可使用市販的剝離裝置進行剝離。若使用因UV或加熱而硬化或產生氣體之黏著劑，則由於UV或加熱導致與晶圓之黏著強度降低，變得容易剝離，而為佳。
(7)關於在晶圓背面貼上切割膠帶，進行切割，並自切割膠帶進行拾取，藉此進行晶片化之步驟
此步驟本身為習知，採用本領域所知之任意方法即可，然而，於以下例示。
首先，用裝配器於環狀框架與晶圓背面貼附切割膠帶。
貼附切割膠帶前，也可於晶圓表面貼保護膠帶或玻璃基板來保護表面。在晶圓表面貼有保護膠帶或玻璃基板時，於晶圓背面貼附完切割膠帶後，剝離表面的保護膠帶或玻璃基板。前述保護膠帶或玻璃基板可用與前述步驟(2)或步驟(4)所使用之物為相同之物。保護膠帶，可用附著有與前述步驟(4)中貼附玻璃基板之際所用的黏著劑相同之物的保護膠帶，並藉由市販之裝置來貼附。剝離方法可用市販的剝離裝置進行。之後，將晶圓表面朝上，載置於切割裝置的切割台，以吸附部的真空吸附來固定。
接著，藉由切割機將環狀框架內的晶圓自表面縱向地、橫向地切開，得到個別的晶片。切開後的個別晶片由於被切割膠帶固定，因此保持對齊的狀態。
切割步驟後移行至晶片分離步驟，將被分離的晶片裝配於電路板上的預定位置，藉由接續各晶片與電路板的金屬配線而製作出所期待的功率元件。
根據本發明的製造方法，即便薄化晶圓也能製造。根據本發明的製造方法，由於以迴避造成晶圓翹曲之步驟的步驟順序，更進一步地在容易產生晶圓翹曲的步驟中貼附玻璃基板，使得得到的功率元件即便在晶圓薄化下也幾乎沒有晶圓翹曲，在製造步驟中不會產生翹曲所導致的問題(步驟中自玻璃基板剝離)，另外生產率也優異。
(實施例)
以下顯示本發明之實施例，然而，此等係 為了使本發明易於理解所提供者，並不係意圖限定本發明之物。
(實施例1)
按照下列步驟(1)至(7)的順序進行晶圓加工而晶片化。
<步驟(1)>
使用既有的裝置，於晶圓表面形成1cm見方之AlSi電極，製作電極面積占晶圓表面80%的八吋矽測試晶圓。
<步驟(2)>
用市販的背面研磨膠帶保護晶圓表面，進行背面研磨，使晶圓厚100μm。
<步驟(3)>
使用既有的裝置，形成鈦層100nm、鎳層200nm、金層100nm的背墊金屬。
<步驟(4)>
使用既有的裝置，藉由附有UV硬化型黏著劑之雙面膠帶，於晶圓背面貼附石英玻璃(1mm厚)，剝離步驟(2)的背面研磨膠帶。
<步驟(5)>
藉由既有的方法，於晶圓表面之墊上形成無電解鍍覆鎳覆膜3μm、金0.05μm。
<步驟(6)>
使用既有的裝置，剝離晶圓背面的石英玻璃。
<步驟(7)>
使用既有的裝置，藉由附有UV硬化型黏著劑之雙面 膠帶，於晶圓表面貼附石英玻璃(1mm厚)。之後，確認了下列事實：於背面貼上切割膠帶，在剝離晶圓表面所貼附之石英玻璃後，進行切割，可在自切割膠帶進行拾取時，無問題地拾取，即使薄化也可製造功率元件。
(實施例2)
於實施例1中，於步驟(2)進行背面研磨之晶圓，使該晶圓厚150μm，除此之外與實施例1相同。
確認了於步驟(7)中可無問題地拾取，即使薄化也可製造功率元件。
(實施例3)
於實施例1中，於步驟(2)進行背面研磨之晶圓，使該晶圓厚50μm，除此之外與實施例1相同。
確認了於步驟(7)中可無問題地拾取，即使薄化也可製造功率元件。
(實施例4)
於實施例1中，使步驟(3)之背墊金屬的鎳層為400nm，除此之外與實施例1相同。
確認了於步驟(7)中可無問題地拾取，即使薄化也可製造功率元件。
(實施例5)
於實施例1中，使步驟(5)之無電解鍍覆覆膜為鎳3μm、鈀0.05μm、金0.03μm，除此之外與實施例1相同。
確認了於步驟(7)中可無問題地拾取，即使薄化也可製造功率元件。
(實施例6)
於實施例1中，使步驟(5)之無電解鍍覆覆膜為鎳3μm、鈀0.2μm，除此之外與實施例1相同。
確認了於步驟(7)中可無問題地拾取，即使薄化也可製造功率元件。
(實施例7)
於實施例1中，使步驟(4)之石英玻璃為派熱克斯(PYREX，登錄商標)玻璃(硼矽玻璃1mm厚)，除此之外與實施例1相同。
確認了於步驟(7)中可無問題地拾取，即使薄化也可製造功率元件。
(實施例8)
於實施例1中，不進行步驟(7)中石英玻璃的晶圓表面之貼附，於背面貼切割膠帶而進行切割，除此之外與實施例1相同。
確認了於步驟(7)中可無問題地拾取，即使薄化也可製造功率元件。
以上實施例(1)至(8)中，在背墊金屬形成步驟(3)之後進行UBM形成步驟(5)，藉此，即便薄化晶圓厚度成50至150nm也可防止翹曲，可以以良好的生產率製造出沒有翹曲所引起之不良狀況的，預定的薄化功率元件。
(比較例1)
變更實施例1的步驟順序，以下列之順序製造時，步驟(3)中晶圓的翹曲變大，變得無法製造。
步驟順序：(1)→(5)→(2)→(3)→(7)
(比較例2)
比較例1中，將步驟(2)之背面研磨膠帶以玻璃基板(石英1mm厚)取代而貼附，除此之外與比較例(1)進行相同的步驟時，步驟(3)中晶圓的翹曲導致晶圓自玻璃基板剝落而無法製造。
(比較例3)
實施例1中，將步驟(4)之石英玻璃變更為附有UV硬化型黏著劑的市販保護膠帶，除此之外與實施例(1)進行相同的步驟。結果，保護膠帶與晶圓背面的背墊金屬層之間產生氣泡，晶圓背面的背墊金屬層附著有黏著劑殘渣。
於步驟(7)中雖可拾取，但成品率降低。

Claims (3)

  1. 一種功率元件的製造方法，係依序具有下列(1)至(7)的步驟：(1)至少於晶圓表面形成電極之步驟(2)背面研磨(BG)晶圓之步驟(3)於晶圓背面形成電極(背墊金屬(BM))之步驟(4)於晶圓背面貼附玻璃基板之步驟(5)於前述晶圓表面的電極上藉由無電解鍍覆形成UBM之步驟(6)剝離前述晶圓背面的玻璃基板之步驟(7)於晶圓背面貼上切割膠帶，進行切割，並自切割膠帶進行拾取，藉此進行晶片化之步驟。
  2. 如申請專利範圍第1項所述之功率元件的製造方法，其中，前述步驟(5)中藉由無電解鍍覆所進行之UBM之形成，係藉由無電解鍍覆所進行之Ni/Au覆膜形成、Ni/Pd覆膜形成、或Ni/Pd/Au覆膜形成。
  3. 如申請專利範圍第1或2項所述之功率元件的製造方法，其中，於前述步驟(7)中，於晶圓背面貼上切割膠帶之前，於晶圓表面貼上保護膠帶或玻璃基板，於晶圓背面貼附切割膠帶之後，剝離該保護膠帶或玻璃基板。
TW103139001A 2014-02-25 2014-11-11 功率元件的製造方法 TWI538034B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014034054 2014-02-25
JP2014036805 2014-02-27

Publications (2)

Publication Number Publication Date
TW201533783A true TW201533783A (zh) 2015-09-01
TWI538034B TWI538034B (zh) 2016-06-11

Family

ID=54008440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139001A TWI538034B (zh) 2014-02-25 2014-11-11 功率元件的製造方法

Country Status (5)

Country Link
JP (1) JP6385921B2 (zh)
KR (1) KR101685317B1 (zh)
CN (1) CN105009267B (zh)
TW (1) TWI538034B (zh)
WO (1) WO2015129095A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7189846B2 (ja) 2019-07-16 2022-12-14 株式会社東芝 半導体装置の製造方法および金属の積層方法
TWI748342B (zh) * 2020-02-13 2021-12-01 朋程科技股份有限公司 功率元件的半成品及其製造方法以及功率元件的製造方法
CN111540681A (zh) * 2020-05-29 2020-08-14 上海华虹宏力半导体制造有限公司 应用于igbt芯片的金属化方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088506B2 (ja) 1991-08-30 2000-09-18 松下電器産業株式会社 調理器具
JP2616247B2 (ja) * 1993-07-24 1997-06-04 日本電気株式会社 半導体装置の製造方法
JP4497737B2 (ja) * 2001-03-12 2010-07-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002339078A (ja) 2001-05-18 2002-11-27 Seiko Epson Corp めっき用ウェハ治具
JP2002343851A (ja) 2001-05-18 2002-11-29 Seiko Epson Corp めっき用ウェハ治具
JP2002339079A (ja) 2001-05-18 2002-11-27 Seiko Epson Corp めっき用ウェハ治具
JP4525048B2 (ja) * 2003-10-22 2010-08-18 富士電機システムズ株式会社 半導体装置の製造方法
JP2006196779A (ja) * 2005-01-14 2006-07-27 Sharp Corp 半導体装置の製造方法
JP4917832B2 (ja) * 2006-05-19 2012-04-18 上緯企業股▲分▼有限公司 軟式液晶ディスプレイパネルの製造方法
JP2010283312A (ja) 2009-05-07 2010-12-16 Jx Nippon Mining & Metals Corp 半導体デバイスの製造方法
JP2011216584A (ja) * 2010-03-31 2011-10-27 Jx Nippon Mining & Metals Corp 半導体デバイスの製造方法
JP2013197434A (ja) * 2012-03-22 2013-09-30 Elpida Memory Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6385921B2 (ja) 2018-09-05
KR101685317B1 (ko) 2016-12-09
CN105009267A (zh) 2015-10-28
TWI538034B (zh) 2016-06-11
JPWO2015129095A1 (ja) 2017-03-30
KR20150123779A (ko) 2015-11-04
CN105009267B (zh) 2017-12-12
WO2015129095A1 (ja) 2015-09-03

Similar Documents

Publication Publication Date Title
JP5669780B2 (ja) 半導体装置の製造方法
TWI605953B (zh) 層積體之分離方法
US11380585B2 (en) Semiconductor device manufacturing method
TWI538034B (zh) 功率元件的製造方法
US11335595B2 (en) Method of manufacturing a semiconductor element front side electrode
TWI395271B (zh) 一種採用化學鍍製造半導體裝置的方法
US10083850B2 (en) Method of forming a flexible semiconductor layer and devices on a flexible carrier
CN111403314A (zh) 一种晶圆背面金属化结构、薄化装置及金属化制程方法
JP4333650B2 (ja) 半導体装置の製造方法
CN214411126U (zh) 一种用于晶圆背面的薄化装置
WO2020208998A1 (ja) 半導体装置及びその製造方法
JP7240008B2 (ja) マイクロ電子デバイスのための保護層を備えたダイ取り付け表面銅層
JP2010283312A (ja) 半導体デバイスの製造方法
JP2011216584A (ja) 半導体デバイスの製造方法
JP2016058677A (ja) ウェハ及びウェハの製造方法
US10937657B2 (en) Semiconductor device including a reactant metal layer disposed between an aluminum alloy film and a catalyst metal film and method for manufacturing thereof
CN116169015A (zh) 一种可均匀释放应力的超薄晶圆制作工艺
CN116092929A (zh) 一种双面晶圆化镀工艺
JPWO2019163484A1 (ja) 半導体素子及びその製造方法