JP4333650B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4333650B2 JP4333650B2 JP2005208583A JP2005208583A JP4333650B2 JP 4333650 B2 JP4333650 B2 JP 4333650B2 JP 2005208583 A JP2005208583 A JP 2005208583A JP 2005208583 A JP2005208583 A JP 2005208583A JP 4333650 B2 JP4333650 B2 JP 4333650B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- semiconductor
- forming
- manufacturing
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
Description
次に、半導体ウェーハの表面側に表面側電極を形成する(表面側電極形成工程という)。表面側電極は、例えば、ソース電極であり、エミッタ電極であり、ゲート電極であり、カソード電極である。表面側電極は、半導体素子領域に配置されている半導体領域や導体領域の配置位置に対応してパターニングされる。表面側電極は半導体にオーミック接触する金属で形成され、複数種類の金属が積層されることが多い。最表面には、アルミニウムがスパッタリング等の方法で積層されていることが多い。
次に、半導体ウェーハの表面にガラス基板(支持部材の一例)を固定する。ガラス基板を半導体ウェーハに固定して半導体ウェーハを支持した後に、半導体ウェーハの裏面から半導体ウェーハを研磨し、半導体ウェーハの厚みを調整する(裏面研磨工程という)。裏面研磨工程では、半導体装置に必要とされる耐圧とオン電圧(又はオン抵抗)に基づいて、半導体ウェーハの厚みを調整する。この段階で、半導体ウェーハは極めて薄くなり、簡単に破損してしまうようになるが、その破損は支持部材によって防止されている。
次に、半導体ウェーハの裏面側に、半導体領域(不純物拡散領域)や裏面側電極等の裏面構造を形成する(裏面構造形成工程という)。裏面側電極は、半導体ウェーハの裏面全体に形成されることが多く、例えばスパッタリング等の技術が利用される。裏面側電極には、例えばチタン、アルミ、ニッケル等の積層電極が利用されることが多い。
縦型半導体装置の場合、裏面側電極に対しても裏面側電極板がはんだ接合され、裏面側電極板に冷却板がはんだ接合されることが多い。裏面側電極の最表面のニッケル層が、はんだに対するぬれ性を向上させる。この接合構造によって、裏面側でも、電流経路の抵抗を下げ、伝熱経路の伝熱係数を上げることができる。
一つの解決策として、半導体ウェーハの表面にガラス基板を固定して半導体ウェーハの裏面から研磨する前に、表面側電極の表面に導体膜を形成してしまう方法が考えられる。しかしながら、半導体ウェーハの裏面を加工するよりも早い段階で、半導体ウェーハの表面に導体膜を形成する処理を実施すると、汚染が発生するという問題(特に、導体膜を保護するために形成する金(Au)による汚染)が生じる。また、上記の解決策を採用すると、現状の半導体ウェーハの加工プロセスの途中に新たな工程を追加することになるので、製造設備の変更が必要となる。したがって、表面側電極の表面に導体膜を形成する工程は、半導体ウェーハの裏面を研磨し、薄く調整された裏面に半導体装置の裏面構造を形成した後に、実施することが望ましい。
本発明は、薄く調整された半導体ウェーハを破損することなく、表面側電極の表面に導電性の被膜を形成する方法を提供する。
即ち、本発明の半導体装置の一つの製造方法は、半導体ウェーハの表面側に、性質を異にする複数の半導体領域が所定の位置関係で配置されている半導体素子領域を形成する工程と、その位置関係に対して所定の位置関係でパターニングされている表面側電極を半導体ウェーハの表面側に形成する工程と、半導体ウェーハの表面に支持部材を固定する工程と、半導体ウェーハの裏面から半導体ウェーハを削る工程を備えている。さらに、その半導体ウェーハの裏面に枠付きのダイシングテープが用いられた補強部材を固定する工程を備えている。本発明の製造方法では、その補強部材を介して半導体ウェーハを支持しながら半導体ウェーハにメッキ処理する工程を実施する。
ここで、本明細書で使われるいくつかの用語に関して説明する。本明細書では、「補強部材」と背景技術で説明した「支持部材」という用語の部材が使用されている。両者とも半導体ウェーハに加わる外力に対抗して、半導体ウェーハの変形を抑えるという点において共通している。「補強部材」は半導体ウェーハの裏面に固定されるものであり、「支持部材」は半導体ウェーハの表面に固定されるものである。本発明は、半導体ウェーハをメッキ処理するときに「補強部材」を利用する点に特徴を有しており、この点において従来の「支持部材」とは別異の技術である。従来の「支持部材」と区別するために、用語に関して差異を設けたものの、「補強部材」と「支持部材」に同種の材料のものが利用されることもある。
また、本明細書でいう「表面側」という用語は、半導体ウェーハの表面と、表面から加工できる深さまでの領域をいう。同様に、「裏面側」という用語も、半導体ウェーハの裏面と、裏面から加工できる深さまでの領域をいう。
この場合の製造方法は、前記の補強部材固定工程に先立って、半導体ウェーハの裏面側に裏面側電極を形成する工程を備えている。さらに、補強部材固定工程で用いられるダイシングテープは、裏面側電極に全面的に接着して半導体ウェーハの補強と裏面側電極の被覆を兼用することを特徴としている。
縦型半導体装置が作り込まれた半導体ウェーハの裏面には、裏面側電極が形成される。縦型半導体装置が作り込まれた半導体ウェーハに対して補強部材を用いると、補強部材は裏面側電極を被覆し、メッキ処理工程のときに裏面側電極がメッキ処理されてしまう事態を防止することができる。縦型半導体装置の場合に用いられる補強部材は、メッキ処理工程のときに、半導体ウェーハが破損する事態を抑制するとともに、裏面側電極に対してメッキが施されてしてしまう事態さえも防止することができる。
補強部材に枠付きのダイシングテープを兼用して利用すれば、メッキ処理工程を実施した後に、ダイシングテープを剥がすことなく、半導体ウェーハのダイシング工程を実施することができる。半導体装置の製造方法に、補強部材専用の固定工程と除去工程を追加する必要がない。製造工程数を大幅に増加させることなく、メッキ処理工程を実施することができる。
半導体ウェーハの表面側からダイシングテープに向けて紫外線を照射すると、半導体ウェーハが固定されていないために、露出している部分のダイシングテープの粘着材が硬化する。露出している部分の粘着材を硬化させると、ダイシングテープに固定された半導体ウェーハをメッキ処理液に浸漬させたとしても、ダイシングテープの粘着材がメッキ処理液に溶出してしまうことを顕著に抑制することができる。メッキ処理液の汚染を防止することができる。
(第1形態) 導体膜とは、はんだに対するぬれ性を向上させる材料をいう。さらに、導体膜は、メッキ処理法を利用して被膜することが可能な材料のことをいう。メッキ処理法には、無電解メッキ処理法の他に、電界メッキ等の方法を含む。導体膜は、はんだの材料に応じて選択される。例えば、はんだの材料が鉛系はんだ(例えば50Pb 50Sn)又は鉛フリーはんだ(例えば99.2Sn 0.7Cu 0.1Ni)の場合は、導体膜にNi、Cu又はSnを利用することができる。
(第2形態) 補強部材は、半導体ウェーハに加わる外力に対抗して、半導体ウェーハの変形を抑えるものをいう。一般的には、剛性の高い材料からなる部材、厚みの大きい部材、テープ等を利用することができる。例えば、剛性の高い材料からなる部材、又は厚みの大きい部材には、ガラス基板、セラミックス、合金、金属、又は樹脂等を利用することができる。また、レジスト膜を堆積させて補強部材とすることもできる。また、補強部材がテープの場合は、そのテープが貼付けられた枠も含めて補強部材という。
(第3形態) 補強部材は、機械的刺激以外の外的刺激によって半導体ウェーハに対する接着力が低下するものが好ましい。ここでいう外的刺激には、紫外線、熱等を含む。
(第4形態) 支持部材は、機械的刺激以外の外的刺激によって半導体ウェーハに対する接着力が低下するものが好ましい。ここでいう外的刺激には、紫外線、熱等を含む。
(第5形態) 補強部材と半導体ウェーハの間の接着力に影響を及ぼす外的刺激と、支持部材と半導体ウェーハの間の接着力に影響を及ぼす外的刺激は、異なる外的刺激であるのが好ましい。異なる外的刺激とは、異なる物理力を利用する場合の他に、例えば異なる波長の紫外線を利用する場合等も含む。補強部材の接着力と支持部材の接着力が異なる外的刺激に応答して低下すると、補強部材と半導体ウェーハの間の接着力を低下させないで、支持部材と半導体ウェーハの間の接着力を選択的に低下させることができる。支持部材のみを選択的に半導体ウェーハから除去することができる。
(第6形態) 補強部材には、枠付きのダイシングテープを利用するのが好ましい。ダイシング工程において利用するものを兼用させることによって、製造工程数の増加を抑えることができる。さらに、ダイシングテープは、薄く調整された半導体ウェーハから容易に除去することができ、半導体ウェーハの破損等の発生を顕著に抑制することができる点においても有用である。
図1に、半導体装置を製造する際の半導体ウェーハの加工方法のフロー図を示す。図2〜図9に、半導体ウェーハの加工の進行に応じた模式的な要部断面図を示す。図10に、メッキ処理工程の様子を表す模式的な概念図を示す。本実施例では、半導体ウェーハに作り込まれる複数の半導体装置が縦型のIGBT(Insulated Gate Bipolar Transistor)の場合を説明する。
まず、図2に示すように、n型の不純物を低濃度に含むシリコン単結晶からなる半導体ウェーハ12を準備する。なお、実際の半導体ウェーハ12は、薄く広がる扁平な形状を有しており、実際の半導体ウェーハ12の断面図は紙面左右方向に向けて長く伸びている。本実施例の要部断面図ではデフォルメして示している点に留意されたい。
次に、半導体領域の位置関係に対して所定の位置関係でエミッタ電極(表面側電極の一例)を半導体ウェーハ12の表面側にパターニングする(表面側電極形成工程という)。エミッタ電極の位置関係は、半導体装置の種類によって様々な位置関係が採用される。半導体領域の位置関係とエミッタ電極の位置関係は、半導体装置の種類によって決定され、お互いに関係付けられている。エミッタ電極は極めて薄いので、要部断面図において図示することを省略している。エミッタ電極は、図3に示す半導体素子領域14の表面に所定の位置関係でパターニングされており、概略的には半導体ウェーハ12の表面に島状パターンで形成されている。エミッタ電極の材料にはアルミニウムが用いられている。
半導体ウェーハ12をダイシングテープ22にマウントした後に、ダイシングフレーム24を介して半導体ウェーハ12を支持しながら、半導体ウェーハ12の表面から支持部材16を除去する(支持部材除去工程という)。このとき、半導体ウェーハ12の温度を熱応答性の粘着材が硬化する温度にまで上昇させることによって、支持部材16と半導体ウェーハ12の接着力を低下させる。ダイシングテープ22は、熱に対して応答性がないので硬化しない。したがって、支持部材16のみを選択的に半導体ウェーハ12から除去することができる。
半導体ウェーハ12は、支持部材16又はダイシングテープ22によって常に補強されており、半導体ウェーハ12の破損等の発生が顕著に抑制されている。
保持具46は、ダイシングフレーム24を介して半導体ウェーハ12を支持している。保持具46は、半導体ウェーハ12を第1メッキ液42と第2メッキ液44の中に移動させる。保持具46は、メッキ液42、44の液面に対して半導体ウェーハ12の表面が垂直となるように、メッキ液42、44中に静かに浸漬する。第1メッキ液42を通過した半導体ウェーハ12のエミッタ電極の表面には亜鉛が被膜する。次に、第2メッキ液44を通過した半導体ウェーハ12のエミッタ電極の表面にはニッケル膜が被膜する。
なお、半導体ウェーハ12が固定されていない部分(図8の26の領域)のダイシングテープ22の粘着材を予め硬化させてあるので、粘着材がメッキ液42、44に溶出してしまうことが抑制されており、メッキ液42、44の汚染が顕著に抑制されている。
無電解メッキ処理工程を実施すると、図9に示すように、半導体素子領域14の表面に形成されているエミッタ電極の表面にニッケル膜32(導体膜の一例)が選択的に形成される。前記したように、メッキ液42、44の汚染が抑制されるので、ニッケル膜32の被膜が円滑に行われる。この無電解メッキ処理工程は、半導体ウェーハ12がダイシングテープ22によって補強されているので、破損することなく処理を実行することができる。
さらに、ダイシングテープ22は、無電解メッキ処理工程の際に半導体ウェーハ12の裏面構造18をマスクして、メッキ処理液が裏面構造18に接触することを防止する。これにより、裏面構造18に意に反してニッケル膜が被膜されてしまう事態を抑制することができる。
また、ダイシングテープ22を利用すると、汚染等の問題も抑制される。例えば、補強部材としてレジスト等を利用する場合、そのレジストを形成するときに半導体ウェーハ12の表面を製造装置のステージに載置する必要がある。半導体装置の特性に影響を及ぼす半導体素子領域14が汚染され、特性が悪化することが懸念される。これを回避するために、半導体ウェーハ12の表面に保護膜を形成することも考えられるが、この保護膜を形成する工程と剥離する工程が追加され、工程数が大幅に増加してしまう。ダイシングテープ22を利用すると、これらの課題を解決することができる。
次に、ダイシングテープ22に対して紫外線を照射する(UV照射工程という)。紫外線は、半導体ウェーハ12の裏面側(紙面下方向から)からダイシングテープ22に向けて照射される。これにより、半導体ウェーハ12とダイシングテープ22の粘着力が低下し、ダイシングテープ22からす個々の半導体装置(チップ)は容易に取り除かれる。
このように得られた半導体装置(チップ)は、例えば、車載用モータをインバータ制御するために利用される半導体モジュールに利用することができる。この場合、半導体装置のエミッタ電極(ニッケル膜32で被覆されている)に、車載用電流供給源から伸びている電極端子に接続するための表面側電極板をはんだを介して接合する。前記したように、エミッタ電極の表面にはニッケル膜32が被膜しているので、はんだのぬれ性が顕著に向上している。したがって、エミッタ電極と表面側電極板は強固に接合させることができる。車載用の半導体装置は大電流を扱うことから発熱量が高い。本実施例の半導体装置は高温で動作したときも、エミッタ電極と表面側電極板の接合が維持され、安定した動作を実現することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
14:半導体素子領域
16:支持部材
18:裏面構造
22:ダイシングテープ
24:ダイングフレーム
32:ニッケル膜
Claims (6)
- 半導体装置の製造方法であり、
半導体ウェーハの表面側に、性質を異にする複数の半導体領域が所定の位置関係で配置されている半導体素子領域を形成する半導体素子領域形成工程と、
前記の位置関係に対して所定の位置関係でパターニングされている表面側電極を半導体ウェーハの表面側に形成する工程と、
半導体ウェーハの表面に支持部材を固定する工程と、
半導体ウェーハの裏面から半導体ウェーハを削る工程と、
その半導体ウェーハの裏面に枠付きのダイシングテープが用いられた補強部材を固定する補強部材固定工程と、
その補強部材を介して半導体ウェーハを支持しながら半導体ウェーハにメッキ処理する工程と、
を備えていることを特徴とする半導体装置の製造方法。 - 前記補強部材固定工程に先立って、半導体ウェーハの裏面側に裏面側電極を形成する工程をさらに備えており、
前記補強部材固定工程で用いられるダイシングテープは、裏面側電極に全面的に接着して半導体ウェーハの補強と裏面側電極の被覆を兼用することを特徴とする請求項1の製造方法。 - 前記半導体素子領域形成工程では、1枚の半導体ウェーハに複数の半導体素子領域を形成し、
前記メッキ処理工程後に、前記ダイシングテープを剥がすことなく半導体ウェーハをダイシングする工程をさらに有することを特徴とする請求項1又は2の製造方法。 - 前記補強部材固定工程で用いられるダイシングテープは、紫外線硬化型であり、
前記補強部材固定工程と前記メッキ処理工程の間に、半導体ウェーハの表面側からダイシングテープに向けて紫外線を照射する工程を備えていることを特徴とする請求項1〜3のいずれかの製造方法。 - 半導体装置の製造方法であり、
半導体ウェーハの表面側に、性質を異にする複数の半導体領域が所定の位置関係で配置されている半導体素子領域を形成する工程と、
前記の位置関係に対して所定の位置関係でパターニングされている表面側電極を半導体ウェーハの表面側に形成する工程と、
半導体ウェーハの表面に支持部材を固定する工程と、
半導体ウェーハの裏面から半導体ウェーハを削る工程と、
半導体ウェーハの裏面側に裏面側電極を形成する工程と、
半導体ウェーハの裏面に補強部材を固定する工程と、
その補強部材を介して半導体ウェーハを支持しながら半導体ウェーハの表面から支持部材を除去する工程と、
その補強部材を介して半導体ウェーハを支持しながら半導体ウェーハにメッキ処理して表面側電極を被膜する導体膜を選択的に形成する工程と、
を備えていることを特徴とする半導体装置の製造方法。 - 半導体装置の製造方法であり、
半導体ウェーハの表面側に、性質を異にする複数の半導体領域が所定の位置関係で配置されている半導体素子領域の複数個を形成する工程と、
前記の位置関係に対して所定の位置関係でパターニングされている表面側電極の複数個を半導体ウェーハの表面側に形成する工程と、
半導体ウェーハの表面に支持部材を固定する工程と、
半導体ウェーハの裏面から半導体ウェーハを削る工程と、
半導体ウェーハの裏面側に裏面側電極を形成する工程と、
半導体ウェーハの裏面に枠付きの紫外線硬化型のダイシングテープを固定する工程と、
前記枠を介して半導体ウェーハを支持しながら半導体ウェーハの表面から支持部材を除去する工程と、
半導体ウェーハの表面側からダイシングテープに向けて紫外線を照射する工程と、
前記枠を介して半導体ウェーハを支持しながら半導体ウェーハにメッキ処理して表面側電極を被膜する導体膜を選択的に形成する工程と、
半導体ウェーハをダイシングする工程と、
を備えていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208583A JP4333650B2 (ja) | 2005-07-19 | 2005-07-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208583A JP4333650B2 (ja) | 2005-07-19 | 2005-07-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007027477A JP2007027477A (ja) | 2007-02-01 |
JP4333650B2 true JP4333650B2 (ja) | 2009-09-16 |
Family
ID=37787840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005208583A Expired - Fee Related JP4333650B2 (ja) | 2005-07-19 | 2005-07-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4333650B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8492256B2 (en) | 2010-04-14 | 2013-07-23 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor apparatus |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5194767B2 (ja) * | 2007-12-19 | 2013-05-08 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP5733150B2 (ja) * | 2011-10-13 | 2015-06-10 | 株式会社デンソー | 半導体装置の製造方法 |
JP5983889B2 (ja) | 2013-09-27 | 2016-09-06 | 富士電機株式会社 | 半導体装置の製造方法 |
-
2005
- 2005-07-19 JP JP2005208583A patent/JP4333650B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8492256B2 (en) | 2010-04-14 | 2013-07-23 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2007027477A (ja) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9666437B2 (en) | Method for manufacturing semiconductor device | |
US10395967B2 (en) | Method for manufacturing semiconductor device | |
JP5009976B2 (ja) | 薄いダイ及び金属基板を使用する半導体ダイ・パッケージ | |
JP4815905B2 (ja) | 半導体装置およびその製造方法 | |
US8906795B2 (en) | Semiconductor device manufacturing method | |
JP6698499B2 (ja) | 半導体装置およびその製造方法 | |
US9831162B2 (en) | Semiconductor device comprising a semiconductor chip mounted over a metal plate having an inclined surface | |
US20150069613A1 (en) | Semiconductor device and manufacturing method thereof | |
KR20160132499A (ko) | 반도체장치 및 반도체장치의 제조방법 | |
JP2014082367A (ja) | パワー半導体装置 | |
JP4333650B2 (ja) | 半導体装置の製造方法 | |
JP3339552B2 (ja) | 半導体装置及びその製造方法 | |
JP2002076326A (ja) | 半導体装置 | |
JP3767585B2 (ja) | 半導体装置 | |
US11538734B2 (en) | Power semiconductor package with highly reliable chip topside | |
JP3498672B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US9741805B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
CN113140537A (zh) | 功率半导体器件和用于制造功率半导体器件的方法 | |
JP2020177963A (ja) | 半導体チップの製造方法 | |
JP7189846B2 (ja) | 半導体装置の製造方法および金属の積層方法 | |
JP7410822B2 (ja) | 半導体パワーモジュールおよび半導体パワーモジュールの製造方法 | |
JP5194767B2 (ja) | 半導体装置の製造方法 | |
JP2009038140A (ja) | 半導体装置およびその製造方法 | |
JP2020120133A (ja) | 半導体装置の製造方法 | |
JP2014027048A (ja) | 半導体ウェハ及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090615 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4333650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |