JP2005129652A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005129652A JP2005129652A JP2003362233A JP2003362233A JP2005129652A JP 2005129652 A JP2005129652 A JP 2005129652A JP 2003362233 A JP2003362233 A JP 2003362233A JP 2003362233 A JP2003362233 A JP 2003362233A JP 2005129652 A JP2005129652 A JP 2005129652A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor substrate
- thin
- wafer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 218
- 238000000034 method Methods 0.000 claims abstract description 85
- 239000000853 adhesive Substances 0.000 claims description 69
- 230000001070 adhesive effect Effects 0.000 claims description 69
- 239000011347 resin Substances 0.000 claims description 41
- 229920005989 resin Polymers 0.000 claims description 41
- 238000000227 grinding Methods 0.000 claims description 31
- 239000006260 foam Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 10
- 239000002390 adhesive tape Substances 0.000 claims description 9
- 239000011521 glass Substances 0.000 abstract description 96
- 230000008569 process Effects 0.000 abstract description 58
- 238000001039 wet etching Methods 0.000 abstract description 22
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 238000011109 contamination Methods 0.000 abstract description 5
- 230000009467 reduction Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 265
- 229920001721 polyimide Polymers 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 239000000243 solution Substances 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 238000000137 annealing Methods 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000007740 vapor deposition Methods 0.000 description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 238000005336 cracking Methods 0.000 description 12
- 238000005224 laser annealing Methods 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 230000004913 activation Effects 0.000 description 7
- 239000002344 surface layer Substances 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 239000000428 dust Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000005187 foaming Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000004088 foaming agent Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- 238000005019 vapor deposition process Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 240000007320 Pinus strobus Species 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Abstract
【解決手段】表面構造5を形成した厚いウェハ6の裏面をバックグラインドとウェットエッチングで厚さを減らした後で、ガラス基板21にUVテープ22と発泡テープ23で構成される接着テープ24を介して貼り付け、その後、裏面構造15を形成することで、ウェハ割れを防止し、ウェハや製造装置のコンタミネーションを防止し、ガラス基板を再利用する。
【選択図】 図1
Description
IGBTは、MOSFETの高速スイッチングと電圧駆動特性およびバイポーラトランジスタの低オン電圧特性をワンチップに構成したパワー素子である。IGBTは、汎用インバータ、ACサーボや無停電電源(UPS)、スイッチング電源などの産業分野をはじめ、電子レンジ、炊飯器、ストロボなどの民生機器分野への応用が拡大してきている。
さらに次世代への開発も進んでおり、新しいチップ構造を用いた、より低オン電圧の素子が開発され、応用装置の低損失化や高効率化が図られてきている。
IGBTの構造には、パンチスルー型(PT型)、ノンパンチスルー型(NPT型)およびフィールドストップ型(FS型)等がある。現在量産されているIGBTは、一部のオーディオ・パワー・アンプ用のpチャネル型を除いて、ほぼ全てがnチャネル型の縦型二重拡散構造となっている。従って、ここではnチャネル型IGBTを例に挙げて説明する。
そこで、高価なエピタキシャル基板を用いずに、安価なFZ基板を用いて、チップの低コスト化を図った低ドーズ量の浅いp+ コレクタ層を採用したノンパンチスルー型IGBT(以下、NPT−IGBTと称す。これは空乏層がp+ コレクタ層に達しない構造)およびフィールドストップ型IGBT(以下、FS−IGBTと称す。これはバッファ層を設けて空乏層の伸びをこのバッファ層でストップさせる構造)が開発されてきている。
低ドーズ量の浅いp+ コレクタ層89(低注入p+ コレクタ)を採用したNPT−IGBTは、厚いエピタキシャル基板(p+ 基板)を使わないので、基板総厚さはPT−IGBTよりも大幅に薄くなる。この構造では、p+ コレクタ層89の不純物濃度や厚みを制御することで、正孔の注入率を制御できるので、ライフタイム制御を行わなくても高速スイッチングが可能である。しかし、PT−IGBTと比べてn型活性層(n- ドリフト層81)の厚みが厚くなるため、オン電圧はPT−IGBTと比べてやや高くなる。但し、前述のようにエピタキシャル基板を用いずに、安価なFZ基板(フローティングゾーン法で製作したシリコン基板)を用いているため、チップの低コスト化が可能である。
図7は、低ドーズ量の浅いp+ コレクタ層とnバッファ層を有するFS−IGBTの断面構造である。ここでは1/2セルの断面構造を示す。
基本構造は、PT−IGBTと同じであるが、エピタキシャル基板は用いずにFZ基板を用いて基板の総厚さを耐圧に応じて100μm〜200μmとしている。PT−IGBTと同じく活性層は600V耐圧で70μm程度にしてあり、活性層の全領域を空乏化させる。そのため、活性層下にはn+ 層(nバッファ層88)を設ける。コレクタ側は、低ドーズ量の浅いp+ 拡散層(p+ コレクタ層89)を低注入コレクタとして用いる。これにより、NPT−IGBTと同様にライフタイム制御は不要である。また、さらにオン電圧の低減を目的として、チップ表面に狭く深い溝(トレンチ)を形成し、そのトレンチの側面にMOSFETを形成したトレンチIGBTのゲート構造をこのFS−IGBTと組み合わせたものもある。また、設計の最適化を図る等により最近は、総厚さの低減化が進んできている。
図8は、分離層を有する逆阻止IGBTの要部断面図である。ここでは1/2セルの断面構造を示す。
基本構造は、図6のNPT−IGBTのチップ周囲に逆耐圧を保持させるためのp+ 分離層91(p+ コレクタ層の働きもする)をp+ コレクタ層89に接するように形成する。
しかし、基板厚みが100μm以下(70μm前後)の薄型のIGBTを実現するために、500μm程度の厚いウェハの裏面をバックグラインドする工程や裏面からのイオン注入し、裏面を熱処理する工程等が必要になるため、ウェハに反りが発生する等の製造プロセス上の課題が多い。図中の92はp+ 分離層上に形成された金属膜、93は保護膜の絶縁膜である。
図9は、第1の従来例による半導体装置の製造方法(従来例1)の工程を示す図であり、同図(a)から同図(e)は工程順に示した要部製造工程断面図である。ここでは、半導体装置として図7のFS−IGBTを例に挙げた。
工程(1)n型の厚いウェハ51(FZ−N基板)の表面側に、図7に示すように、ゲート酸化膜84(ここでは、SiO2 )と多結晶シリコン(ここでは、Poly−Si)からなるゲート電極85を堆積、加工、その表面に層間絶縁膜86(ここでは、BPSG:ボロンリンガラス)を堆積し、加工し、絶縁ゲート構造を形成する。続いて、厚いウェハ51に図7に示すp型ベース層82(p+ )を形成した後に、このp型ベース層82を形成し、その後、このp型ベース層82内にn型エミッタ層83を形成する。尚、FZ−N基板とは、フローティング・ゾーン(FZ)で製作したn型のウェハのことである。
このようにしてFS−IGBTチップの表面構造55が厚いウェハ51に形成され、厚いウェハ51には図7に示すセルが多数個形成されている。図中の符号56はこの表面構造55まで形成した厚いウェハ、57は厚いウェハ56の表面(ポリイミド膜の表面)、58は厚いウェハの裏面である(同図(a))。
工程(2)裏面58側より、厚いウェハ56をバックグラインド(研削)し、その後、加工歪み層を除去するためのエッチングをして薄いウェハ61を形成する。エッチングは量産性の良いフッ硝酸液によるウェットエッチングを用いる。図中の符号59は薄いウェハの裏面である(同図(b))。
工程(3)つぎに、n型バッファ層(n+ 層62)および高濃度のp型コレクタ層(p+ 層63)を形成するために、裏面59よりイオン注入を行う。本例では、n+ 層62はリン、p+ 層63はボロンを注入した。続いて、電気炉により熱処理(アニール)を行う。熱処理は表面電極53が溶融しない、350℃〜500℃の低温で行う(同図(c))。工程(4)つぎに、高濃度のp型コレクタ層(p+ 層63)上に、アルミニウム層、チタン層、ニッケル層、金層などの金属膜の組合せで裏面電極64(コレクタ電極)を蒸着で形成する(同図(d))。
工程(5)つぎに、薄いウェハ61をチップ状にダイシングする(同図(e))。
工程(6)その後、図示しないが、表面電極64(エミッタ電極、ゲート電極と接続するゲートパッド)と外部導出端子(リード端子)を接続するために、表面電極64にアルミワイヤを超音波ワイヤーボンディング装置により固着し、もう一方の裏面電極64(コレクタ電極)は、図示しないはんだ層を介して冷却ベースなどの固定部材に接続する。
図10は、バックグラインドとエッチングが終了した後の薄いウェハの厚みと、裏面電極蒸着後の薄いウェハの反り量を示す図である。図中の従来例1(黒丸)が のウェハの反り量を示す。また、従来例2、3は、後述する図12、図13の工程の場合をそれぞれ示す。
裏面電極蒸着後のウェハの反り量は、ウェハの厚さを薄くすればする程大きくなり、70μmでは11mmにも達する。
図11から、ウェハの厚さを薄くする程、薄いウェハの割れ率が大きくなり、製造コストが増大する。70μmでは裏面電極蒸着後の割れ率は90%以上となる。このように、薄いウェハ61を図9に示す従来例1の工程で処理すると、ウェハの割れ率が大きく、製造コストが増大する。
これを解決するために、例えば、特許文献1に示されるように、ウェハを接着シートを介して支持基板であるガラス基板に固着し、その状態で裏面電極蒸着までの工程を進めることが有効になる。ここでは、接着シートは発泡テープとUVテープで構成され、ウェハ側に発泡テープ、ガラス基板側にUVテープを配置した場合について説明する。
工程(2)表面構造55を形成した厚いウェハ56を反転し、接着シート74を介してガラス基板71と固着する。この接着シート74は発泡テープ73とUVテープ72で構成され、厚いウェハ56側は発泡テープ73、ガラス基板71側はUVテープ72が配置される(同図(b))。
工程(3)つぎに、バックグラインドやエッチングの工程により厚いウェハ56の厚みを裏面58側から減らし、総厚みを所望の厚さの薄いウェハ61とする。例えば、600V素子の場合は70μm程度である(同図(c))。
工程(4)つぎに、n型バッファ層(n+ 層62)および高濃度のp型コレクタ層(p+ 層63)を形成するために、裏面59よりイオン注入を行う。例えば、n+ 層62はリン、p+ 層63はボロンを注入する。続いて、レーザー照射により表面層のアニールを行い、イオン注入後の不純物を活性化させる。レーザーアニールは、YAGの第3高調波(YAG3ω)パルスレーザー(波長=355nm、半値幅=100ns〜500ns、周波数=500Hz、一回の照射エリアを約1mm角として50%〜90%オーバーラップで照射)により行う。YAG3ωを使用することにより、10μm程度の深いn+ 層62を形成することができる(例えば、特許文献2)。
工程(5)つぎに、高濃度のp型コレクタ層(p+ 層63)上に、金属蒸着膜を成膜して裏面電極64(コレクタ電極)を形成する。ここでは、アルミニウム層、チタン層、ニッケル層、金層の金属からなる積層金属膜で裏面電極64を形成する。このときの蒸着は、低温スパッタ法によるのが良い。それは、接着シート74の耐熱温度がおおよそ高剛性UVテープの場合100℃以下、耐熱性UVテープの場合200℃以下、加熱発泡の発泡テープの場合は150℃以下であるので、成膜時の温度が100℃以下であることが望ましいからである(同図(e))。
工程(6)つぎに、裏面電極64を形成した薄いウェハ61を100℃程度に加熱することで発泡テープ73から発泡剥離する。その後、ガラス基板71側は紫外線75の照射により発泡テープ73が固着しているUVテープ72をガラス基板71から剥離する(同図(f))。
工程(7)つぎに、薄いウェハ61を反転し、薄いウェハ61の裏面電極64をダイシングテープ76に貼り付け、裏面電極64が形成された薄いウェハ61をチップ状にダイシングをする(同図(g))。
工程(8)その後の図示しないワイヤボンディングなどの処理を図9と同様に行う。
NPT−IGBTの製作では、n+ 層62が形成されないので、レーザーは半値幅の短いXeFパルスレーザー(波長=351nm、半値幅=14ns)やXeClパルスレーザー(波長=308nm、半値幅=49ns)を用いてp+ 層63を活性化する。
図12の製造方法によれば、裏面電極形成時まではガラス基板71に薄いウェハ61が貼りついているため、図10の従来例2に示すようにウェハの反りは発生せず、ウェハ割れは発生しない。
この図12の製造方法には、つぎのような問題点がある。
また、接着シート74を構成するUVテープ72の側面もこのウェットエッチングで溶かされて、その残査がパーティクルとなり、また、ウェットエッチングでガスが発生して、薄いウェハ61を汚染したり、後工程で用いる真空装置を汚染する。
また、厚いウェハ56とガラス基板71を接着シート74を介して固着した場合、図14に示すように、厚いウェハ61やガラス基板71は硬いもの同士であり、接着シート74との密着性が必ずしも良好でなく、厚いウェハ61と接着シート74、ガラス基板71と接着シート74の間に気泡81が発生する。この気泡81によって研削後の薄いウェハが、気泡81が蒸着工程などの熱が加わる工程で膨張し、割れが発生する。また、この気泡81で薄いウェハの裏面が波打ち、薄いウェハの平坦度の確保が困難になる。この気泡81は、中央部とエッジ付近では100μm程度の大きさであり、個数は5箇所程度( 図では4個示した)ある。また、これより小さい気泡は全面に観察される。
図13は、第3の従来例による半導体装置の別の製造方法(従来例3)の工程を示す図であり、同図(a)から同図(g)は工程順示した要部製造工程断面図である。工程(1)従来例1、2と同じであり、従来例の工程(2)、図12(b)で接着シート74の代わりにUV硬化型樹脂層73と剥離層72を用いた点が異なる。
工程(2)表面構造55を形成した厚いウェハ56を反転し、厚いウェハ56を反転し、UV硬化型樹脂層78およびUV硬化型樹脂層78を剥離するために用いる剥離層77を介してガラス基板71と固着する。
工程(3)つぎに、バックグラインドとエッチングの工程によりウェハの総厚みを所望の厚さ(例えば、70μmなど)の薄いウェハ61とする(同図(c))。
工程(4)つぎに、n型バッファ層(n+ 層62)および高濃度のp型コレクタ層(p+ 層63)を形成するために、裏面59よりイオン注入を行う。例えば、n+ 層62はリン、p+ 層63はボロンを注入する。続いて、レーザー照射によりアニールを行う。レーザーアニールは図12と同様であり説明を省略する(同図(d))。
工程(5)つぎに、高濃度のp型コレクタ層(p+ 層63)上に、裏面電極64となる金属蒸着膜を成膜する。ここでは、アルミニウム層、チタン層、ニッケル層、金層の金属からなる裏面金属膜を形成する。このときの蒸着は、低温スパッタ法によるのが良い。それは、UV硬化型樹脂層78(UVレジン層)の耐熱温度が、おおよそ200℃以下であるので、成膜時の温度が100℃以下であることが望ましいからである(同図(e))。
工程(6)つぎに、裏面電極64を形成した薄いウェハ61を剥離する。剥離層77はガラス基板71から赤外光79を照射することでガラス基板71に固着した状態でUV硬化型樹脂層78と一緒に加熱剥離する。薄いウェハ61側に貼り付いた図示しない一部のUV硬化型樹脂層78は、強度の強い図示しない別の接着シートをUV硬化型樹脂層78上に貼り付けて、この別の接着シートをピールすることにより剥がすことができる(同図(f))。
工程(7)つぎに、裏面電極65が形成された薄いウェハ61をチップ状にダイシングをする(同図(g))。
工程(8)その後のワイヤーボンディングは前記と同様である。
しかし、この方法を用いた場合には、ガラス基板71がウェハよりも大きいことにより、バックグラインドによるウェハの研削塵がガラス基板71の周囲上に残留する。そして、ウェハのエッチングあるいは洗浄をおこなってもその研削塵をガラス基板71から取り除くことが難しい。また、UV硬化型樹脂層78はウエットエッチングによりエッチングされないが、ガラス基板71は図15に示すようにエッチングされてしまう。そして剥離層77はエッチングで変質し、変質した物質が薄いウェハ61上に付着して、コンタミネーションを引き起こす。
図15は、エッチング工程でガラス基板がエッチングされる状態を示した図であり、同図(a)はバックグラインド後の状態、同図(b)はウェットエッチング後の状態、同図(c)は同図(b)のA部拡大図である。
ウェットエッチング後では同図(c)のB部ように、ガラス基板71の周囲がエッチングされ、形状が大きく変形して、ガラス基板71を再利用することができない。ここではウェットエッチングとして、ガラス基板を回転させ、その中心にエッチング液を滴下してエッチングする、所謂、回転エッチング法を採用した場合を示し、この回転エッチングではガラス基板71の上部周囲がエッチング液に曝されるため、ガラス基板71上部の周囲がエッチングされる。
さらに、アニール工程が、表面構造55に影響を及ぼさないように、350℃〜500℃程度の低温で行なわれるために、p+ 層63(本実施例ではボロンをドーズ量1×1015cm-2/50keVで注入)の活性化率が2%程度しかなく、NPT−IGBTやFS−IGBT、逆阻止型IGBTにおいても正孔の注入が充分におこなわれない。そのため、良好なデバイス特性を実現することが困難である。
また、FS−IGBTにおいてはフィールドストップ層(n+ 層62)の欠陥などの影響があり十分な正孔の注入が行われない。
しかし、この方法では、接着シート74の側面が露出し、厚いウェハ56をバックグラインドした後の加工層を除去するためのフッ硝酸液でのウェットエッチングで溶かされて、接着シート74を構成する発泡テープ73の発泡剤が劣化し剥離作用を低下させ剥離を困難にする。
また、接着シート74を構成するUVテープ72の側面もこのウェットエッチングで溶かされて、その残査がパーティクルとなり、また、ウェットエッチングでガスが発生して、ウェハを汚染したり、後工程で用いる真空装置などの製造装置を汚染する。
また、UV硬化型樹脂層78と剥離層77を用いる方法では、接着シート74の場合と同様に、アニール工程をレーザーで行うためにp+ 層63の活性化率は80%程度大きく正孔の注入は十分行われる。また、FS−IGBTにおいてはフィールドストップ層(n+ 層62)の欠陥はアニールで修復され、十分な正孔の注入が行われる。
しかし、この方法では、ガラス基板71の大きさを厚いウェハ61の大きさよりも大きくする必要があり、バックグラインドによるウェハの研削塵がガラス基板71の周囲上に残留する。そして、ウェハのエッチングあるいは洗浄をおこなってもその研削塵をガラス基板71から取り除くことが難しい。また、ウェットエッチング後では同図(c)のB部ように、ガラス基板71の周囲がエッチングされ、形状が大きく変形して、ガラス基板71を再利用することができない。
この発明の目的は、前記の課題を解決して、ウェハを薄膜化した後の工程で、ウェハ割れを防止し、ウェハや製造装置の汚染を防止し、ガラス基板が再利用できる低コストの半導体装置の製造方法を提供することにある。
また、裏面に加工工程を有する薄型半導体基板から形成される半導体装置の製造方法において、表面側に表面構造(表面電極を含む)が形成された厚い半導体基板の裏面側から薄くして薄い半導体基板を形成する工程と、該薄い半導体基板の裏面にイオン注入と熱処理を行う工程と、前記薄い半導体基板の表面と支持基板とを固着層を介して貼り合わせる工程と、前記薄い半導体基板に裏面電極を形成する工程とを含む製造方法とする。
また、前記厚い半導体基板の裏面から薄くして薄い半導体基板を形成する工程は表面を研削する工程と、エッチングする工程であるとよい。
また、前記多層固着層は、UV硬化型樹脂層と、加熱によって剥離する剥離層によって形成されるとよい。
また、前記多層固着層は、加熱によって発泡剥離する発泡層と紫外線照射によって剥離するUV層によって形成されるとよい。
また、前記発泡層とUV層とをシート状に積層して接着シートを形成し、該接着シートを前記薄い半導体基板と前記支持基板の間に挟み、前記薄い半導体基板上を円筒体(ローラー)で押さえ、該円筒体を前記薄い半導体基板の一端から他端へ回転移動させて、前記接着テープを前記薄い半導体基板と前記支持基板を密着させることで互いを貼り合わせるとよい。このとき真空中で行うとパーティクルなどの影響を除去できて貼り付けが一層効果的にできる。
前記したように、厚い半導体基板をバックグラインド、エッチングで薄い半導体基板にしてから、固着層を介して薄い半導体基板を支持基板に貼り付けると、薄いウェハは柔軟性がよく、固着層と薄い半導体基板および支持基板との間に殆ど気泡が発生しない。そのため、後工程の熱を加える工程で気泡が膨張して薄い半導体基板が割れたり、表面の凹凸ができることがなくウェハ表面の平坦度は良好に保たれ、ウェハ割れ率の低下とデバイス特性(主にオン電圧特性)の向上を図ることができる。また、支持基板がエッチングされないので、再利用ができる。
また、固着層が接着シートの場合は、真空中で薄い半導体基板と圧接することで、気泡が薄い半導体基板の外周部に押し出さされ、残留する気泡の大きさを小さくし数を低減できるため、半導体基板の割れ率の低下とデバイス特性(オン電圧)の向上を図ることができる。
また、固着層がUV硬化型樹脂層と剥離層の場合は、接着テープより厚みが薄くなり、半導体基板の表側のパターンが裏面に転写する現象を軽減できる。
また、薄い半導体基板を支持基板に貼り付ける前にイオン注入と熱処理(アニール)を行うとアニール温度を高温にできて、裏面にイオン注入された不純物の活性化率を高めることができてデバイス特性を向上できる。
また、裏面電極と表面電極を形成するときに薄い半導体基板を支持基板に貼り付けると薄い半導体基板の反りを大幅に低減できて、薄い半導体基板の割れ率を低下させることができる。
また、イオン注入後のアニール温度を高くすることで不純物の活性化率の向上を図り、良好なデバイス特性(低オン電圧)を得ることができる。
また、支持基板(ガラス基板)がエッチングされないために、再利用できる。
工程(1)、(2)は、従来例1の工程(1)、(2)、図9(a)、(b)の工程と同じであり、工程(3)以降が異なる。また、従来例2の工程(2)、図12(b)の工程では厚いウェハをガラス基板に接着シートを介して固着したが、本実施例(図1)ではバックグラインドとウェットエッチングした後の薄いウェハをガラス基板に接着シートを介して固着した点が図12と異なる。
工程(1)厚いウェハ1の表面側に表面構造5を形成する。この表面構造は図11の表面構造55と同じである。図11と同様に、この表面構造5は拡散層2と表面電極3およびポリイミド膜4から構成される。表面構造5をさらに詳細に説明する。図7のゲート酸化膜84(ここでは、SiO2 )と多結晶シリコン(ここでは、Poly−Si)からなるゲート電極85を堆積、加工、その表面に層間絶縁膜86(ここでは、BPSG)を堆積し、加工し、絶縁ゲート構造を形成する。続いて、厚いウェハ1にp型ベース層82(p+ )を形成した後に、このp型ベース層82内にn型エミッタ層83(n+ )を形成する。このp型ベース層82(p+ )とn型エミッタ層83(n+ )が拡散層2である。
工程(2)裏面8側より、厚いウェハ1をバックグラインド(研削)し、その後、加工歪み層を除去するために、裏面を量産性のよいフッ硝酸液でウェットエッチングをして薄いウェハ1aを形成する。符号9はウェットエッチング後の裏面であり、符号11は表面構造形成済みの薄いウェハである(同図(b))。
工程(3)つぎに、薄いウェハ11の裏面9を上にし、表面7を下にしてガラス基板21と接着シート24を介して固着する。接着シート24は紫外線で剥離するUVテープ22と加熱により発泡剥離する発泡テープ23の少なくとも2層から構成され、薄いウェハ11側には発泡テープ23、ガラス基板21側にはUVテープ22が固着される。発泡テープ23とUVテープ22は常温で表面7とガラス基板21にそれぞれ固着する。また、これらのテープ22、23の構成を逆にしてガラス基板21側に発泡テープ23を固着し、薄いウェハ11側にUVテープ22を固着しても構わない。このときは、薄いウェハ11とUVテープ22が固着している発泡テープ23をガラス基板21から剥離した後に、薄いウェハ11に固着しているUVテープ23に紫外線を照射して、UVテープ23と発泡テープ22を薄いウェハ11から剥離しても良い(同図(c))。
工程(4)つぎに、n型バッファ層(n+ 層12)および高濃度のp型コレクタ層(p+ 層13)を形成するために、裏面9よりイオン注入を行う。例えば、n+ 層12はリン、p+ 層13はボロンを注入する。続いて、レーザー照射により裏面9の表面層をアニールする。レーザーアニールの特徴はレーザーを照射した面の表面層のみを1000℃程度の高温アニールし、レーザー照射していない面の温度を常温に保つことが出来る点である。ここでは、レーザーはYAGの第3高調波(YAG3ω)パルスレーザー(波長=355nm、半値幅=100ns〜500ns、周波数=500Hz、一回の照射エリアを約1mm角として50%〜90%オーバーラップで照射)を用い、10μm程度の深いn+ 層12を形成する。
工程(5)つぎに、高濃度のp型コレクタ層(p+ 層13)上に、裏面電極14として金属蒸着膜を成膜する。ここでは、金属蒸着膜はアルミニウム層、チタン層、ニッケル層、金層の金属からなるである。この蒸着は低温スパッタ法によるのが良い。それは、接着シート24の耐熱温度がおおよそ高剛性UVテープの場合100℃以下、耐熱性UVテープの場合200℃以下、加熱発砲の発泡テープの場合は150℃以下であるので、成膜時の温度が100℃以下であることが望ましいからである。符号15はn+ 層12、p+ 層13および裏面電極14から成る裏面構造である(同図(e))。
工程(6)つぎに、裏面電極14を形成した薄いウェハ11を加熱により発砲テープ23から発泡剥離する。その後、ガラス基板21側は紫外線25を照射して発砲テープ23が固着しているUVテープ22をガラス基板21から剥離する。図ではガラス基板21からUVテープ22と発泡テープ23を剥離する前の状態が描かれている(同図(f))。
工程(7)つぎに、裏面構造15を形成した薄いウェハ11を反転し、薄いウェハ11の裏面電極14をダイシングテープ26に貼り付け、裏面電極14が形成された薄いウェハ11をチップ状にダイシングをする(同図(g))。
工程(8)その後のワイヤボンディングなどの処理は従来方法と同様である。
NPT−IGBTの製作では、n+ 層12が形成されないので、レーザーは半値幅の短いXeFパルスレーザー(波長=351nm、半値幅=14ns)やXeClパルスレーザー(波長=308nm、半値幅=49ns)を用いてp+ 層を活性化する。
この製造方法によれば、接着シート24を使用した固着工程の前にウェットエッチング工程を行うため、接着シート24がウェットエッチングされることがなく、そのため、前記の図12にみられるような接着シート24を構成する発泡テープ23の発泡剤が機能を失なったり、UVテープ22がウェットエッチングで溶融してパーテクルやガスが発生することがなく、薄いウェハ11や製造装置が汚染されない。
また、加圧を止めた場合に、接着シート24は上下方向に膨らむため、薄いウェハ11とガラス基板21に挟まれた接着シート24は密着する方向に作用する。そのため、前記の気泡の減少と相まって、薄いウェハ11の裏面の平坦度を良好な状態に確保することができる。
また、ガラス基板21はフッ硝酸液に曝されないために、形状変化がなく再利用できるので製造コストを低減できる。
ここで接着シート24の貼り付ける具体的な方法について説明する。
10Pa程度の真空中で、接着シート24を貼った(薄いウェハ11側に発泡テープ23、ガラス基板21側にUVテープ22が配置される)ガラス基板21上に10mm程度の高さからシリコン厚さが70μmの場合の薄いウェハ11を落として、載置する。薄いウェハ11が固着する領域内のガラス基板21上に数箇所サポート板41が配置されている(同図(a))。
つぎに、ローラ42を進めながらそのサポート板41をはずしていく(同図(b)、(c))。ローラ42が回転しながら押し当てられて薄いウェハ11上を通過すると、ローラ42による力が加わるために図14で示す気泡81は薄いウェハ11の外側に逃げていく。薄いウェハ11はしなりを持つために接着シート24とよく密着する。また、圧力が開放されるときに、接着シート24と薄いウェハ11は更に密着しようとするために、しなった薄いウェハ11はよく接合する。これにより薄いウェハの裏面9の平坦度を±3μmとすることができる。ローラ42による力を発泡テープ23に加えても、加熱することで薄いウェハ11は発泡テープ(例えば、日東電工製3195MSでは、120℃〜130℃の温度を加えること)から容易に発泡剥離することができる。ガラス基板21とUVテープ22(例えば、日東電工製UB−3083D、UB−5133D、UB−2153D)は、紫外線を照射(500mJ位のUV照射)することで容易に剥離することができる。
10Pa程度の真空中で上下に薄いウェハ11とガラス基板21を接着シート24を介して加圧する(100〜200N/cm2 )ことにより薄いウェハ11より外側に気泡は瞬間的に抜けるように作用する。薄いウェハ11は表面7を下にしてウェハ支持台43に吸着固定されており、ガラス基板21はガラス基板支持台に載置されている。薄いウェハ11は柔軟性を持つために接着シート24とよく接合し密着性があがる。また、これも、加圧力が取り除かれるときに接着シート24は薄いウェハ11およびガラス基板21と密着するようになる。これにより薄いウェハ11の裏面9の平坦度を±3μmとすることができる。真空中で発泡テープ23に上下方向に力を加える方法によっても、加熱することで薄いウェハ11は発泡テープ(例えば、日東電工製3195MSでは、120℃〜130℃の温度を加えること)から容易に発泡剥離することができる。ガラス基板21とUVテープ22(例えば、日東電工製UB−3083D、UB−5133D、UB−2153D)も紫外線を照射(500mJ位のUV照射)することで容易に剥離することができる。
工程(3)薄いウェハ11を裏面9側が上になるようにして、UV硬化型樹脂層28および剥離層27を介してガラス基板21と固着する。
これは先ずガラス基板21上に剥離液を塗布し、常温で固化させて、ガラス基板21に固着した剥離層27を形成する。続いて、UV硬化型樹脂液を剥離層27上に塗布する。その後、薄いウェハ11の表面7側をUV硬化型樹脂液上に載置し、紫外線を照射してUV硬化型樹脂を硬化させてUV硬化型樹脂層28を形成し、この硬化によって、UV硬化型樹脂層28を介して剥離層27と薄いウェハ11の表面7を固着する。この塗布する剥離液やUV硬化型樹脂液がガラス基板21内に塗布されるようにガラス基板21の直径を薄いウェハ11の直径より4mm程大きくする(同図(c))。
工程(4)つぎに、n型バッファ層(n+ 層12)および高濃度のp型コレクタ層(p+ 層13)を形成するために、裏面9よりイオン注入を行う。例えば、n+ 層12はリン、p+ 層13はボロンを注入する。続いて、図1と同様にレーザー照射により裏面9の表面層をアニールする(同図(d))。
工程(5)つぎに、高濃度のp型コレクタ層(p+ 層13)上に、裏面電極14となる金属蒸着膜を成膜する。ここでは、アルミニウム層、チタン層、ニッケル層、金層の金属からなる裏面金属膜を形成する。このときの蒸着は、低温スパッタ法によるのが良い。それは、UV硬化型樹脂層28(UVレジン層)の耐熱温度が、おおよそ200℃以下であるので、成膜時の温度が100℃以下であることが望ましいからである(同図(e))。
工程(6)つぎに、裏面電極64を形成した薄いウェハ11を剥離する。剥離層27はガラス基板21から赤外光29を照射することでガラス基板21に固着した状態でUV硬化型樹脂層28と一緒に加熱剥離する。薄いウェハ11側に貼り付いた図示しない一部のUV硬化型樹脂層28は、強度の強い図示しない別の接着シートをUV硬化型樹脂層28上に貼り付けて、この別の接着シートをピールすることにより剥がすことができる(同図(f))。
工程(7)つぎに、裏面構造15を形成した薄いウェハ11を反転し、薄いウェハ11の裏面電極14をダイシングテープ26に貼り付け、裏面電極14が形成された薄いウェハ11をチップ状にダイシングをする(同図(g))。
工程(8)その後のワイヤボンディングなどの処理は従来方法と同様である。
さらに、接着シート24と比べて、UV硬化型樹脂層28と剥離層27を合わせた厚みが薄くできるために、接着シート24の場合に発生したバックグラインドによる表面側パターンの裏面側へのパターン転写は起こりにくくなる。
工程(1)厚いウェハ1の表面側に図7のゲート酸化膜84(ここでは、SiO2 )と多結晶シリコン(ここでは、Poly−Si)からなるゲート電極85を堆積、加工、その表面に層間絶縁膜86(ここでは、BPSG)を堆積し、加工し、絶縁ゲート構造を形成する。続いて、厚いウェハ1にp型ベース層82(p+ )を形成した後に、このp型ベース層82内にn型エミッタ層83(n+ )を形成する(同図(a))。
工程(2)裏面8側より、厚いウェハ1をバックグラインド(研削)し、その後、加工歪み層を除去するためのウェットエッチングをして薄いウェハ1aを形成する。エッチングはフッ硝酸液によるウェットエッチングを用いる(同図(b))。
工程(3)つぎに、n+ バッファ層(n+ 層12))および高濃度p型コレクタ層(p+ 層13)を形成するために、裏面9よりイオン注入を行う。例えば、n+ 層12はリン、p+ 層13はボロンを注入した。続いて、高温の熱処理(アニール)を電気炉などで行う。熱処理温度は、800℃〜1000℃の低温である(同図(c))。
ここで、再度、表面製造プロセスに移行する。
工程(4)つぎに、薄いウェハ1aの表面7aを上にし、裏面9を下にしてガラス基板21と接着シート24を介して固着する(同図(d))。
工程(5)つぎに、n型エミッタ層に接するようにアルミ・シリコン膜からなる表面電極3(エミッタ電極)を形成する。アルミ・シリコン膜は、安定した接合性、低抵抗配線を実現するために、その後、400℃〜500℃程度の低温で熱処理する。さらに、表面を覆うようにポリイミド膜4からなる絶縁保護膜を形成する(同図(e))。
工程(6)つぎに、薄いウェハ11(表面構造付き薄いウェハ)をガラス基板21から外し、薄いウェハ11の裏面9を上にし、表面7を下にしてガラス基板21と接着シート24a(発泡テープ23aとUVテープ22aで構成される)を介して固着する。つぎに、高濃度のp型コレクタ層(p+ 層13)上に、アルミニウム層、チタン層、ニッケル層、金層などの金属膜の組合せで裏面電極14を蒸着で形成する(同図(f))。
工程(7)つぎに、薄いウェハ11を発泡剥離により発泡テープ23aから剥離する。その後、ガラス基板側21は紫外線25aの照射により発泡テープ23aが固着しているUVテープ22aをガラス基板21から剥離する(同図(g))。
工程(8)つぎに、裏面構造15を形成した薄いウェハ11を反転し、薄いウェハ11の裏面電極14をダイシングテープ26に貼り付けて裏面電極14が形成された薄いウェハ11をチップ状にダイシングをする(同図(h))。
工程(9)その後のワイヤボンディングなどの処理は従来方法と同様である。
この方法では、アルミ・シリコン膜からなる表面電極3およびポリイミド膜4を形成する工程は、これらのイオン注入と熱処理の工程の後に行われる。ガラス基板21の貼り合わせ工程が2回入るが、表面電極3とポリイミド膜4および裏面電極14の形成後のウェハの反り量は4mm程度であり、シリコン厚みが70μmの場合の薄いウェハ11とガラス基板21を容易に貼り合わせすることができる。また、柔軟性のある薄いウェハ11をガラス基板21に固着させるために、密着性がよく、気泡の少ない固着ができる。また、剥離の方法は前記したのと同じである。この接着テープ24、24aを用いた場合では薄いウェハ11の裏面9の平坦度は±3μmから±5μm程度であり、接着テープ24、24aの代わりに図4のようにUV硬化型樹脂層28と剥離層27を用いた場合は、薄いウェハ11の裏面9の平坦度は±2μm程度にできる。
このように、良好な平坦度を確保し、正孔の活性化を高くすることで、オン電圧の低い良好なデバイス特性を有する薄いウェハを用いた半導体装置を製造することができる。
1a 薄いウェハ(シリコン)
2 拡散層
3 表面電極
4 ポリイミド膜
5 表面構造
6 厚いウェハ(表面構造付き)
7 表面(ポリイミド膜形成後)
7a 表面(表面電極形成前)
8 裏面(厚いウェハ)
9 裏面(薄いウェハ)
11 薄いウェハ(表面構造付き)
12 n+ 層
13 p+ 層
14 裏面電極
21 ガラス基板
22、22a UVテープ
23、23a 発泡テープ
24、24a 接着シート
25、25a 紫外線
26 ダイシングテープ
27 剥離層
28 UV硬化型樹脂層
29 赤外線
41 サポート板
42 ローラ
43 ウェハ支持台
44 ガラス基板支持台
Claims (9)
- 裏面に加工工程を有する薄い半導体基板から形成される半導体装置の製造方法において、表面側に表面構造が形成された厚い半導体基板の裏面側から薄くして薄い半導体基板を形成する工程と、該薄い半導体基板の表面と支持基板とを固着層を介して貼り合わせる工程と、前記薄い半導体基板の裏面にイオン注入と熱処理を行う工程と、前記薄い半導体基板の裏面電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
- 裏面に加工工程を有する薄型半導体基板から形成される半導体装置の製造方法において、表面側に表面構造が形成された厚い半導体基板の裏面側から薄くして薄い半導体基板を形成する工程と、該薄い半導体基板の裏面にイオン注入と熱処理を行う工程と、前記薄い半導体基板の表面と支持基板とを固着層を介して貼り合わせる工程と、前記薄い半導体基板に裏面電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
- 裏面に加工工程を有する薄い半導体基板から形成される半導体装置の製造方法において、表面側に表面電極を除く表面構造が形成された厚い半導体基板の裏面側から薄くして薄い半導体基板を形成する工程と、該薄い半導体基板の裏面にイオン注入と熱処理を行う工程と、前記薄い半導体基板の表面と支持基板とを第1固着層を介して貼り合わせる工程と、前記薄い半導体基板に裏面電極を形成する工程と、前記第1固着層を前記薄い半導体基板と支持基板から剥離する工程と、前記薄い半導体基板の裏面と支持基板とを第2固着層を介して貼り合わせる工程と、前記薄い半導体基板に表面電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
- 前記厚い半導体基板の裏面から薄くして薄い半導体基板を形成する工程は表面を研削する工程と、エッチングする工程であることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
- 前記固着層,前記第1、第2固着層は異なる条件で剥離する複数種類の固着層からなる多層固着層として形成されることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置の製造方法。
- 前記多層固着層は、UV硬化型樹脂層と、加熱によって剥離する剥離層によって形成されることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記多層固着層は、加熱によって発泡剥離する発泡層と紫外線照射によって剥離するUV層によって形成されることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記発泡層とUV層とをシート状に積層して接着シートを形成し、該接着シートを前記薄い半導体基板と前記支持基板の間に挟み、前記薄い半導体基板上を円筒体で押さえ、該円筒体を前記薄い半導体基板の一端から他端へ回転移動させて、前記接着テープを前記薄い半導体基板と前記支持基板を密着させることで互いを貼り合わせることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記発泡層とUV層とをシート状に積層して接着シートを形成し、該接着シートを前記薄い半導体基板と前記支持基板の間に挟み、薄い半導体基板上全域を加圧することにより互いを貼り合わせることを特徴とする請求項7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003362233A JP4525048B2 (ja) | 2003-10-22 | 2003-10-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003362233A JP4525048B2 (ja) | 2003-10-22 | 2003-10-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005129652A true JP2005129652A (ja) | 2005-05-19 |
JP4525048B2 JP4525048B2 (ja) | 2010-08-18 |
Family
ID=34641948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003362233A Expired - Lifetime JP4525048B2 (ja) | 2003-10-22 | 2003-10-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4525048B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123357A (ja) * | 2005-10-25 | 2007-05-17 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
JP2007317964A (ja) * | 2006-05-26 | 2007-12-06 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
JP2008066522A (ja) * | 2006-09-07 | 2008-03-21 | Nitto Denko Corp | 基板貼合せ方法およびこれを用いた装置 |
JP2011124455A (ja) * | 2009-12-11 | 2011-06-23 | Japan Steel Works Ltd:The | 半導体基板の製造方法およびレーザアニール装置 |
JP2011258841A (ja) * | 2010-06-10 | 2011-12-22 | Tokyo Ohka Kogyo Co Ltd | 基板の加工方法 |
JP2012178603A (ja) * | 2005-09-16 | 2012-09-13 | Cree Inc | 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法 |
JP2013077593A (ja) * | 2011-09-29 | 2013-04-25 | Denso Corp | 半導体装置の製造方法 |
WO2013058222A1 (ja) * | 2011-10-18 | 2013-04-25 | 富士電機株式会社 | 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法 |
US8907407B2 (en) | 2008-03-12 | 2014-12-09 | Semiconductor Components Industries, Llc | Semiconductor device covered by front electrode layer and back electrode layer |
CN105009267A (zh) * | 2014-02-25 | 2015-10-28 | 吉坤日矿日石金属株式会社 | 功率器件的制造方法 |
WO2019039432A1 (ja) * | 2017-08-25 | 2019-02-28 | 東京エレクトロン株式会社 | 基板処理方法、コンピュータ記憶媒体及び基板処理システム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000195870A (ja) * | 1998-12-29 | 2000-07-14 | Asea Brown Boveri Ag | 半導体素子及び製造方法 |
JP2000232085A (ja) * | 1999-02-10 | 2000-08-22 | Hitachi Ltd | 半導体装置の製造方法 |
JP2002075940A (ja) * | 2000-08-25 | 2002-03-15 | Hitachi Ltd | 半導体装置の製造方法 |
JP2002151692A (ja) * | 2000-11-07 | 2002-05-24 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2003069019A (ja) * | 2001-08-29 | 2003-03-07 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2003
- 2003-10-22 JP JP2003362233A patent/JP4525048B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000195870A (ja) * | 1998-12-29 | 2000-07-14 | Asea Brown Boveri Ag | 半導体素子及び製造方法 |
JP2000232085A (ja) * | 1999-02-10 | 2000-08-22 | Hitachi Ltd | 半導体装置の製造方法 |
JP2002075940A (ja) * | 2000-08-25 | 2002-03-15 | Hitachi Ltd | 半導体装置の製造方法 |
JP2002151692A (ja) * | 2000-11-07 | 2002-05-24 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2003069019A (ja) * | 2001-08-29 | 2003-03-07 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012178603A (ja) * | 2005-09-16 | 2012-09-13 | Cree Inc | 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法 |
US9349596B2 (en) | 2005-09-16 | 2016-05-24 | Cree, Inc. | Methods of processing semiconductor wafers having silicon carbide power devices thereon |
JP2007123357A (ja) * | 2005-10-25 | 2007-05-17 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
JP2007317964A (ja) * | 2006-05-26 | 2007-12-06 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
JP2008066522A (ja) * | 2006-09-07 | 2008-03-21 | Nitto Denko Corp | 基板貼合せ方法およびこれを用いた装置 |
US8907407B2 (en) | 2008-03-12 | 2014-12-09 | Semiconductor Components Industries, Llc | Semiconductor device covered by front electrode layer and back electrode layer |
JP2011124455A (ja) * | 2009-12-11 | 2011-06-23 | Japan Steel Works Ltd:The | 半導体基板の製造方法およびレーザアニール装置 |
JP2011258841A (ja) * | 2010-06-10 | 2011-12-22 | Tokyo Ohka Kogyo Co Ltd | 基板の加工方法 |
JP2013077593A (ja) * | 2011-09-29 | 2013-04-25 | Denso Corp | 半導体装置の製造方法 |
CN103890908A (zh) * | 2011-10-18 | 2014-06-25 | 富士电机株式会社 | 固相键合晶片的支承基板的剥离方法及半导体装置的制造方法 |
JPWO2013058222A1 (ja) * | 2011-10-18 | 2015-04-02 | 富士電機株式会社 | 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法 |
US9147599B2 (en) | 2011-10-18 | 2015-09-29 | Fuji Electric Co., Ltd. | Wafer support system and method for separating support substrate from solid-phase bonded wafer and method for manufacturing semiconductor device |
WO2013058222A1 (ja) * | 2011-10-18 | 2013-04-25 | 富士電機株式会社 | 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法 |
CN105009267A (zh) * | 2014-02-25 | 2015-10-28 | 吉坤日矿日石金属株式会社 | 功率器件的制造方法 |
KR20150123779A (ko) * | 2014-02-25 | 2015-11-04 | 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 | 파워 디바이스의 제조방법 |
KR101685317B1 (ko) * | 2014-02-25 | 2016-12-09 | 제이엑스금속주식회사 | 파워 디바이스의 제조방법 |
WO2019039432A1 (ja) * | 2017-08-25 | 2019-02-28 | 東京エレクトロン株式会社 | 基板処理方法、コンピュータ記憶媒体及び基板処理システム |
Also Published As
Publication number | Publication date |
---|---|
JP4525048B2 (ja) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018083961A1 (ja) | デバイス層を転写基板に転写する方法および高熱伝導性基板 | |
JP5599342B2 (ja) | 半導体装置の製造方法 | |
JP5074719B2 (ja) | ウエハを薄くする方法及びサポートプレート | |
JP4360077B2 (ja) | 半導体素子の製造方法 | |
JP4525048B2 (ja) | 半導体装置の製造方法 | |
US9870938B2 (en) | Semiconductor element producing method by flattening protective tape | |
JP2006196710A (ja) | 半導体素子の製造方法 | |
JP4665429B2 (ja) | 半導体素子の製造方法 | |
JP5217114B2 (ja) | 半導体素子の製造方法 | |
JP2009212439A (ja) | 半導体装置の製造方法および半導体製造装置 | |
JP4972908B2 (ja) | 半導体素子の製造方法 | |
JP2016046480A (ja) | 半導体装置の製造方法 | |
JP2007242699A (ja) | 半導体素子の製造方法及び半導体基板 | |
JP2016115868A (ja) | 半導体装置の製造方法 | |
JP2007329234A (ja) | 半導体素子の製造方法 | |
JP2013236016A (ja) | 半導体装置の製造方法 | |
JP4572529B2 (ja) | 半導体素子の製造方法 | |
JP5772670B2 (ja) | 逆阻止型半導体素子の製造方法 | |
JP5428149B2 (ja) | 半導体素子の製造方法 | |
JP2005129653A (ja) | 半導体装置の製造方法 | |
JP2022069819A (ja) | 半導体装置の製造方法及びホットプレート | |
JP2004296817A (ja) | 半導体装置の製造方法 | |
JP4670276B2 (ja) | 半導体装置の製造方法 | |
JP2005005672A (ja) | 半導体素子の製造方法および発泡剥離装置 | |
JP5303845B2 (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060315 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070808 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100524 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4525048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |