JP2007317964A

JP2007317964A - 半導体素子の製造方法

Info

Publication number: JP2007317964A
Application number: JP2006147317A
Authority: JP
Inventors: Haruo Nakazawa; 治雄中澤
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2006-05-26
Filing date: 2006-05-26
Publication date: 2007-12-06
Anticipated expiration: 2026-05-26
Also published as: JP5217114B2

Abstract

【課題】薄型の半導体素子を製造する際に、バックグラインドやエッチングによる研削塵の影響を回避するとともに、支持部材を再利用することによる生産効率の低下を回避すること。
【解決手段】半導体ウエハーの表面に半導体素子の表面側素子構造部３３を作製した後、半導体ウエハーの裏面を研削し、所望の厚さとする。つぎに、裏面研削後の半導体ウエハーの表面側素子構造部３３側の面に、ＰＥＴ基板４０を貼り合わせる。そして、ＰＥＴ基板４０を貼り合わせた状態のまま、半導体ウエハーの裏面に裏面構造を作製し、裏面構造が作製された半導体ウエハーからＰＥＴ基板４０を剥離させた後に、半導体ウエハーをチップ状に切断する。
【選択図】図３

Description

この発明は、ウエハー裏面の処理が必要な半導体素子の製造方法に関し、特に絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴとする）などの電力用半導体素子の製造方法に関する。

従来、コンピュータや通信機器の主要部分には、多数のトランジスタや抵抗などを、電気回路を構成するようにむすびつけて、１チップ上に集積した集積回路（ＩＣ）が多用されている。このようなＩＣの中で、電力用半導体素子を含むものは、パワーＩＣと呼ばれており、電力用半導体素子の一つにＩＧＢＴがある。

ＩＧＢＴは、高速スイッチング特性および電圧駆動特性を有するＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）と、低オン電圧特性を有するバイポーラトランジスタをワンチップに構成したパワー素子である。その応用範囲は、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野から、電子レンジ、炊飯器またはストロボなどの民生機器分野へと拡大してきている。また、新しいチップ構造を用いた、より低オン電圧のＩＧＢＴが開発されており、ＩＧＢＴを用いた応用装置の低損失化や高効率化が図られてきている。

ＩＧＢＴには、パンチスルー（以下、ＰＴとする）型、ノンパンチスルー（以下、ＮＰＴとする）型、フィールドストップ（以下、ＦＳとする）型の構造があり、ｎチャネル型の縦型二重拡散構造のものが主流である。従って、本明細書では、ｎチャネル型ＩＧＢＴを例にして説明するが、ｐチャネル型ＩＧＢＴでも同様である。

ＰＴ型ＩＧＢＴは、ｐ^＋半導体基板上にｎ^＋バッファ層とｎ⁻活性層をエピタキシャル成長させたエピタキシャルウエハーを用いて形成される。そのため、例えば耐圧６００Ｖ系の素子では、活性層の厚さは７０μｍ程度であるが、ｐ^＋半導体基板を含む総厚さは２００〜３００μｍ程度になる。ＰＴ型ＩＧＢＴでは、ｎ⁻活性層中の空乏層がｎ^＋バッファ層に到達する。

図１２は、低ドーズ量の浅いｐ^＋コレクタ層を有するＮＰＴ型ＩＧＢＴの１／２セル分の構成を示す断面図である。図１２に示すように、例えばＦＺウエハーよりなるｎ⁻半導体基板を活性層１とし、その表面側に、ｐ^＋ベース領域２が選択的に形成されている。ベース領域２の表面層には、ｎ^＋エミッタ領域３が選択的に形成されている。また、基板表面上には、ゲート酸化膜４を介してゲート電極５が形成されている。

エミッタ電極６は、エミッタ領域３およびベース領域２に接触しているとともに、層間絶縁膜７によりゲート電極５から絶縁されている。基板裏面には、ｐ^＋コレクタ層８およびコレクタ電極９が形成されている。ＮＰＴ型の場合には、活性層１の厚さがＰＴ型よりも厚くなるが、素子全体としては、ＰＴ型の素子に比べて、大幅に薄くなる。また、エピタキシャル基板を用いずに、ＦＺ基板を用いているため、安価である。

図１３は、ＦＳ型ＩＧＢＴの１／２セル分の構成を示す断面図である。図１３に示すように、基板表面側の素子構造は、図１２に示すＮＰＴ型の素子と同じである。基板裏面側には、ｎ⁻活性層１とｐ^＋コレクタ層８との間に、ｎ^＋バッファ層１０が設けられている。ＦＳ型の場合、活性層１の厚さは、ＰＴ型と同じ７０μｍ程度（耐圧６００Ｖ系）であり、素子全体の厚さは１００〜２００μｍ程度である。

図１４は、逆阻止型ＩＧＢＴの１／２セル分の構成を示す断面図である。図１４に示すように、逆阻止型ＩＧＢＴは、ｐ^＋コレクタ層８と接するように分離層１１が形成される以外は、図１２に示すＮＰＴ型の素子と同様の構造である。逆阻止型ＩＧＢＴは、従来型のＩＧＢＴの基本性能に加え、逆方向耐圧性を有し、直流を介さずに交流−交流交換をおこなうマトリクスコンバータの半導体スイッチに用いられる。

マトリクスコンバータは、従来型のコンバータと異なり、コンデンサが不要であり、電源高調波が削減される。一方で、マトリクスコンバータの入力は交流であるため、半導体スイッチには逆方向耐圧性が必要とされる。このため、従来型のＩＧＢＴを用いた半導体スイッチの場合は、逆阻止用のダイオードを直列に接続する必要があった。一方で、逆阻止型ＩＧＢＴを用いた半導体スイッチによれば、ダイオードを直列に接続する必要がないため、導電損失を半減することができ、マトリクスコンバータの変換効率を大幅に向上させることができる。逆阻止型ＩＧＢＴの製造には、基板表面から１００μｍ以上の厚さの深い接合の形成技術と、１００μｍ以下の厚さの極薄ウエハーの生産技術が不可欠なものとなっている。

また、最近では、総合損失をより低減するため、ウエハーを薄く削り、デバイス厚をできるだけ薄くする試みがなされている。例えば、耐圧６００Ｖ系の素子の場合、ＦＳ型ＩＧＢＴの厚さは７０μｍ程度が想定されている。耐圧クラスが低くなると、素子の厚さはさらに薄くなる。このような厚さのＦＳ型ＩＧＢＴまたはそれに類似したデバイスの製造方法として、以下に説明するように、ＦＺウエハーを研磨する方法が知られている。

図１５〜１９は、従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。図１５に示すように、まず、活性層１となるｎ⁻ＦＺウエハーの表面側に、ベース領域、エミッタ領域、ＳｉＯ₂などからなるゲート酸化膜、ゲート電極、ＢＰＳＧなどからなる層間絶縁膜、Ａｌ−Ｓｉ膜などからなるエミッタ電極およびポリイミド膜などからなる絶縁保護膜を有する表面側素子構造部１２を作製する（図１５）。

ついで、ウエハーの裏面を、バックグラインドやエッチングなどの手段により研削して、ウエハーを所望の厚さ、例えば７０μｍの厚さとする（図１６）。なお、エッチングの場合、厳密には研削ではないが、本明細書では、ウエハーを薄くする手段については問わないので、エッチングを含めて研削とする。

ついで、ウエハーの裏面から、例えばｎ型不純物であるリン（Ｐ）と、ｐ型不純物であるボロン（Ｂ）のイオン注入をおこない、電気炉で３５０〜５００℃の熱処理（アニール）をおこない、バッファ層１０およびコレクタ層８を形成する（図１７）。ついで、ウエハーの裏面、すなわちコレクタ層８の表面に、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）および金（Ａｕ）などの複数の金属を蒸着し、コレクタ電極９を形成する（図１８）。

最後に、コレクタ電極９側にダイシングテープ１３を貼り付けてダイシングをおこない、ウエハーを複数のチップ１４に切断する（図１９）。そして、各チップ１４のコレクタ電極９を固定部材に半田付けするとともに、表面側素子構造部１２の電極にアルミワイヤ電極をワイヤボンディング装置により固着する。

しかし、上述した従来方法によって、例えば７０μｍ厚程度の薄い素子を作製しようとすると、バックグラインドまたはエッチングによる裏面研削（図１６参照）後のウエハーの厚みが薄いため、その後の裏面側に対するイオン注入や電極の蒸着時にウエハーに割れが発生しやすい。

このため、表面側素子構造部を作製した後、裏面研削前のウエハー（厚い状態のウエハー）にポリエチレンテレフタレート（ＰＥＴ）層を含む支持基板を貼り合わせ、その状態で裏面研削および裏面側工程をおこなう方法が提案されている（例えば、下記特許文献１および２参照。）。また、裏面研削によって薄くなったウエハーにガラス基板を貼り合わせ、その状態で裏面側工程をおこなう方法が提案されている（例えば、下記特許文献３参照。）。

特開２００４−１０６５１５号公報（段落番号００１４，００４６，００４７，００５８参照）特開２００３−０７７８６９号公報（請求項１，２，６参照）特開２００５−１２９６５２号公報（段落番号００３４参照）

しかしながら、上述した従来の製造工程によれば、ウエハーにＰＥＴの支持基板を貼り合わせる際、貼り合わせ時の位置ずれを考慮して支持基板の外径をウエハーの外径より０．５〜２ｍｍ程度大きくするのが一般的である。このため、支持基板とウエハーとの間に径方向の隙間が生じ、その隙間にバックグラインドによる研削塵がたまってしまうという問題点がある。エッチングや洗浄をおこなっても、この研削塵を除去するのは困難である。

また、裏面研削後の薄い状態のウエハーにガラス基板を貼り合わせる場合、上述した問題点は生じないが、ガラス基板は高価であるため、ガラス基板を使用するたびに廃棄したのでは、生産性が低下してしまうという問題点がある。一方で、支持部材であるガラス基板がウエハーよりも大きいため、裏面電極の蒸着時にガラス基板の外周部に金属膜（裏面電極）が付着してしまう。このため、ガラス基板を再利用するためには、ガラス基板の外周部に付着した金属膜を王水によって剥離し、洗浄する工程が必要となり、作業効率が低下してしまうという問題点がある。

この発明は、上述した従来技術による問題点を解消するため、半導体ウエハーの裏面を研削して薄ウエハー化する際に、研削塵がたまるのを防ぐことができる半導体素子の製造方法を提供することを目的とする。また、この発明は、薄ウエハーが割れるのを防ぐためにウエハーに貼り合わされる支持部材を再利用しなくてもよい半導体素子の製造方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体素子の製造方法は、半導体ウエハーの表面に半導体素子の表面側素子構造部を作製する工程と、前記表面側素子構造部が作製された前記半導体ウエハーの裏面を研削する工程と、裏面研削後の前記半導体ウエハーの前記表面側素子構造部が作製された側の面を樹脂製支持部材に貼り合わせる工程と、前記樹脂製支持部材に貼り合わされた状態のまま前記半導体ウエハーの裏面に裏面構造を作製する工程と、前記裏面構造が作製された前記半導体ウエハーから前記樹脂製支持部材を剥離させる工程と、前記樹脂製支持部材の剥離後、前記半導体ウエハーをチップ状に切断する工程と、を含むことを特徴とする。

この請求項１の発明によれば、半導体ウエハーの表面側に半導体素子の表面側素子構造部を作製し、裏面を研削して薄くした後、半導体ウエハーの表面側に支持部材を接合し、この状態でウエハー裏面に対する処理をおこなう。これにより、ウエハー裏面に対する処理をおこなっている間のウエハーの割れを低減させることができる。また、裏面研削後に支持部材を接合するので、裏面研削時に発生する研削塵がウエハーに残ることがない。

また、請求項２の発明にかかる半導体素子の製造方法は、請求項１に記載の発明において、前記樹脂製支持部材は、ポリエステル系樹脂シートであることを特徴とする。

この請求項２の発明によれば、半導体ウエハーと貼り合わされる支持部材として、安価なポリエステル系樹脂シートを用いることによって、支持部材を再利用する必要がないので、再利用のための工程が不要となり、半導体素子の生産効率を向上させることができる。

また、請求項３の発明にかかる半導体素子の製造方法は、請求項２に記載の発明において、前記ポリエステル系樹脂シートは、加熱発泡により剥離可能な接着シートを介して前記半導体ウエハーに貼り合わされることを特徴とする。

この請求項３の発明によれば、接着シートを加熱発泡させることによって、半導体ウエハーと支持部材（ポリエステル系樹脂シート）とを容易に剥離することができる。

また、請求項４の発明にかかる半導体素子の製造方法は、請求項２に記載の発明において、前記ポリエステル系樹脂シートは、ＵＶ硬化型樹脂層を介して前記半導体ウエハーに貼り合わされることを特徴とする。

この請求項４の発明によれば、ピール剥離によって、半導体ウエハーと支持部材（ポリエステル系樹脂シート）とを容易に剥離することができる。

また、請求項５の発明にかかる半導体素子の製造方法は、請求項１に記載の発明において、前記樹脂製支持部材は、剛性を有するシートであることを特徴とする。

この請求項５の発明によれば、半導体ウエハーと貼り合わせる支持部材として、安価な高剛性シートを用いることによって、支持部材を再利用する必要がないので、再利用のための工程が不要となり、半導体素子の生産効率を向上させることができる。

また、請求項６の発明にかかる半導体素子の製造方法は、請求項１〜５のいずれか一つに記載の発明において、前記裏面構造を作製する際に、静電チャック式の吸着プレートに前記樹脂製支持部材を貼り合わせて金属蒸着膜を形成することを特徴とする。

この請求項６の発明によれば、金属蒸着膜の形成時における半導体ウエハーの最高到達温度を４０℃〜５０℃程度にすることができるので、樹脂製支持部材が溶解するのを防止することができる。

この発明にかかる半導体素子の製造方法によれば、半導体ウエハーの裏面を研削して薄ウエハー化する際に、研削塵がたまるのを防ぐことができるという効果を奏する。また、この発明にかかる半導体素子の製造方法によれば、薄ウエハーが割れるのを防ぐためにウエハーに貼り合わされる支持部材を再利用しなくてもよいという効果を奏する。

以下に添付図面を参照して、この発明にかかる半導体素子の製造方法の好適な実施の形態を詳細に説明する。

（実施の形態１）
図１〜８は、実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。以下に説明する実施の形態１〜３では、ｎドープのエピタキシャルウエハーを用いてＦＳ型ＩＧＢＴを作製する場合を例にして説明するが、ＦＺウエハーを用いてＦＳ型ＩＧＢＴを作製する場合でも、同様の工程で製造プロセスを進めることができる。また、ＮＰＴ型ＩＧＢＴや逆阻止型ＩＧＢＴ、ＭＯＳ−ＦＥＴ、ダイオードなどの製造時にも、同様に適用することができる。

まず、以下のようにしてウエハー表面に表面側素子構造部を作製する。はじめに、ｎ^＋半導体基板３１の上に、エピタキシャル層３２を成長させたエピタキシャルウエハーの表面側、すなわちエピタキシャル層３２の表面に、ＳｉＯ₂などのゲート酸化膜とポリシリコンなどからなるゲート電極を堆積し、これらを加工する。そして、その表面にＢＰＳＧなどの層間絶縁膜を堆積し、これを加工することによって、絶縁ゲート構造を作製する。

つづいて、ｐ^＋ベース層を形成し、その中にｎ^＋エミッタ層を形成する。そして、アルミ・シリコン膜などからなる表面電極、すなわちエミッタ電極を形成し、４００℃〜５００℃程度で熱処理をおこなって、アルミ・シリコン膜などを安定した接合性を有する低抵抗配線とする。その上全面に、ポリイミドなどの絶縁保護膜を積層する。

さらに、ウエハー表面に、個々のチップ外周に沿う格子状のポリイミド保護膜を形成する。ここまでで、ウエハー表面に表面側素子構造部３３ができあがる（図１）。この表面側素子構造部３３を作製する際の拡散工程において、エピタキシャル層３２にｎ型不純物が拡散し、エピタキシャル層３２が活性層となる。以下、表面側素子構造部３３が作製された側の面をウエハー表面とし、その反対側の面をウエハー裏面とする。

つぎに、バックグラインドやエッジングなどによってウエハー裏面（ｎ^＋半導体基板３１側）を研削し、表面側素子構造部３３を含むウエハー全体の厚さが所望の厚さ、例えば７０μｍで、かつｎ^＋半導体基板３１が、例えば５μｍの厚さで残るようにする（図２）。なお、バックグラインドをおこなう際は、一定の剛性および柔軟性を備え、凹凸を吸収できるバックグラインドテープ（例えば、高バンプ吸収テープや三井化学株式会社製の型式Ｍ２６５など）を用いる。これにより、バックグラインド時のウエハーの割れ率を大幅に低減することができる。

つぎに、表面側素子構造部３３の表面に、ＰＥＴ（ポリエチレンテレフタレート）基板４０を貼り合わせる（図３）。ＰＥＴ基板４０は、図４に示すように、基材となるＰＥＴフィルム４１に発泡テープ４２が貼り合わされてできており、ＰＥＴフィルム４１が支持部材として機能する。ウエハーに対しては、発泡テープ４２側が接着される。ＰＥＴフィルム４１の厚さは、例えば１００μｍであり、発泡テープ４２の厚さは、例えば５０μｍであり、ＰＥＴ基板４０全体の厚さは１５０μｍである。発泡テープ４２は、加熱発泡により剥離可能な加熱発泡テープ型シートで、ウエハーとの接着時に気泡が入らないものを用いる。また、発泡テープ４２は、耐熱温度が高く、アウトガスが少なく、剥離しやすいものがよい。また、基材としては、ＰＥＴフィルム４１の他、ＥＶＡ（エチレン・酢酸ビニル共重合体）やＰＯ（ポリオフィレン）などの他の樹脂基材を用いてもよい。

つづいて、ウエハーの裏面から、ｐ型不純物であるボロンを、ドーズ量が例えば１×１０¹³ｃｍ^-2〜１×１０¹⁴ｃｍ^-2で、加速電圧が例えば２０ｋｅＶ〜１００ｋｅＶでイオン注入する。その後、ウエハー裏面にレーザーを照射してアニールをおこない、コレクタ層となるｐ^＋層３４を形成する（図５）。特に限定しないが、ここでは、レーザーとして、ＸｅＣｌパルスレーザー（波長：３０８ｎｍ、半値幅：４９ｎｓ、周波数：１００Ｈｚ）を用いる。そして、例えば１回の照射エリアを約１ｍｍ角とし、５０％〜９０％オーバーラップさせて照射する。このレーザーアニールによって、ウエハー裏面のｐ^＋層３４のみを活性化させることができるので、ＰＥＴ基板４０の耐熱温度に関係なく熱処理をおこなうことができる。なお、ＸｅＣｌレーザーに代えて、ＹＡＧ２ωレーザー、ＹＡＧ３ωレーザーやＸｅＦレーザーを用いてもよい。

つづいて、ウエハー裏面に、例えばアルミニウム、チタン、ニッケル、金を蒸着し、４層からなる裏面電極３５を形成する（図６）。ここで、裏面電極３５を形成する金属の蒸着は、静電チャック方式を用いておこなう。静電チャック方式は、吸着プレートとウエハーの間に電圧を印加し、この間に発生した力によって被吸着物質をウエハーに吸着させる蒸着方式である。ここでは、吸着プレートにＰＥＴ基板４０を隙間なく貼り合わせて蒸着をおこなう。これにより、４層成膜時の最高到達温度を４０℃〜５０℃程度にすることができるので、蒸着中にＰＥＴフィルム４１が溶解するのを防止することができる。また、ＰＥＴフィルム４１の温度マージンを大きく取ることができるので、支持部材として利用できる樹脂基材の種類も拡大することとなる。

なお、静電チャック方式を用いず、低温スパッタ方式によって金属膜の蒸着をおこなうこともできる。この方式によっても、４層成膜時の最高到達温度は１１０℃程度であり、ＰＥＴフィルム４１の溶解温度より低くすることができる。

その後、ＰＥＴ基板４０をホットプレート上に置き、発泡テープ４２を加熱発泡させる（図７）。このときの加熱温度は、例えば、発泡テープ４２の剥離温度が１２０℃の場合、１２０℃〜１３０℃程度である。これにより、ウエハーとＰＥＴフィルム４１とを容易に剥離することができる。

そして、ウエハー裏面にダイシングテープ３６を貼り合わせ、複数のチップ３７に切断する（図８）。図示省略するが、各チップ３７は、裏面電極３５を介して配線基板などの固定部材に半田付けされる。そして、各チップ３７のウエハー表面側の電極には、アルミワイヤ電極が超音波ワイヤボンディング装置により固着される。

図９は、裏面電極形成後のウエハーの割れ率と裏面研削後のウエハーの厚さとの関係を示す説明図である。実施の形態１のように製造工程を進めた場合、すなわち、ウエハーの裏側の研削後にＰＥＴフィルム４１を発泡テープ４２を介してウエハーと貼り合わせ、静電チャック方式で金属蒸着をおこなった場合のウエハーの割れ率およびウエハーの厚さの関係を、図９中三角のプロットで示す（実施例）。この実施例では、バックグラインド時に、高バンプ吸収テープをバックグランドテープとして用いている。

比較のため、支持部材を貼らずに製造工程をおこなった場合（背景技術参照）のウエハーの割れ率およびウエハーの厚さの関係を、図９中四角のプロットで示す（従来例）。図９に示すように、実施の形態１のように製造工程を進めた場合には、裏面研削後のウエハーの厚さを７０μｍまで薄くしても、金属蒸着後の割れ率はほぼゼロと極めて小さい。それに対して、従来例では、裏面研削後のウエハーの厚さを９０μｍ、８０μｍ、および７０μｍとしたときの割れ率は、それぞれ４０％、８０％、および９５％と高くなってしまう。

以上説明したように、実施の形態１にかかる製造方法によれば、裏面研削後のウエハーにＰＥＴフィルム４１を貼り合わせて裏面工程を進める。これにより、裏面研削前のウエハーに支持部材を接合した場合のような研削塵による影響を受けることなく、薄型のウエハーを製造することができる。

また、従来のように、支持部材を接合させた後にバックグラインドをおこなうと、接着層や支持部材の影響によって、ウエハーのＴＴＶ（平坦度）が悪化してしまう。それに対して、実施の形態１では、ウエハーに支持部材を接合させる前にバックグラインドをおこなっているので、ウエハーのＴＴＶを向上させることができる。

また、支持部材として安価なＰＥＴフィルム４１を用いるので、支持部材の再利用を考慮する必要がない。このため、例えば、支持部材としてガラス基板を用いた場合のように、ＵＶ照射によってウエハーから剥離する工程や、王水によってガラス基板を洗浄する工程をおこなう必要がないので、半導体素子の生産効率を向上させることができる。また、発泡テープ４２を介してウエハーとＰＥＴフィルム４１とを貼り合わせているので、加熱発泡によってウエハーからＰＥＴフィルム４１を容易に剥離することができる。

（実施の形態２）
図１０および図１１は、実施の形態２にかかる半導体素子の製造方法の製造プロセスを示す図である。実施の形態１では、支持部材であるＰＥＴフィルム４１を発泡テープ４２によってウエハーと貼り合わせた。実施の形態２では、ＵＶ照射によって硬化するＵＶ硬化型樹脂を介してＰＥＴフィルム４１をウエハーに貼り合わせる。なお、実施の形態２でも、実施の形態１と同様に、ｎドープのエピタキシャルウエハーを用いて、７０μｍの厚さのＦＳ型ＩＧＢＴを作製する場合を例にして説明する。また、実施の形態１と同様の処理をおこなう工程については、図示および詳細な説明を省略する。

まず、実施の形態１と同様の手順によって、ウエハー表面に表面側素子構造部３３を作製する（図１参照）。つぎに、バックグラインドやエッジングなどによってウエハー裏面（ｎ^＋半導体基板３１側）を研削する（図２参照）。なお、バックグラインド時には、実施の形態１と同様に、バックグラインドテープを用いるのが望ましい。

つぎに、表面に表面側素子構造部３３の表面に、ＵＶ硬化型樹脂層４３を介してＰＥＴフィルム４１を貼り合わせる。詳細には、ＰＥＴフィルム４１の表面にＵＶ硬化型樹脂であるＵＶレジンを塗布し、その上にウエハーの表面側素子構造部３３を貼り合わせる。そして、ＰＥＴフィルム４１側から紫外線を照射してＵＶレジンを硬化させ、この硬化によって、ＰＥＴフィルム４１とウエハーとの接合強度を高める（図１０）。

つづいて、ウエハーの裏面から、ｐ型不純物であるボロンをイオン注入し、レーザーアニールをおこなって、コレクタ層となるｐ^＋層３４を形成する（図５参照）。イオン注入やレーザーアニールなどの条件は、実施の形態１と同様である。

つづいて、ウエハー裏面に、例えばアルミニウム、チタン、ニッケル、金を蒸着し、４層からなる裏面電極３５を形成する（図６参照）。このときの蒸着は、実施の形態１と同様に、静電チャック方式を用いた低温スパッタ法によりおこなう。また、静電チャック方式を用いず、低温スパッタ方式によって金属膜の蒸着をおこなうこともできる。

その後、ＰＥＴフィルム４１およびＵＶ硬化型樹脂層４３をピール剥離することによって、ウエハーからＰＥＴフィルム４１とＵＶ硬化型樹脂層４３とを剥離する（図１１）。具体的には、例えば、図示しない別の接着シートをＰＥＴフィルム４１上に貼り合わせ、その接着シートごとウエハーから引き離すことによって、ＰＥＴフィルム４１を剥離する。

そして、ウエハー裏面にダイシングテープ３６を貼り合わせ、複数のチップ３７に切断する（図８参照）。各チップ３７は、裏面電極３５を介して配線基板などの固定部材に半田付けされ、各チップ３７のウエハー表面側の電極には、アルミワイヤ電極が超音波ワイヤボンディング装置により固着される。

以上説明したように、実施の形態２にかかる製造方法によれば、実施の形態１と同様の効果が得られる。また、ＵＶ硬化型樹脂層を介してウエハーにＰＥＴフィルム４１を貼り合わせているので、ピール剥離によってウエハーからＰＥＴフィルム４１を容易に剥離することができる。

（実施の形態３）
実施の形態１および２では、裏面研削後にウエハーに貼り合わせる支持部材として、ＰＥＴフィルムを用いたが、実施の形態３では、支持部材として高剛性テープを用いる。これにより、ＰＥＴフィルムと同様に、安価な素材を支持部材として利用し、効率よく薄型の半導体素子を製造することができる。

なお、実施の形態３でも、実施の形態１および２と同様に、ｎドープのエピタキシャルウエハーを用いて、７０μｍの厚さのＦＳ型ＩＧＢＴを作製する場合を例にして説明する。また、実施の形態１および２と同様の処理をおこなう工程については、図示および詳細な説明を省略する。

つぎに、表面側素子構造部３３の表面に、高剛性テープを貼り合わせる（図３参照）。高剛性テープは、高い剛性を有する接着シートである。高剛性テープとして、例えば、日東電工株式会社製の型式１５０ＫＬや三井化学株式会社製の型式Ｍ２６５などを用いることができる。また、高剛性を有するものであればこれ以外のものを支持部材として用いてもよい。

つづいて、ウエハー裏面に、例えばアルミニウム、チタン、ニッケル、金を蒸着し、４層からなる裏面電極３５を形成する（図６参照）。このときの蒸着は、実施の形態１と同様に、静電チャック方式を用いた低温スパッタ法によりおこなう。ここでは、吸着プレートに高剛性テープを隙間なく貼り合わせて蒸着をおこなう。これにより、４層成膜時の最高到達温度を４０℃〜５０℃程度にすることができるので、蒸着中に高剛性テープが溶解するのを防止することができる。

その後、高剛性シートをピール剥離することによって、ウエハーから高剛性シートを剥離する（図７参照）。具体的には、例えば図示しない別の接着シートを高剛性シートに貼り合わせ、その接着シートごとウエハーから引き離すことによって、高剛性シートを剥離する。

そして、実施の形態１と同様にウエハー裏面にダイシングテープ３６を貼り合わせ、複数のチップ３７に切断する（図８参照）。各チップ３７は、裏面電極３５を介して配線基板などの固定部材に半田付けされ、各チップ３７のウエハー表面側の電極には、アルミワイヤ電極が超音波ワイヤボンディング装置により固着される。

以上説明したように、実施の形態３によれば、支持部材として安価な高剛性シートを用いているので、支持部材の再利用を考慮する必要がない。従って、実施の形態１と同様に、半導体素子の生産効率を向上させることができる。また、ピール剥離によってウエハーから高剛性シートを容易に剥離することができる。

以上のように、本発明にかかる半導体素子の製造方法は、デバイス厚の薄い半導体素子を製造するのに有用であり、特に、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野や、電子レンジ、炊飯器またはストロボなどの民生機器分野に用いられるＩＧＢＴなどの電力用半導体素子の製造に適している。

実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。裏面電極形成後のウエハーの割れ率と裏面研削後のウエハーの厚さとの関係を示す説明図である。実施の形態２にかかる半導体素子の製造方法の製造プロセスを示す図である。実施の形態２にかかる半導体素子の製造方法の製造プロセスを示す図である。低ドーズ量の浅いｐ^＋コレクタ層を有するＮＰＴ型ＩＧＢＴの１／２セル分の構成を示す断面図である。ＦＳ型ＩＧＢＴの１／２セル分の構成を示す断面図である。逆阻止型ＩＧＢＴの１／２セル分の構成を示す断面図である。従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。

符号の説明

３１ｎ^＋半導体基板
３２エピタキシャル層
３３表面側素子構造部
３４ｐ^＋層
３５裏面電極
３６ダイシングテープ
３７チップ
４０ＰＥＴ基板
４１ＰＥＴフィルム
４２発泡テープ
４３ＵＶ硬化型樹脂層

Claims

半導体ウエハーの表面に半導体素子の表面側素子構造部を作製する工程と、
前記表面側素子構造部が作製された前記半導体ウエハーの裏面を研削する工程と、
裏面研削後の前記半導体ウエハーの前記表面側素子構造部が作製された側の面を樹脂製支持部材に貼り合わせる工程と、
前記樹脂製支持部材に貼り合わされた状態のまま前記半導体ウエハーの裏面に裏面構造を作製する工程と、
前記裏面構造が作製された前記半導体ウエハーから前記樹脂製支持部材を剥離させる工程と、
前記樹脂製支持部材の剥離後、前記半導体ウエハーをチップ状に切断する工程と、
を含むことを特徴とする半導体素子の製造方法。
前記樹脂製支持部材は、ポリエステル系樹脂シートであることを特徴とする請求項１に記載の半導体素子の製造方法。
前記ポリエステル系樹脂シートは、加熱発泡により剥離可能な接着シートを介して前記半導体ウエハーに貼り合わされることを特徴とする請求項２に記載の半導体素子の製造方法。
前記ポリエステル系樹脂シートは、ＵＶ硬化型樹脂層を介して前記半導体ウエハーに貼り合わされることを特徴とする請求項２に記載の半導体素子の製造方法。
前記樹脂製支持部材は、剛性を有するシートであることを特徴とする請求項１に記載の半導体素子の製造方法。
前記裏面構造を作製する際に、静電チャック式の吸着プレートに前記樹脂製支持部材を貼り合わせて金属蒸着膜を形成することを特徴とする請求項１〜５のいずれか一つに記載の半導体素子の製造方法。