TWI711130B - 半導體封裝的製造方法 - Google Patents

半導體封裝的製造方法 Download PDF

Info

Publication number
TWI711130B
TWI711130B TW108141872A TW108141872A TWI711130B TW I711130 B TWI711130 B TW I711130B TW 108141872 A TW108141872 A TW 108141872A TW 108141872 A TW108141872 A TW 108141872A TW I711130 B TWI711130 B TW I711130B
Authority
TW
Taiwan
Prior art keywords
laminate
end surface
aforementioned
layer
adhesive layer
Prior art date
Application number
TW108141872A
Other languages
English (en)
Other versions
TW202032732A (zh
Inventor
中村利美
佐藤哲朗
Original Assignee
日商三井金屬鑛業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三井金屬鑛業股份有限公司 filed Critical 日商三井金屬鑛業股份有限公司
Publication of TW202032732A publication Critical patent/TW202032732A/zh
Application granted granted Critical
Publication of TWI711130B publication Critical patent/TWI711130B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

提供一種可一面抑制起因於溶解液的裝置的損傷，一面使黏著層迅速地溶解或軟化，剝離完成任務的補強片之半導體封裝的製造方法。 此製造方法是包含： 準備具備可溶性黏著層的黏著片之工程； 製作第1層疊體之工程； 取得第2支撐基板被結合於第1層疊體的第2層疊體之工程； 從第2層疊體剝離第1支撐基板而取得第3層疊體之工程； 在第3層疊體安裝半導體晶片而取得第4層疊體之工程； 以1對的密封構件來密封第4層疊體的右端面及左端面，使第4層疊體的下端面選擇性地浸漬於溶液之工程； 在第4層疊體的內部空間與溶液之間賦予壓力差，使溶液浸透至內部空間內，使可溶性黏著層溶解或軟化之工程； 從第4層疊體剝離第2支撐基板而取得半導體封裝之工程。

Description

半導體封裝的製造方法
本發明是有關半導體封裝的製造方法。
近年來，為了提高印刷配線板的安裝密度來小型化，而廣泛進行印刷配線板的多層化。如此的多層印刷配線板，大多是攜帶用電子機器作為輕量化或小型化之目的被利用。而且，在此多層印刷配線板是被要求層間絕緣層的更進一步的厚度的減低、及作為配線板的更進一步的輕量化。
採用使用無芯疊構(Coreless buildup)法之多層印刷配線板的製造方法，作為滿足如此的要求之技術。所謂無芯疊構法是在所謂的芯材(core)上以被稱為疊構法的手法來交替地層疊(疊構)絕緣層及配線層而多層化之後，除去芯材(core)而僅以疊構層來形成配線板的方法。在無芯疊構法中，提案使用附載體銅箔，而使能夠容易進行支撐體與多層印刷配線板的剝離。例如，在專利文獻1(特開2005-101137號公報)揭示一種半導體元件搭載用封裝基板的製造方法，包含：在附載體銅箔的載體面貼附絕緣樹脂層來作為支撐體，在附載體銅箔的極薄銅層側藉由光阻劑加工、圖案電解銅電鍍、阻劑除去等的工程來形成第一配線導體之後，形成疊構配線層，剝離附載體支撐基板，除去極薄銅層。
尤其隨著電子裝置的更進一步的小型化及省電力化，對於半導體晶片及印刷配線板的高集成化及薄型化的需求變高。作為滿足如此的需求的次世代封裝技術，FO-WLP(Fan-Out Wafer Level Packaging)或PLP(Panel Level Packaging)的採用近年來被檢討。而且，在FO-WLP或PLP中也檢討無芯疊構法的採用。作為如此的工法之一，有在無芯支撐體表面形成配線層及因應所需形成疊構配線層，進一步因應所需在剝離支撐體之後，進行晶片的安裝之被稱為RDL-First(Redistribution Layer-First)法的工法。例如，在專利文獻2(特開2015-35551號公報)揭示一種半導體装置的製造方法，包含：在由玻璃或矽晶圓所成的支撐體的主面之金屬剝離層的形成、在其上之絕緣樹脂層的形成、在其上之包含疊構層的再配線層(Redistribution Layer)的形成、在其上之半導體積體電路的安裝及密封、藉由支撐體的除去之剝離層的露出、藉由剝離層的除去之2次安裝焊墊的露出、及在2次安裝焊墊的表面之焊錫凸塊的形成、以及2次安裝。
受到檢討採用FO-WLP或PLP之近年來的技術動向，而被要求疊構層的薄型化。然而，疊構層為薄的情況，從使用無芯疊構法而製作的附疊構層基材來剝離基材時，有疊構層局部地大彎曲的情形。如此的疊構層的大的彎曲會引起疊構層內部的配線層的斷線或剝離，其結果，使配線層的連接可靠度降低。為了應付如此的問題，提案在多層層疊體層疊補強片來使操縱性提升。例如，在專利文獻3(國際公開第2018/097265號)是揭示經由可溶性黏著層來使補強片層疊於多層層疊體，藉此將多層配線層補強成不使局部地大彎曲，藉此可提升多層配線層的連接可靠度與多層配線層表面的平坦性(共面性)。並且，在專利文獻4(國際公開第2018/097266號)是揭示具有以島狀或條紋狀等的間歇圖案來構成的可溶性黏著層之黏著片。在專利文獻4亦揭示將如此的黏著片貼附於印刷配線板等的被附體而補強之後，在剝離該黏著片時，使溶液有效地浸透於可溶性黏著層的上述圖案的間隙，而促進黏著劑的溶解等，或藉由在該溶液添加界面活性劑或乙醇溶液等來改善浸透性。 [先前技術文獻] [專利文獻]
[專利文獻1] 日本特開2005-101137號公報 [專利文獻2] 日本特開2015-35551號公報 [專利文獻3] 國際公開第2018/097265號 [專利文獻4] 國際公開第2018/097266號
採用以間歇圖案所構成的可溶性黏著層作為用以將補強片貼附於再配線層的黏著層，及在可溶解可溶性黏著層的溶液(以下有稱為「溶解液」的情形)添加界面活性劑等，由於有助於補強片的迅速的剝離，因此為理想。然而，在溶解液的浸透還需要時間，因此期望進一步的改善。並且，在溶解或軟化可溶性黏著層時，由於將半導體晶片等的裝置被安裝及樹脂密封於再配線層的狀態的層疊體浸漬於溶解液，因此也期望抑制裝置及樹脂密封材因與該溶解液的接觸而受的損傷。
本發明者們這回取得：在半導體封裝的製造中，剝離完成任務的補強片時，使層疊體的下端面部分選擇性地浸漬於溶解液，藉由壓力差來使溶解液浸透至存在黏著層的內部空間內，藉此可一面抑制起因於溶解液的裝置的損傷，一面使黏著層速速地溶解或軟化之見解。
因此，本發明的目的是在於提供一種一面抑制起因於溶解液的裝置的損傷，一面使黏著層迅速地溶解或軟化，而可剝離完成任務的補強片之半導體封裝的製造方法。
若根據本發明之一形態，則提供一種方法，係半導體封裝的製造方法，其特徵為包含： (a)準備黏著片的工程，該黏著片係具備：基材片、及在該基材片的至少一方的面以間歇圖案來設置的可溶性黏著層； (b)製作在第1支撐基板上具備再配線層的第1層疊體之工程； (c)利用前述黏著片，取得第2支撐基板經由前述可溶性黏著層來結合於前述第1層疊體的前述再配線層側的表面的第2層疊體之工程； (d)從前述第2層疊體剝離前述第1支撐基板，取得前述再配線層之遠離前述第2支撐基板的側的表面露出的第3層疊體之工程； (e)在前述第3層疊體的前述再配線層側的表面安裝半導體晶片，且樹脂密封前述半導體晶片，取得具備由上端面、下端面、右端面及左端面所成的外周端面的第4層疊體之工程； (f)以1對的密封構件來密封前述第4層疊體的前述右端面及前述左端面，以將前述第4層疊體形成前述下端面為下且前述上端面為上的角度來使前述下端面選擇性地浸漬於溶液之工程； (g)在前述第4層疊體的前述第2支撐基板及前述再配線層間的內部空間與前述溶液之間賦予壓力差，藉由該壓力差來使前述溶液浸透至前述內部空間內，藉此使前述可溶性黏著層溶解或軟化之工程；及 (h)在前述可溶性黏著層被溶解或軟化的狀態下，從前述第4層疊體剝離前述第2支撐基板而取得半導體封裝之工程。
本發明之半導體封裝的製造方法是包括：(a)黏著片的準備、(b)第1層疊體的製作、(c)補強片的層疊、(d)第1支撐基板的剝離、(e)半導體晶片的安裝、(f)朝溶解液的浸漬、(g)黏著層的溶解或軟化、及(h)補強片的剝離的各工程。
以下，一邊參照圖面，一邊說明有關工程(a)~工程(h)的各者。
(a)黏著片的準備 如圖3A及圖3B所示般，準備黏著片17，該黏著片17是具備：基材片15、及在基材片15的至少一方的面以間歇圖案來設置的可溶性黏著層16。有關黏著片17的詳細後述。另外，黏著片是存在「接著型黏著片」及「轉印型黏著片」的2個的型式，該「接著型黏著片」是為了使基材片本身經由黏著層來接著於被附體而使用者，該「轉印型黏著片」是使黏著層轉印至被附體或第二基材片而剝離當初的基材片，為了賦予被附體或第二基材片黏著性而使用者。此點，在本發明準備的黏著片17是接著型黏著片及轉印型黏著片的任一者皆可。
(b)第1層疊體的製作 如圖1A(i)所示般，製作在第1支撐基板10上具備再配線層12的第1層疊體14。第1支撐基板10是成為用以形成再配線層12的底部者。第1支撐基板10是亦為所謂的附載體金屬箔的形態，可採用公知的層構成。例如，第1支撐基板10是亦可為依序具備基材、剝離層及金屬層者，例如可理想使用專利文獻3(國際公開第2018/097265號)揭示的層疊片(此層疊片的基材是以樹脂薄膜、玻璃或陶瓷所構成)。此情況，再配線層12被製作於第1支撐基板10的金屬層表面為理想。
在本發明中，所謂再配線層是意思包含絕緣層及被形成於該絕緣層的內部及/或表面的配線層之層。可經由此再配線層來例如電性連接被配置於半導體晶片上的晶片電極與在印刷配線板上以比晶片電極更大的間距配置的端子。再配線層12的形成是只要按照公知的手法來進行即可，未特別加以限定。例如，藉由前述的疊構法，交替地層疊絕緣層及配線層而多層化，可形成再配線層12。
(c)補強片的層疊 如圖1A(ii)所示般，利用黏著片17，取得第2支撐基板18經由可溶性黏著層16來結合於第1層疊體14的再配線層12側的表面之第2層疊體20。如此一來，再配線層12可藉由第2支撐基板18來補強成不會大彎曲。亦即，因為第2支撐基板18作為補強片機能，所以可迴避再配線層12的表面及/或內部的配線層的斷線或剝離，提升再配線層12的連接可靠度。又，藉由彎曲被有效地防止乃至抑制，可提升再配線層12表面的平坦性(共面性)。
當黏著片17為接著型黏著片時，在第1層疊體14的再配線層12側的表面貼附黏著片17，以基材片15本身作為第2支撐基板18使用為理想。另一方面，當黏著片17為轉印型黏著片時，在第1層疊體14與第2支撐基板18的結合之前，在第2支撐基板18或第1層疊體14貼附黏著片17，而將可溶性黏著層16轉印至第2支撐基板18或第1層疊體14，且剝離基材片15為理想。轉印方法是未被特別加以限定者，例如可採用滾筒層壓(roll lamination)等的公知的手法。
第2支撐基板18是維氏硬度比第1支撐基板10更低者為理想。藉此，藉由第2支撐基板18本身彎曲，可順利放掉在層疊或剝離時產生的應力，其結果，可有效地防止乃至抑制再配線層12的彎曲。第2支撐基板18的維氏硬度是再配線層12的維氏硬度的2%以上99%以下為理想，較理想是6%以上90%以下，更理想是10%以上85%以下。第2支撐基板18的維氏硬度是50HV以上700HV以下為理想，較理想是150HV以上550HV以下，更理想是170HV以上500HV以下。另外，在本說明書中，維氏硬度是遵照JIS Z 2244-2009記載的「維氏硬度試験」而測定者。
為了參考，在以下舉例表示成為候補的各種材料的維氏硬度HV：藍寶石玻璃(2300HV)，超硬合金(1700HV)，金屬陶瓷(1650HV)，石英(水晶)(1103HV)，SKH56(高速度工具鋼鋼材，高速鋼)(722HV)，強化玻璃(640HV)，SUS440C(不鏽鋼)(615HV)，SUS630(不鏽鋼)(375HV)，鈦合金60種(64合金)(280HV前後)，因科鎳合金(耐熱鎳合金)(150HV以上280HV以下)，S45C(機械構造用碳鋼)(201HV以上269HV以下)，耐鹽酸鎳基合金合金(耐蝕鎳合金)(100HV以上230HV以下)，SUS304(不鏽鋼)(187HV)，SUS430(不鏽鋼)(183HV)，鑄鐵(160HV以上180HV以下)，鈦合金(110HV以上150HV以下)，黃銅(80HV以上150HV以下)，及青銅(50HV以上100HV以下)。
第2支撐基板18的材質是未被特別加以限定，但樹脂、金屬、玻璃或該等的組合為理想。作為樹脂的例子，可舉環氧樹脂、聚醯亞胺樹脂、聚乙烯樹脂及酚樹脂，亦可為由如此的樹脂及纖維補強材所成的聚酯膠片。作為金屬的例子，由上述維氏硬度或彈簧界限值Kb 0.1的觀點來看，可舉不鏽鋼、銅合金(例如青銅、磷青銅、銅鎳合金、銅鈦合金)，但由耐藥品性的觀點來看，不鏽鋼尤其理想。第2支撐基板18的形態是只要可防止乃至抑制再配線層12的彎曲，不限於片狀，亦可為薄膜、板、及箔的其他的形態，理想是片或板的形態。第2支撐基板18是亦可為該等的片、薄膜、板及箔等所層疊者。作為第2支撐基板18的典型例，可舉金屬片、樹脂片(特別是硬質樹脂片)、玻璃片。第2支撐基板18的厚度，由第2支撐基板18的強度保持及第2支撐基板18的操縱容易性的觀點來看，理想是10μm以上1mm以下，較理想是50μm以上800μm以下，更理想是100μm以上600μm以下。當第2支撐基板18為金屬片(例如不鏽鋼片)時，金屬片的與可溶性黏著層16緊貼的側的表面的十點平均粗度Rz-jis(遵照JIS B 0601-2001測定)是0.05μm以上500μm以下為理想，較理想是0.5μm以上400μm以下，更理想是1μm以上300μm以下。若為如此的表面粗度，則藉由起因於表面的凹凸之定錨效應(anchor effect)，與可溶性黏著層16的緊貼性提高，可想像可溶性黏著層16的適度的剝離強度會實現。
(d)第1支撐基板的剝離 如圖1A(iii)所示般，從第2層疊體20剝離第1支撐基板10，取得再配線層12之遠離第2支撐基板18的側的表面露出的第3層疊體22。藉由如此，例如構成第1支撐基板10的基材及剝離層等會從再配線層12剝離除去。此剝離除去是藉由物理性的剝離來進行為理想。物理的剝離法是藉由以手或治工具、機械等來從再配線層12剝下第1支撐基板10而分離的手法。此時，經由可溶性黏著層16來緊貼的第2支撐基板18會補強再配線層12，藉此可防止再配線層12局部地大彎曲。亦即，第2支撐基板18是第1支撐基板10被剝離的期間，抗剝下力補強再配線層12，可更有效地防止乃至抑制彎曲。迴避有藉由如此彎曲而引起的情形之再配線層12的內部及/或表面的配線層的斷線或剝離，可提升再配線層12的連接可靠度。又，藉由彎曲有效地被防止乃至抑制，可提升再配線層12表面的平坦性(共面性)。另外，當第1支撐基板10包含金屬層時，藉由蝕刻來除去在第1支撐基板10的剝離後殘留於第3層疊體22的表面的金屬層為理想。金屬層的蝕刻是只要根據快閃蝕刻等的公知的手法來進行即可。
(e)晶片安裝 如圖1B(iv)所示般，在第3層疊體22的再配線層12側的表面安裝半導體晶片24，且以密封材26來樹脂密封半導體晶片24，而取得具備由上端面、下端面、右端面及左端面所成的外周端面之第4層疊體28。在本發明的方法中，藉由在再配線層12的表面經由可溶性黏著層16來層疊第2支撐基板18，可在再配線層12的遠離第2支撐基板18的側的表面實現成為有利於半導體晶片24的安裝之良好的表面平坦性(共面性)。亦即，在半導體晶片24的安裝時也是再配線層12藉由第2支撐基板18而不被局部地大彎曲。其結果，可提高半導體晶片24的連接良品率。另外，第4層疊體28的各端面的長度是亦可分別不同。例如，當第4層疊體28為矩形狀時，亦可將長邊側的兩端面分別設定成上端面及下端面，亦可將短邊側的兩端面分別設定成上端面及下端面。此點，在後述的黏著層的溶解或軟化工程中，使用被連接至第4層疊體28的上端面的泵來進行吸引時，由擴大吸引的面積的觀點來看，以長邊側的兩端面分別作為上端面及下端面為理想。
在晶片安裝之前，亦可在再配線層12的遠離第2支撐基板18的側的表面實施前處理，作為如此的前處理的例子，可舉用以和被配置於半導體晶片上的晶片電極連接的電極(例如柱狀電極)的形成等。電極的形成是只要使用公知的手法來進行即可，例如可藉由使用乾膜光阻的選擇性的電解銅電鍍的形成來理想地進行。
作為半導體晶片24的例子，可舉半導體元件、晶片電容器、電阻器等。作為晶片安裝的方式的例子，可舉覆晶安裝方式、黏晶方式等。覆晶安裝方式是進行半導體晶片24的安裝焊墊與再配線層12的配線層的接合之方式。在此安裝焊墊上是亦可形成有柱狀電極(支柱)或焊錫凸塊等，在安裝前亦可在再配線層12的表面貼附密封樹脂膜的NCF(Non-Conductive Film)等。又，接合是使用焊錫等的低融點金屬來進行為理想，但亦可使用異方性導電薄膜等。黏晶接著方式是對於配線層接著與半導體晶片24的安裝焊墊面相反側的面之方式。此接著是使用包含熱硬化樹脂與熱傳導性的無機填充物的樹脂組成物之糊劑(paste)或薄膜為理想。哪個的方式皆半導體晶片24是如圖1B(iv)所示般以密封材26所密封。如此一來，可更提升再配線層12與半導體晶片24的層疊體全體的剛性。密封材26是只要以被用在半導體晶片的樹脂密封的公知的材料(例如環氧樹脂等)所構成即可，不被特加以限定。
(f)往溶解液的浸漬 如圖1B(v)所示般，使第4層疊體28的一部分浸漬於可溶解可溶性黏著層16的溶液(亦即溶解液)。此操作是如圖2A及圖2B所示般，1對的密封構件36來密封第4層疊體28的右端面及左端面，以將第4層疊體28形成下端面為下且上端面為上的角度來使下端面選擇性地浸漬於溶液L而進行。藉由如此，在後述的黏著層的溶解或軟化工程中，使溶液L浸透至第2支撐基板18及再配線層12間的內部空間(以下有簡稱為「內部空間」的情形)內時，溶液L不會有從第4層疊體28的左右端面漏出的情形，從下端面朝向上端面到處遍及。其結果，可效率佳地進行可溶性黏著層16的溶解或軟化。而且，在本發明的方法中，由於使第4層疊體28的下端面選擇性地浸漬於溶液L，因此與使第4層疊體28的全體浸漬於溶液L的情況作比較，半導體晶片24及密封材26因與溶液L的接觸而受到的損傷會被有效地抑制。此點，在以往的方法中，使用不易對裝置等造成不良影響的pH領域的溶解液等，可使用的溶解液的種類會被限制。相對的，在本發明的方法中，藉由設為上述形態，可抑制給予半導體晶片24等的損傷，因此可靈活地採用具有可更有效地溶解可溶性黏著層16的性質的溶解液。
由上述觀點，將從第4層疊體28的下端面到上端面的長度設為100%，只使從下端面到超過長度0%，90%以下的範圍內的下方區域浸漬於溶液L為理想，較理想是1%以上70%以下，更理想是1%以上50%以下，更加理想是1%以上30%以下，特別理想是2%以上20%以下，尤其理想是2%以上10%以下，最理想是2%以上5%以下。又，由上述同樣的觀點來看，只使從第4層疊體28的下端面到長度200mm的範圍內的下方區域浸漬於溶液L為理想，較理想是100mm，更理想是50mm，更加理想是30mm，特別理想是20mm，尤其理想10mm，最理想是5mm。
由一面防止第4層疊體28的變形，一面更確實地進行第4層疊體28的右端面及左端面的密封的觀點來看，使第4層疊體28的一面側接觸於背面板32而固定為理想。使與背面板32接觸的第4層疊體28的面是亦可為再配線層12側，或亦可為第2支撐基板18側。較理想是如圖2A所示般，以吸引治具44及背面板32來夾入第4層疊體28，藉此進行密封。吸引治具44是具備：正面板34、1對的密封構件36、第2密封構件38、上部蓋40及吸引口42。1對的密封構件36是在正面板34上彼此平行地分離而設。第2密封構件38是在正面板34上懸架於1對的密封構件36間而設，在第4層疊體28的第2支撐基板18及再配線層12間的內部空間與溶液L之間使產生壓力差，承擔使促進溶液L浸透至內部空間內的任務。上部蓋40是被連接至正面板34的上端及/或1對的密封構件36的上端，可與正面板34、1對的密封構件36、第2密封構件38及背面板32一起形成減壓用密閉空間。吸引口42是被設在上部蓋40。在吸引口42連接泵(未圖示)。藉由使用如此以簡素的構成來容易裝卸的吸引治具44，可更進一步效率佳地進行可溶性黏著層16的溶解或軟化。
作為密封構件(亦即包含1對的密封構件36及第2密封構件38的雙方的密封構件)的理想的例子，可舉橡膠製的構件、接著薄膜、彈性體及該等的組合，較理想是橡膠製的構件。由提升與第4層疊體28的緊貼性的觀點，作為構成橡膠製構件的橡膠的理想的例子，可舉EPDM(乙丙橡膠)、矽橡膠、含氟橡膠及該等的組合，較理想是矽橡膠。又，藉由使用表面平滑性佳的密封構件，可更進一步提高與第4層疊體28的緊貼性。由此觀點，密封構件的與第4層疊體28接觸的面之遵照JIS B0601-2001來測定的最大高度Rz為0.01μm以上500μm以下為理想，較理想是0.02μm以上100μm以下，更理想是0.03μm以上60μm以下，特別理想是0.05μm以上20μm以下。
背面板32是具有耐鹼性為理想。此為如圖2A及圖2B所示般，假想背面板32也與溶液L接觸之處，如後述般，可溶性黏著層16是包含鹼可溶性樹脂為理想，此情況，因為典型地使用鹼性溶液作為溶液L。由此觀點，背面板32是以氯乙烯所構成為理想。又，由更進一步提高與第4層疊體28的緊貼性的觀點來看，背面板32的與第4層疊體28接觸的面之遵照JIS B0601-2001來測定的最大高度Rz為0.01μm以上500μm以下為理想，較理想是0.02μm以上100μm以下，更理想是0.03μm以上60μm以下，特別理想是0.05μm以上20μm以下。
溶解液L是只要配合可溶性黏著層16的材質來適當選擇具有所望的溶解力的溶液即可，不被特別加以限定。例如，在可溶性黏著層16包含鹼可溶型樹脂的情況，溶解液L是使用鹼性溶液即可。作為如此的鹼性溶液的例子，可舉氫氧化鈉溶液及/或氫氧化鉀溶液。該等的溶液的理想的濃度是0.5重量%以上50重量%以下。若為此範圍內，則鹼性變高，溶解力提升，且即使溶解液使用時的室溫為低的情況，也不易析出氫氧化鈉及/或氫氧化鉀。又，亦可單獨或與上述溶液一起使用水溶液為顯示鹼性的有機物(例如乙醇胺)。另外，如後述般，在可溶性黏著層16預先添加鹼的情況，亦可使用水或水溶液作為溶解液。
為了可溶性黏著層16的溶解時間的縮短，亦可在鹼性溶液中添加可溶解丙烯酸樹脂及/或酚醛樹脂的有機溶媒(例如2-丙醇)。此有機溶媒的理想的添加量，相對於鹼性溶液100重量%，為5重量%以上50重量%以下。若為此範圍內，則一面可期望實現溶解時間的縮短，一面作業中的揮散量會減低，因此鹼性物質的濃度管理變容易，安全性也提升。理想的有機溶媒是乙醇，作為乙醇的理想的例子，可舉2-丙醇、甲醇、乙醇及2-丁醇。
亦可在鹼性溶液添加適量的界面活性劑。藉由界面活性劑的添加來提升溶液對於樹脂的浸透性或浸潤性，因此可謀求可溶性黏著層16的溶解時間的進一步的縮短。界面活性劑的種類是不被特別加以限定，亦可為任何者。例如，作為水溶性的界面活性劑，是陰離子系、陽離子系及非離子系皆可使用。
(g)黏著層的溶解或軟化 在使第4層疊體28的下端面浸漬於溶液L的狀態下，在第4層疊體28的第2支撐基板18及再配線層12間的內部空間與溶液L之間賦予壓力差，而使溶液L浸透至內部空間內。如此使可溶性黏著層16溶解或軟化。亦即，藉由將第4層疊體28的內部空間內減壓及/或將溶液L加壓，在第4層疊體28的下端面附近存在的溶液L會朝向第4層疊體28的上端面側來上昇於內部空間內。其結果，內部空間內會充滿溶液L，藉由在內部空間內存在的可溶性黏著層16與溶液L接觸，可溶性黏著層16會溶解或軟化。此點，由於可溶性黏著層16是以間歇圖案所構成，因此溶液L會有效地浸透至可溶性黏著層16的間歇圖案的間隙，而促進可溶性黏著層16的溶解或軟化。如此，在本發明的方法中，因為藉由在可溶性黏著層16所存在的內部空間與溶解液之間賦予壓力差來強制性地進行溶解液的浸透，所以與藉由使層疊體的全體浸漬於溶解液來利用毛細管現象使溶解液慢慢地浸透至黏著層的間隙的以往的方法作比較，可極短時間進行黏著層的溶解或軟化。
由使溶液L迅速地浸透至內部空間內的觀點來看，內部空間與溶液L之間的壓力差是藉由表壓計的測定，5kPa以上為理想，較理想是20kPa以上100kPa以下，更理想是40kPa以上100kPa以下，特別理想是60kPa以上100kPa以下。
如上述般，壓力差是亦可藉由將溶液L加壓來賦予，但藉由將內部空間減壓來賦予可以簡便的構成實現的點為理想。亦即，內部空間的減壓是可使用被連接至第4層疊體28的上端面的泵來理想地進行。理想是泵的例子，可舉噴射泵、迴轉泵、隔膜泵、抽吸泵及該等的組合。亦可將泵直接連接至第4層疊體28的上端面來進行減壓，但如圖2A及圖2B所示般，藉由吸引治具44在第4層疊體28的上端部分形成減壓用密閉空間，將泵連接至吸引治具44的吸引口42來進行減壓為理想。
(h)補強片的剝離 如圖1B(vi)所示般，在可溶性黏著層16被溶解或軟化的狀態下，從第4層疊體28剝離第2支撐基板18，而取得半導體封裝30。第2支撐基板18是起因於可溶性黏著層16的溶解、軟化而成為極容易地剝離的狀態，因此可極容易以手或治工具、機械等來從第4層疊體28輕輕地剝下第2支撐基板18而分離。另外，第2支撐基板18是亦可成為起因於可溶性黏著層16的溶解而自然剝離的狀態。總之，若根據本發明的方法，則可一面使賦予再配線層12的應力最小化，一面以極短時間進行第2支撐基板18的剝離。藉由如此使施加於再配線層12的應力最小化，可有效地迴避再配線層12的配線的斷線或安裝部的斷線。
黏著片 一面參照圖3A及圖3B，一面如上述般，在本發明的方法使用的黏著片17是具備：基材片15，及在基材片15的至少一方的面以間歇圖案設置的可溶性黏著層16。可溶性黏著層16是亦可被設在基材片15的兩面。所謂間歇圖案是意思可溶性黏著層16間歇性(斷斷續續)存在的形狀，藉由存在可溶性黏著層16的黏著性區域16a及不存在可溶性黏著層16的非黏著性區域16b(例如空間)所形成。間歇圖案是島狀或條紋狀的圖案為理想，較理想是島狀的圖案。所謂島狀的圖案是意思各個的黏著性區域16a會藉由存在於其周圍的非黏著性區域16b所包圍的形狀。作為構成島狀的圖案的各個的黏著性區域16a的具體的形狀是可舉多角形、圓形等的各種的形狀，亦可為星形多角形之類的直線的輪廓線混入的多角形、曲線的輪廓線混入的奇異形狀。
可溶性黏著層16為構成島狀的圖案時，各個的黏著性區域16a的外接圓的直徑是0.1mm以上10mm以下為理想，較理想是0.1mm以上5.0mm以下，更理想是0.1mm以上2.0mm以下。又，可溶性黏著層16為構成條紋狀的圖案時，各個的黏著性區域16a的條紋寬度是0.1mm以上10mm以下為理想，較理想是0.1mm以上5.0mm以下，更理想是0.1mm以上2.0mm以下。 若為如此的範圍內，則一面可充分地確保溶解液浸漬前的可溶性黏著層16的接著力，一面可使促進溶解液浸透至可溶性黏著層16的圖案的間隙而容易藉由溶解剝離等從再配線層12剝離第2支撐基板18。島狀的圖案是點圖案為理想，各個的點的形狀是典型的為圓，但亦可為接近圓的形狀。作為構成點圖案的各個的點的外接圓的直徑定義的點徑是10mm以下為理想，較理想是0.1mm以上5.0mm以下，更理想是0.1mm以上2.0mm以下。藉由如此，可溶性黏著層16的表面積增加而溶解性提升的結果，剝離性提升。
可溶性黏著層16是厚度為0.5μm以上50μm以下為理想，較理想是1.0μm以上未滿30μm，更理想是1.0μm以上20μm以下，特別理想是2.0μm以上15μm以下，最理想是3.0μm以上10μm以下。若為上述範圍內的厚度，則溶解液可迅速地浸透至可溶性黏著層16的圖案的間隙，因此可溶性黏著層16的溶解或軟化會被促進的同時，可減低間歇圖案之對再配線層12的壓痕。 特別是在半導體封裝製造中，經由可溶性黏著層16來貼附第2支撐基板18而補強再配線層12後，進行晶片安裝、焊錫回流及壓縮成型時，雖起因於可溶性黏著層16的壓痕會殘留於再配線層12，但若可溶性黏著層16的厚度為7.0μm以下，則有壓痕不易殘留於壓縮成型後的再配線層12的優點。此點，將可溶性黏著層16設為點圖案時，若點徑為0.7mm以下，且可溶性黏著層16的厚度為1.0μm以上7.0μm以下，則由於可更有效地實現壓痕的減低與剝離性的雙方，因此特別理想。
黏著性區域16a的外接圓的中心間的間隔比外接圓的直徑的平均值更大，可在各個的黏著性區域16a之間確保充分的間隙的點為理想。由如此的觀點來看，黏著性區域16a的外接圓的中心間的間隔是超過0.1mm，20mm以下為理想，較理想是0.2mm以上10mm以下，更理想是0.3mm以上5.0mm以下，特別理想是0.4mm以上2.0mm以下。藉由設為如此的範圍，溶解液會迅速地浸透至可溶性黏著層16的圖案的間隙，因此剝離性會提升。
島狀的圖案是亦可全體為以帶來多角形、圓、圓環狀、帶狀或格子狀的圖案的1個或複數個的群集所構成，群集的各個是以3個以上的黏著性區域16a的集合體所構成。
可溶性黏著層16當然在室溫呈現黏著性，可接觸於溶解液而溶解或軟化的層。因此，可溶性黏著層16是包含溶液可溶型樹脂為理想，例如包含酸可溶型樹脂或鹼可溶型樹脂。此溶液可溶型樹脂是可藉由與溶解液的接觸而有效地溶解或軟化，因此可更有效地從再配線層12剝離第2支撐基板18。
理想的溶液可溶型樹脂是鹼可溶型樹脂。因為在半導體封裝的製造中，假想在洗淨工程等中使用中性或酸性的溶液，所以最好溶液可溶型樹脂是不溶解於中性或酸性的溶液。鹼可溶型樹脂是包含含有羧基及酚性羥基的至少一方的聚合物特別理想。如此的聚合物是特別容易溶解於鹼性溶液，因此促進可溶性黏著層16的溶解，可以更短時間從再配線層12剝離第2支撐基板18。作為含有羧基及酚性羥基的至少一方的聚合物的例子，可舉含有羧基的丙烯酸樹脂及含有酚性羥基的酚.酚醛樹脂樹脂(phenol novolac resin)。丙烯酸樹脂系黏著劑是具有羧基，且可藉由使在分子內具有不飽和雙鍵的丙烯酸系單體(例如丙烯酸或甲基丙烯酸)與丙烯酸乙酯或丙烯酸丁酯共聚作用來合成。合成時，藉由調整丙烯酸系單體的種類及比率，可控制可溶性黏著層16的接著力及對於鹼性溶液的溶解性。又，可溶性黏著層16的接著力及對於鹼性溶液的溶解性的控制是亦可藉由對於含有羧基的丙烯酸樹脂添加引起羧基的架橋反應的樹脂(例如環氧樹脂)來進行。亦即，丙烯酸樹脂中的一部分的羧基會藉由環氧樹脂等的樹脂來架橋，藉此分子量增大，因此耐熱性的反面，接著力降低，且對於鹼性溶液的溶解性降低。另一方面，使用含有酚性羥基的酚.酚醛樹脂樹脂，作為鹼可溶型樹脂時，此樹脂單獨是可溶性黏著層16的接著力弱，因此藉由混入松香等的黏著性賦予劑來賦予適度的黏著性為理想。
亦可在鹼可溶型樹脂預先添加鹼。藉由如此，可使用水或水溶液作為溶解液來使可溶性黏著層16溶解或軟化。亦即，藉由可溶性黏著層16接觸於水或水溶液，該水等的液性會藉由預先添加的鹼來變化成鹼性，藉此可使包含鹼可溶型樹脂的可溶性黏著層16溶解或軟化。
基材片15的形態是不限於一般稱為片者，亦可為薄膜、板、箔等的其他的形態。基材片15是亦可為該等的片、薄膜、板及箔等所層疊者。又，為了調整基材片15與可溶性黏著層16之間的接著力，亦可在基材片15的塗佈有可溶性黏著層16的表面以研磨處理、脫模劑塗佈、電漿處理等的公知的手法來預先施加表面處理。
若根據本發明的理想的形態，則基材片15是以聚對苯二甲酸乙二酯(PET)及聚乙烯(PE)的至少一方的樹脂所構成為理想，較理想是聚對苯二甲酸乙二酯(PET)。特別是使用黏著片17作為轉印型黏著片時，基材片15是最好具有保持可溶性黏著層16的機能及將可溶性黏著層16轉印至另外準備的第2支撐基板18的機能，本形態的基材片15是適於如此的用途。作為轉印型黏著片使用時的基材片15的理想的厚度是10μm以上200μm以下，較理想是20μm以上150μm以下，更理想是25μm以上75μm以下。另一方面，使用黏著片17作為接著型黏著片時，基材片15是只要准照第2支撐基板18者即可，上述的第2支撐基板18的理想的形態是在基材片15也完全適合。亦即，黏著片17作為接著型黏著片使用時，基材片15是除了保持可溶性黏著層16的機能之外，最好還在半導體封裝的製造工程，作為再配線層12的操縱性提升及防止乃至抑制彎曲的補強片的機能，本形態的基材片15是適於如此的用途。
10:第1支撐基板 12:再配線層 14:第1層疊體 15:基材片 16:可溶性黏著層 16a:黏著性區域 16b:非黏著性區域 17:黏著片 18:第2支撐基板 20:第2層疊體 22:第3層疊體 24:半導體晶片 26:密封材
[圖1A]是表示本發明的半導體封裝的製造方法之一例的初期的工程的工程流程圖。 [圖1B]是表示本發明的半導體封裝的製造方法之一例的接續於圖1A所示的工程的工程的工程流程圖。 [圖2A]是用以說明使用吸引治具及背面板的第4層疊板的固定及浸漬的剖面模式圖。 [圖2B]是在從吸引治具的正面板側卸下正面板等的狀態下觀察包含圖2A所示的第4層疊板的構造物的正面模式圖。 [圖3A]是表示在本發明準備的黏著片之一形態的剖面模式圖。 [圖3B]是圖3A所示的黏著片的上面模式圖。
28:第4層疊體 32:背面板 34:正面板 36:1對的密封構件 38:第2密封構件 40:上部蓋 42:吸引口 44:吸引治具 L:溶液

Claims (19)

  1. 一種半導體封裝的製造方法，其特徵為包含： (a)準備黏著片的工程，該黏著片係具備：基材片、及在該基材片的至少一方的面以間歇圖案來設置的可溶性黏著層； (b)製作在第1支撐基板上具備再配線層的第1層疊體之工程； (c)利用前述黏著片，取得第2支撐基板經由前述可溶性黏著層來結合於前述第1層疊體的前述再配線層側的表面的第2層疊體之工程； (d)從前述第2層疊體剝離前述第1支撐基板，取得前述再配線層之遠離前述第2支撐基板的側的表面露出的第3層疊體之工程； (e)在前述第3層疊體的前述再配線層側的表面安裝半導體晶片，且樹脂密封前述半導體晶片，取得具備由上端面、下端面、右端面及左端面所成的外周端面的第4層疊體之工程； (f)以1對的密封構件來密封前述第4層疊體的前述右端面及前述左端面，以將前述第4層疊體形成前述下端面為下且前述上端面為上的角度來使前述下端面選擇性地浸漬於溶液之工程； (g)在前述第4層疊體的前述第2支撐基板及前述再配線層間的內部空間與前述溶液之間賦予壓力差，藉由該壓力差來使前述溶液浸透至前述內部空間內，藉此使前述可溶性黏著層溶解或軟化之工程；及 (h)在前述可溶性黏著層被溶解或軟化的狀態下，從前述第4層疊體剝離前述第2支撐基板而取得半導體封裝之工程。
  2. 如申請專利範圍第1項之方法，其中，在前述工程(f)中，將從前述第4層疊體的前述下端面到上端面的長度設為100%，只使從下端面到超過長度0%，90%以下的範圍內的下方區域浸漬於前述溶液。
  3. 如申請專利範圍第1項之方法，其中，前述工程(f)包含：使前述第4層疊體的一面側接觸於背面板而固定的工程。
  4. 如申請專利範圍第1項之方法，其中，前述工程(g)的前述壓力差為5kPa以上。
  5. 如申請專利範圍第1項之方法，其中，前述工程(g)的前述壓力差，係藉由利用被連接至前述第4層疊體的前述上端面的泵來將前述內部空間減壓而賦予。
  6. 如申請專利範圍第5項之方法，其中，前述泵為從由噴射泵、迴轉泵、隔膜泵及抽吸泵所成的群來選擇的至少1種。
  7. 如申請專利範圍第5項之方法，其中，前述工程(f)係藉由以吸引治具及前述背面板來夾入前述第4層疊體而進行， 前述吸引治具係具備： 正面板； 前述1對的密封構件，其係在前述正面板上彼此平行地分離而設； 第2密封構件，其係在前述正面板上懸架於前述1對的密封構件間而設； 上部蓋，其係被連接至前述正面板的上端及/或前述1對的密封構件的上端，可與前述正面板、前述1對的密封構件、前述第2密封構件及前述背面板一起形成減壓用密閉空間；及 吸引口，其係被設在前述上部蓋， 前述泵被連接至前述吸引口。
  8. 如申請專利範圍第1項之方法，其中，前述密封構件為從橡膠製的構件、接著薄膜、彈性體來選擇的至少1種。
  9. 如申請專利範圍第8項之方法，其中，前述密封構件為橡膠製的構件，前述橡膠為從由EPDM、矽橡膠及含氟橡膠所成的群來選擇的至少1種。
  10. 如申請專利範圍第1項之方法，其中，前述密封構件的與前述第4層疊體接觸的面之遵照JIS B0601-2001來測定的最大高度Rz為0.01μm以上500μm以下。
  11. 如申請專利範圍第1項之方法，其中，前述背面板具有耐鹼性。
  12. 如申請專利範圍第11項之方法，其中，前述背面板為以氯乙烯所構成。
  13. 如申請專利範圍第1項之方法，其中，前述背面板的與前述第4層疊體接觸的面之遵照JIS B0601-2001來測定的最大高度Rz為0.01μm以上500μm以下。
  14. 如申請專利範圍第1項之方法，其中，前述可溶性黏著層包含溶液可溶型樹脂。
  15. 如申請專利範圍第1項之方法，其中，前述溶液可溶型樹脂為鹼可溶型樹脂。
  16. 如申請專利範圍第1項之方法，其中，前述間歇圖案為島狀或條紋狀的圖案。
  17. 如申請專利範圍第16項之方法，其中，前述島狀的圖案為點圖案。
  18. 如申請專利範圍第1項之方法，其中，前述黏著片為接著型黏著片，前述工程(c)係包含：在前述第1層疊體的前述再配線層側的表面貼附前述黏著片，使用前述基材片本身作為前述第2支撐基板的工程。
  19. 如申請專利範圍第1~18項中的任一項所記載之方法，其中，前述黏著片為轉印型黏著片，前述工程(c)係包含：在前述第1層疊體與前述第2支撐基板的結合之前，在前述第2支撐基板或前述第1層疊體貼附前述黏著片，將前述可溶性黏著層轉印至前述第2支撐基板或前述第1層疊體，且剝離前述基材片的工程。
TW108141872A 2018-11-21 2019-11-19 半導體封裝的製造方法 TWI711130B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018218382 2018-11-21
JP2018-218382 2018-11-21

Publications (2)

Publication Number Publication Date
TW202032732A TW202032732A (zh) 2020-09-01
TWI711130B true TWI711130B (zh) 2020-11-21

Family

ID=70773428

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108141872A TWI711130B (zh) 2018-11-21 2019-11-19 半導體封裝的製造方法

Country Status (6)

Country Link
US (1) US11876070B2 (zh)
JP (1) JP7382342B2 (zh)
KR (1) KR102667581B1 (zh)
CN (1) CN113169133B (zh)
TW (1) TWI711130B (zh)
WO (1) WO2020105485A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122203B (zh) * 2021-11-19 2023-03-14 东莞市中麒光电技术有限公司 一种利用液体表面张力实现芯片转移的方法
CN115274475B (zh) * 2022-09-27 2022-12-16 江苏芯德半导体科技有限公司 一种具有高密度连接层的芯片封装方法及其芯片封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002206078A (ja) * 2001-01-11 2002-07-26 Keiwa Inc 粘着シート
TW201826412A (zh) * 2016-11-28 2018-07-16 日商三井金屬鑛業股份有限公司 黏著薄片及其剝離方法
TW201828788A (zh) * 2016-11-28 2018-08-01 日商三井金屬鑛業股份有限公司 多層配線板之製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638518B2 (ja) * 1994-11-18 1997-08-06 日本電気株式会社 ポリイミド多層配線基板の製造方法
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP2013140826A (ja) * 2011-12-28 2013-07-18 Tokyo Ohka Kogyo Co Ltd 剥離方法、および剥離液
WO2014142303A1 (ja) * 2013-03-14 2014-09-18 富士電機株式会社 半導体デバイスの製造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101676916B1 (ko) * 2014-08-20 2016-11-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002206078A (ja) * 2001-01-11 2002-07-26 Keiwa Inc 粘着シート
TW201826412A (zh) * 2016-11-28 2018-07-16 日商三井金屬鑛業股份有限公司 黏著薄片及其剝離方法
TW201828788A (zh) * 2016-11-28 2018-08-01 日商三井金屬鑛業股份有限公司 多層配線板之製造方法

Also Published As

Publication number Publication date
JPWO2020105485A1 (ja) 2021-09-30
WO2020105485A1 (ja) 2020-05-28
CN113169133A (zh) 2021-07-23
JP7382342B2 (ja) 2023-11-16
KR20210093853A (ko) 2021-07-28
US11876070B2 (en) 2024-01-16
CN113169133B (zh) 2024-03-08
US20210327847A1 (en) 2021-10-21
TW202032732A (zh) 2020-09-01
KR102667581B1 (ko) 2024-05-22

Similar Documents

Publication Publication Date Title
JP6496882B2 (ja) 粘着シート及びその剥離方法
WO2012043742A1 (ja) 半導体素子搭載用パッケージ基板の製造方法
TWI711130B (zh) 半導體封裝的製造方法
TWI516178B (zh) A composite metal layer to which a support metal foil is attached, a wiring board using the same, and a method for manufacturing the same, and a method of manufacturing the semiconductor package using the wiring board
KR20140131572A (ko) 캐리어붙이 금속박
TW201019439A (en) Package substrate for mounting semiconductor element and method for manufacturing the package substrate
JP2012216824A (ja) 半導体素子搭載用パッケージ基板の製造方法
TWI727506B (zh) 半導體封裝的製造方法及使用於彼的黏著片
JP5176111B2 (ja) 半導体装置搭載配線板の製造法
JP4294967B2 (ja) 多層配線基板及びその製造方法
CN113169132B (zh) 半导体封装体的制造方法和其中使用的粘合片
JP2007088211A (ja) リードフレーム及びその製造方法
JP2011134960A (ja) 半導体装置、その製造法、半導体素子接続用配線基材、半導体装置搭載配線板及びその製造法
TW201019444A (en) Package substrate for mounting semiconductor element and method for manufacturing the package substrate
JP2011142159A (ja) 電子回路素子を含む装置及びその製造法、電子回路素子接続用配線基材並びに電子回路素子を含む装置を搭載する配線板及びその製造法
JP5327511B2 (ja) 半導体素子搭載用基材及びその製造法
CN109727877A (zh) 一种半导体封装方法及半导体封装器件
JP2004221310A (ja) 配線基板部材及びその製造方法