KR20160020407A - 배선 기판의 제조 방법 - Google Patents

배선 기판의 제조 방법 Download PDF

Info

Publication number
KR20160020407A
KR20160020407A KR1020157030883A KR20157030883A KR20160020407A KR 20160020407 A KR20160020407 A KR 20160020407A KR 1020157030883 A KR1020157030883 A KR 1020157030883A KR 20157030883 A KR20157030883 A KR 20157030883A KR 20160020407 A KR20160020407 A KR 20160020407A
Authority
KR
South Korea
Prior art keywords
solder resist
resist layer
connection pad
thickness
wiring board
Prior art date
Application number
KR1020157030883A
Other languages
English (en)
Other versions
KR102082641B1 (ko
Inventor
유지 도요다
노리히코 고칸
노리유키 가와이
구니히로 나카가와
Original Assignee
미쓰비시 세이시 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 세이시 가부시키가이샤 filed Critical 미쓰비시 세이시 가부시키가이샤
Publication of KR20160020407A publication Critical patent/KR20160020407A/ko
Application granted granted Critical
Publication of KR102082641B1 publication Critical patent/KR102082641B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0505Double exposure of the same photosensitive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0588Second resist used as pattern over first resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0594Insulating resist or coating with special shaped edges
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

회로 기판 (1) 의 표면의 솔더 레지스트층 (2) 으로부터 접속 패드 (3) 의 일부가 노출되어 있는 배선 기판의 제조 방법에 있어서, (A) 회로 기판의 표면에, 솔더 레지스트층이 형성되는 공정, (C1) 솔더 레지스트층에 대해, 후공정인 공정 (B1) 에 있어서 박막화되는 영역 이외의 부분이 노광되는 공정, (B1) 박막화 처리액에 의해, 접속 패드가 노출되지 않는 범위에서, 비노광부의 솔더 레지스트층이 박막화되는 공정, (C2) 솔더 레지스트층에 대해, 후공정인 공정 (B2) 에 있어서 박막화되는 영역 이외의 부분이 노광되는 공정, (B2) 박막화 처리액에 의해, 접속 패드의 두께 이하가 될 때까지, 비노광부의 솔더 레지스트층이 박막화되어, 접속 패드의 일부를 노출하는 공정, (C5) 솔더 레지스트층에 대해, 공정 (B2) 에 있어서 박막화된 영역 부분이 노광되는 공정을 포함하는 배선 기판의 제조 방법.

Description

배선 기판의 제조 방법{METHOD FOR MANUFACTURING WIRING BOARD}
본 발명은 배선 기판의 제조 방법에 관한 것이며, 보다 상세하게는, 반도체 칩이나 다른 배선 기판 등의 전자 부품을 접속하기 위한 복수의 접속 패드를 갖는 배선 기판의 제조 방법에 관한 것이다.
각종 전기 기기 내부의 배선 기판은, 그 편표면 또는 양표면에, 절연층과, 절연층의 표면에 형성된 도체 배선을 갖는 회로 기판을 가지고 있다. 또, 배선 기판의 회로 기판 표면에는, 납땜이 불필요한 도체 배선에 땜납이 부착되지 않도록 하기 위해서, 납땜되지 않은 부분 전체면에 솔더 레지스트층이 형성되어 있다. 이 솔더 레지스트층은, 도체 배선의 산화 방지, 전기 절연 및 외부 환경으로부터의 보호라는 역할을 다하고 있다.
또, 배선 기판 상에 반도체 칩 등의 전자 부품을 탑재하는 경우, 배선 기판의 표면에는, 반도체 칩, 다른 배선 기판 등의 전자 부품과 접속하기 위한 다수의 접속 패드가 형성되어 있다. 접속 패드는, 회로 기판 표면의 도체 배선의 전체 또는 일부를 솔더 레지스트층으로부터 노출시킴으로써 제작되고 있다. 최근, 이 접속 패드의 고밀도화가 진행되고 있어, 배치되는 접속 패드끼리의 피치가 좁아지고 있고, 예를 들어 50 ㎛ 이하의 협(狹)피치도 있다.
고밀도로 배치된 접속 패드에 전자 부품을 탑재하는 방법으로서, 플립 칩 접속에 의한 방법이 있다. 플립 칩 접속이란, 배선 기판 상에 형성한 전자 부품 접속용 접속 패드의 일부를 전자 부품의 전극 단자의 배치에 대응하여 노출시키고, 이 전자 부품 접속용 접속 패드의 노출부와 전자 부품의 전극 단자를 대향시켜, 땜납 범프를 개재하여 전기적으로 접속하는 것을 말한다.
접속 패드에는, 솔더 레지스트층을 부분적으로 제거하고, 접속 패드 표면의 전체 또는 일부를 노출시키고 있는 SMD (Solder Mask Defined) 구조와, 솔더 레지스트층을 부분적으로 제거하고, 접속 패드를 완전하게 노출시키고 있는 NSMD (Non-Solder Mask Defined) 구조가 있다.
도 1 의 A 는, SMD 구조를 갖는 배선 기판의 일례를 나타내는 개략 단면도이다. 절연층 (4) 표면에 도체 배선 (7) 과 도체 배선의 일부인 접속 패드 (3) 가 형성된 회로 기판 (1) 표면에 솔더 레지스트층 (2) 이 형성되어 있다. 접속 패드 (3) 는 그 주변 근방이 솔더 레지스트층 (2) 에 의해 피복되어 있다. 그 때문에, 기계적 충격에 의한 접속 패드 (3) 의 벗겨짐이나 접속 패드 (3) 로부터의 인출 배선에 있어서의 네크부의 단선이 일어나기 어렵다는 이점이 있다. 그 반면, 전자 부품의 전극 단자와 이것에 대응하는 접속 패드 (3) 의 전기적인 접속을 확실하게 고정시키기 위해, 접속 패드 (3) 의 노출면에 형성하는 접합부에 필요한 땜납량을 확보할 필요가 있어, 접속 패드 (3) 가 대형화되어 버리기 때문에, 전자 부품의 소형화 및 고성능화에 수반되는 접속 패드 (3) 의 고밀도화의 요구에 대응하는 것이 어려워지고 있다.
도 1 의 B 는, NSMD 구조를 갖는 배선 기판의 일례를 나타내는 개략 단면도이다. 절연층 (4) 표면에 도체 배선 (7) 과 도체 배선의 일부인 접속 패드 (3) 가 형성된 회로 기판 (1) 표면에 솔더 레지스트층 (2) 이 형성되어 있다. 솔더 레지스트층 (2) 의 동일 개구 내에 복수의 접속 패드 (3) 가 배치되어 있고, 이들의 접속 패드 (3) 는 솔더 레지스트층 (2) 으로부터 노출되어 있다. NSMD 구조에서는, 접속 패드 (3) 는, 그 주변 근방의 솔더 레지스트층 (2) 이 완전히 제거되어, 접속 패드 (3) 의 측면이 완전히 노출되어 있다. 그 때문에, SMD 구조와 비교해서, 작은 접속 패드 (3) 라도 접속 패드 (3) 와 땜납의 접착 강도를 확보할 수 있다. 그 반면, 접속 패드 (3) 의 측면이 완전히 노출됨으로써, 접속 패드 (3) 와 절연층 (4) 사이의 접착 강도가 저하될 우려가 있다. 또, 협피치로 배치한 접속 패드 (3) 에서는, 후공정에 있어서의 무전해 니켈/금 도금으로, 접속 패드 (3) 간에서 단락이 발생하는 경우나, 접속 패드 (3) 상에 땜납 범프를 배치 형성하고자 하면, 용융된 땜납이 인접하는 접속 패드 (3) 에까지 유출되어, 접속 패드 (3) 간에서 단락되는 경우가 있다.
접속 패드와 절연층 사이의 접착 강도의 문제를 해결하기 위해서, 레이저 광 조사에 의해 회로 기판 표면에 형성한 솔더 레지스트층의 일부에 깊이 0 ∼ 15 ㎛ 정도의 개구부를 형성함으로써, 접속 패드 측면의 일부가 솔더 레지스트층으로부터 노출된 구조를 가지는 배선 기판을 제조하는 방법이 제안되어 있다 (예를 들어, 특허문헌 1 참조). 특허문헌 1 에 기재된 방법으로 얻어진 배선 기판을 사용함으로써, 솔더 레지스트층의 하부에 존재하는 접속 패드를 완전히 노출시킨 배선 기판과 비교해서, 접속 패드와 절연층 사이의 접착 강도를 향상시키는 것이 가능해진다.
또, 협피치로 배치한 접속 패드 (3) 에 있어서의 단락의 문제를 해결하기 위해서, 인접하는 접속 패드 (3) 간에 솔더 레지스트층 (2) 이 충전된 배선 기판을 제조하는 방법이 제안되어 있다 (예를 들어, 특허문헌 2 참조). 특허문헌 2 의 방법에 의하면, 도 2 에 나타내는 바와 같은, 접속 패드 (3) 간에 솔더 레지스트층 (2) 이 충전되고 또한, 충전되어 있는 솔더 레지스트층 (2) 의 두께가 접속 패드 (3) 의 두께 이하인 NSMD 구조를 형성할 수 있다. 구체적으로는, 회로 기판 (1) 상에 솔더 레지스트층 (2) 을 형성하고, 솔더 레지스트층 (2) 의 두께가 접속 패드 (3) 의 두께 이하가 될 때까지 박막화되는 영역 이외의 부분을 노광 후, 알칼리 수용액인 박막화 처리액에 의해, 접속 패드 (3) 의 두께 이하가 될 때까지 비노광부의 솔더 레지스트층 (2) 을 박막화한다. 이로써, 접속 패드 (3) 의 두께 이하의 부분과 접속 패드 (3) 의 두께 초과의 부분을 포함하는 다단 구조를 갖는 솔더 레지스트층 (2) 이 형성되고, 접속 패드 (3) 가 되는 일부의 도체 배선이 노출되어 있는 배선 기판을 제조할 수 있다.
그런데, 회로 기판 상에 전자 부품을 플립 칩 접속한 배선 기판에서는, 전자 부품과 회로 기판의 접속 신뢰성을 확보하기 위해서, 전자 부품과 회로 기판의 공극을 언더필 (봉지 수지) 로 충전하여 보강한다. 보강 효과를 확보하기 위해서는, 전자 부품과 회로 기판의 공극에 충분한 양의 언더필을 충전해야 한다. 그러나, 특허문헌 1 에 의해 얻어지는 배선 기판을 사용하여 플립 칩 접속을 실시한 경우, 보강 효과를 확보하기 위해서 충분한 언더필을 충전했을 때에, 언더필이 전자 부품과 회로 기판의 공극으로부터 주위로 흘러넘쳐 버려, 전기적인 작동에 악영향을 미치는 경우가 있었다. 그 때문에, 언더필 유출을 방지하기 위해서, 댐 구조를 갖는 배선 기판이 제안되어 있다 (예를 들어, 특허문헌 3 ∼ 5 참조).
특허문헌 3 에는, 도체 회로를 갖는 회로 기판 상에 솔더 레지스트층을 형성한 후, 부분 노광을 실시하고, 그 후 미노광부를 현상 처리함으로써, 솔더 레지스트층으로부터 접속 패드 상부를 부분적으로 노출시키는 개구부를 형성하고, 다음으로 2 회째의 부분 노광을 실시하고, 그 후 2 회째의 부분 노광의 미노광부를 디스미어 처리에 의해 박막화하여, 댐 형상을 형성하는 방법이 개시되어 있다. 이 방법에 의한 솔더 레지스트층의 개구부는, SMD 구조이기 때문에, 전자 부품의 전극 단자와 이것에 대응하는 접속 패드와의 전기적인 접속을 확실하게 고정시키는 것이 어려워, 접속 패드와 땜납 볼의 전기적인 접속이 불충분해지는 경우가 있었다. 또, 이 방법에 의한 댐 구조의 형성은 디스미어 처리에 의해 실시되고 있기 때문에, 솔더 레지스트층이 조면화됨으로써 솔더 레지스트층의 강도가 저하되어 버려, 배선 기판의 신뢰성을 충분히 확보할 수 없는 경우가 있었다.
특허문헌 4 에는, 도체 회로를 갖는 회로 기판 상에 솔더 레지스트층을 형성한 후, 부분 노광을 실시하고, 그 후 미노광부를 현상 처리함으로써, 솔더 레지스트층으로부터 접속 패드를 완전히 노출시키는 개구부를 형성하고, 다음으로 2 회째의 솔더 레지스트를 형성한 후, 1 회째의 부분 노광 영역보다 한결 큰 미노광부가 발생하는 2 회째의 부분 노광을 실시하고, 그 후 미노광부를 현상함으로써 댐 형상을 형성하는 방법이 개시되어 있다. 이 방법에 의한 솔더 레지스트층의 개구부는, NSMD 구조이며, 접속 패드는 그 주변 근방의 솔더 레지스트층이 완전히 제거되고, 접속 패드의 측면이 완전히 노출됨으로써, 접속 패드와 절연층 사이의 접착 강도가 저하될 우려가 있다.
특허문헌 5 에는, 도체 회로를 갖는 회로 기판 상에 솔더 레지스트층을 형성한 후, 부분 노광 공정을 실시하고, 그 후 미노광부의 솔더 레지스트층을 박막화함으로써 솔더 레지스트층에 개구부와 댐 형상을 형성하는 방법이 개시되어 있다. 이 방법에 의한 솔더 레지스트층의 개구부는, SMD 구조이며, 접속 패드는 그 주변 근방이 솔더 레지스트층에 피복되어 있기 때문에, 전자 부품의 전극 단자와 이것에 대응하는 접속 패드의 전기적인 접속을 확실하게 고정시키는 것이 어려워, 접속 패드와 땜납 볼의 전기적인 접속이 불충분해지는 경우가 있었다.
일본 특허공보 3346263호 국제 공개 제2012/043201호 팜플렛 일본 공개특허공보 2012-238668호 일본 공개특허공보 평05-226505호 일본 공개특허공보 2011-77191호
본 발명의 과제는, 절연층과 접속 패드를 갖는 회로 기판의 표면에 솔더 레지스트층을 가지며, 솔더 레지스트층으로부터 접속 패드의 일부가 노출되어 있는 배선 기판의 제조 방법에 있어서, 솔더 레지스트층으로부터 노출되어 있는 접속 패드간에서 전기적인 단락이 없고, 접속 패드와 절연층 및 접속 패드와 땜납의 접착 강도가 높고, 언더필 유출에 의한 전기적 작동 불량이 없고, 솔더 레지스트층의 강도가 높은 배선 기판을 얻을 수 있는 배선 기판의 제조 방법을 제공하는 것이다.
본 발명자들은, 상기 과제를 해결하기 위해서 예의 검토한 결과, 하기 발명 (1) ∼ (15) 에 의해, 상기 과제를 해결할 수 있는 것을 알아냈다.
(1) 절연층의 표면에 접속 패드가 형성된 회로 기판으로서, 회로 기판의 표면에 솔더 레지스트층을 가지며, 솔더 레지스트층으로부터 접속 패드의 일부가 노출되어 있는 배선 기판의 제조 방법에 있어서,
(A) 절연층의 표면에 접속 패드가 형성된 회로 기판의 표면에, 솔더 레지스트층이 형성되는 공정,
(C1) 솔더 레지스트층에 대해, 후공정인 공정 (B1) 에 있어서 박막화되는 영역 이외의 부분이 노광되는 공정,
(B1) 박막화 처리액에 의해, 접속 패드가 노출되지 않는 범위에서, 비노광부의 솔더 레지스트층이 박막화되는 공정,
(C2) 솔더 레지스트층에 대해, 후공정인 공정 (B2) 에 있어서 박막화되는 영역 이외의 부분이 노광되는 공정,
(B2) 박막화 처리액에 의해, 접속 패드의 두께 이하가 될 때까지, 비노광부의 솔더 레지스트층이 박막화되어, 접속 패드의 일부를 노출하는 공정,
(C5) 솔더 레지스트층에 대해, 공정 (B2) 에 있어서 박막화된 영역 부분이 노광되는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법 (이하, 「배선 기판의 제조 방법 (1)」 이라고 한다).
(2) 절연층의 표면에 접속 패드가 형성된 회로 기판으로서, 회로 기판의 표면에 솔더 레지스트층을 가지며, 솔더 레지스트층으로부터 접속 패드의 일부가 노출되어 있는 배선 기판의 제조 방법에 있어서,
(A1) 절연층의 표면에 접속 패드가 형성된 회로 기판의 표면에, 제 1 솔더 레지스트층이 형성되는 공정,
(C1) 제 1 솔더 레지스트층에 대해, 후공정인 공정 (B1) 에 있어서 박막화되는 영역 이외의 부분이 노광되는 공정,
(B1) 박막화 처리액에 의해, 접속 패드의 두께 이하가 될 때까지, 비노광부의 제 1 솔더 레지스트층이 박막화되어, 접속 패드의 일부를 노출하는 공정,
(C3) 제 1 솔더 레지스트층에 대해, 공정 (B1) 에 있어서 박막화된 영역 부분이 노광되는 공정,
(A2) (C3) 공정까지 완료된 회로 기판의 제 1 솔더 레지스트층 상에, 제 2 솔더 레지스트층이 형성되는 공정,
(C4) 제 2 솔더 레지스트층에 대해, 후공정인 공정 (D) 에 있어서 현상되는 영역 이외의 부분이 노광되는 공정,
(D) 비노광부의 제 2 솔더 레지스트층이, 현상액에 의해 제거되는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법 (이하, 「배선 기판의 제조 방법 (2)」 라고 한다).
(3) 절연층의 표면에 접속 패드가 형성된 회로 기판으로서, 회로 기판의 표면에 솔더 레지스트층을 가지며, 솔더 레지스트층으로부터 접속 패드의 일부가 노출되어 있는 배선 기판의 제조 방법에 있어서,
(A1) 절연층의 표면에 접속 패드가 형성된 회로 기판의 표면에, 제 1 솔더 레지스트층이 형성되는 공정,
(B1) 박막화 처리액에 의해, 접속 패드의 두께 이하가 될 때까지, 비노광부의 제 1 솔더 레지스트층이 박막화되어, 접속 패드의 일부를 노출하는 공정,
(C3) 제 1 솔더 레지스트층에 대해, 공정 (B1) 에 있어서 박막화된 영역 부분이 노광되는 공정,
(A2) (C3) 공정까지 완료된 회로 기판의 제 1 솔더 레지스트층 상에, 제 2 솔더 레지스트층이 형성되는 공정,
(C4) 제 2 솔더 레지스트층에 대해, 후공정인 공정 (B3) 에 있어서 박막화되는 영역 이외의 부분이 노광되는 공정,
(B3) 박막화 처리액에 의해, 접속 패드가 노출되지 않는 범위에서, 비노광부의 제 2 솔더 레지스트층이 박막화되는 공정,
(C6) 제 2 솔더 레지스트층에 대해, 후공정인 공정 (D) 에 있어서 현상되는 영역 이외의 부분이 노광되는 공정,
(D) 비노광부의 제 2 솔더 레지스트가, 현상액에 의해 제거되는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법 (이하, 「배선 기판의 제조 방법 (3)」 이라고 한다).
(4) 공정 (C2) 및 공정 (C5) 에 있어서의 노광이, 산소 분위기하에서의 비접촉 노광 방식에 의해 실시되는 상기 (1) 에 기재된 배선 기판의 제조 방법.
(5) 공정 (C3) 에 있어서의 노광이, 산소 분위기하에서의 비접촉 노광 방식에 의해 실시되는 상기 (2) 에 기재된 배선 기판의 제조 방법.
(6) 공정 (C3) 및 공정 (C6) 에 있어서의 노광이, 산소 분위기하에서의 비접촉 노광 방식에 의해 실시되는 상기 (3) 에 기재된 배선 기판의 제조 방법.
(7) 공정 (C2) 및 공정 (C5) 에 있어서의 노광량이, 공정 (C1) 에 있어서의 노광량의 1 배 이상 5 배 이하인 상기 (1) 또는 (4) 에 기재된 배선 기판의 제조 방법.
(8) 공정 (C3) 에 있어서의 노광량이, 공정 (C1) 에 있어서의 노광량의 1 배 이상 5 배 이하인 상기 (2) 또는 (5) 중 어느 한 항에 기재된 배선 기판의 제조 방법.
(9) 공정 (C3) 및 공정 (C6) 에 있어서의 노광량이, 공정 (C4) 에 있어서의 노광량의 1 배 이상 5 배 이하인 상기 (3) 또는 (6) 에 기재된 배선 기판의 제조 방법.
(10) 공정 (B1) 및 공정 (B2) 에 있어서의 솔더 레지스트층의 박막화 처리가, 박막화 처리면을 위로 하여 실시되는 상기 (1) 또는 (4) 에 기재된 배선 기판의 제조 방법.
(11) 공정 (B1) 에 있어서의 솔더 레지스트층의 박막화 처리가, 박막화 처리면을 위로 하여 실시되는 상기 (2) 또는 (5) 에 기재된 배선 기판의 제조 방법.
(12) 공정 (B1) 및 공정 (B3) 에 있어서의 솔더 레지스트층의 박막화 처리가, 박막화 처리면을 위로 하여 실시되는 상기 (3) 또는 (6) 에 기재된 배선 기판의 제조 방법.
(13) 공정 (B1) 및 공정 (B2) 에 있어서의 솔더 레지스트층의 박막화 처리가, 박막화 처리면을 위로 하여 실시되는 상기 (7) 에 기재된 배선 기판의 제조 방법.
(14) 공정 (B1) 에 있어서의 솔더 레지스트층의 박막화 처리가, 박막화 처리면을 위로 하여 실시되는 상기 (8) 에 기재된 배선 기판의 제조 방법.
(15) 공정 (B1) 및 공정 (B3) 에 있어서의 솔더 레지스트층의 박막화 처리가, 박막화 처리면을 위로 하여 실시되는 상기 (9) 에 기재된 배선 기판의 제조 방법.
본 발명에 의하면, 절연층과 접속 패드를 갖는 회로 기판의 표면에 솔더 레지스트층을 가지며, 솔더 레지스트층으로부터 접속 패드의 일부가 노출되어 있는 배선 기판의 제조 방법에 있어서, 솔더 레지스트층으로부터 노출되어 있는 접속 패드간에서 전기적인 단락이 없고, 접속 패드와 절연층 및 접속 패드와 땜납의 접착 강도가 높고, 언더필 유출에 의한 전기적 작동 불량이 없고, 솔더 레지스트층의 강도가 높은 배선 기판을 얻을 수 있는 배선 기판의 제조 방법을 제공할 수 있다.
도 1 은, 종래의 배선 기판의 일례를 나타내는 개략 단면도이다.
도 2 는, 종래의 배선 기판의 일례를 나타내는 개략 단면도이다.
도 3a 는, 본 발명의 배선 기판의 제조 방법 (1) 의 일례를 나타내는 단면 공정도이다.
도 3b 는, 본 발명의 배선 기판의 제조 방법 (1) 의 일례를 나타내는 단면 공정도이다.
도 4a 는, 본 발명의 배선 기판의 제조 방법 (2) 의 일례를 나타내는 단면 공정도이다.
도 4b 는, 본 발명의 배선 기판의 제조 방법 (2) 의 일례를 나타내는 단면 공정도이다.
도 5a 는, 본 발명의 배선 기판의 제조 방법 (3) 의 일례를 나타내는 단면 공정도이다.
도 5b 는, 본 발명의 배선 기판의 제조 방법 (3) 의 일례를 나타내는 단면 공정도이다.
도 6 은, 종래 기술에 의한 배선 기판의 제조 방법의 일례를 나타내는 단면 공정도이다.
도 7 은, 본 발명에 의해 제조할 수 있는 배선 기판의 일례를 나타내는 개략 단면도이다.
도 8 은, 본 발명에 의해 제조할 수 있는 배선 기판의 일례를 나타내는 개략 단면도이다.
도 9 는, 본 발명에 의해 제조할 수 있는 배선 기판의 일례를 나타내는 개략 단면도이다.
도 10 은, 다층 배선 기판의 일례를 나타내는 개략 단면도이다.
이하, 본 발명의 배선 기판의 제조 방법에 대해 상세하게 설명한다.
도 3a 및 도 3b 는, 배선 기판의 제조 방법 (1) 의 일례를 나타내는 단면 공정도이다. 플립 칩 접속에 의해 전자 부품을 배선 기판에 탑재하는 경우, 전자 부품과 배선 기판의 열팽창 계수의 차에 의해, 열 충격이 가해졌을 때, 접속부에 응력이 집중하여, 접속부의 변형이나 파괴가 일어나는 경우가 있다. 접속부에 응력이 집중하는 것을 방지하여, 접속 신뢰성을 향상시키기 위해서, 전자 부품과 배선 기판의 사이가 언더필로 불리는 수지 조성물로 봉지되는 것이 일반적이다. 배선 기판의 제조 방법 (1) 에 의해, 전자 부품과 배선 기판의 사이에 충전하는 언더필을 막기 위한 댐 구조를 갖는 2 단 구조의 솔더 레지스트층을 형성할 수 있다.
공정 (A) 에서는, 회로 기판 (1) 의 표면에 있어서, 전체면을 덮도록 솔더 레지스트층 (2) 을 형성한다. 공정 (C1) 에서는, 솔더 레지스트층 (2) 에 대해, 후공정인 공정 (B1) 에 있어서 박막화되는 영역 이외의 부분을 노광한다.
공정 (B1) 에서는, 박막화 처리액에 의해, 접속 패드 (3) 가 노출되지 않는 범위에서, 비노광부의 솔더 레지스트층 (2) 을 박막화한다.
공정 (C2) 에서는, 솔더 레지스트층 (2) 에 대해, 후공정인 공정 (B2) 에 있어서 박막화되는 영역 이외의 부분을 노광한다.
공정 (B2) 에서는, 박막화 처리액에 의해, 접속 패드 (3) 의 두께 이하가 될 때까지, 비노광부의 솔더 레지스트층 (2) 을 박막화하여, 접속 패드 (3) 의 일부를 노출시킨다. 전자 부품을 탑재하는 배선 기판의 경우, 이 공정 (B2) 에 있어서 노출된 접속 패드 (3) 가 전자 부품 접속용 접속 패드 (3) 로서 사용된다.
공정 (C5) 에서는, 솔더 레지스트층 (2) 에 대해, 공정 (B2) 에서 박막화된 영역 부분을 노광한다. 공정 (C5) 까지 완료된 회로 기판 (1) 상에 불필요한 솔더 레지스트층 (2) 이 남아 있는 경우에는, 공정 (C5) 의 후에, 불필요한 솔더 레지스트층 (2) 이 현상액에 의해 제거되는 공정 (D1) 을 실시해도 된다.
배선 기판의 제조 방법 (1) 에서는, 공정 (C2) 의 노광 영역을 임의의 형상으로 변화시키는 것이 가능하고, 노광 영역의 변경에 의해, 예를 들어, 도 7 에 나타내는 단면 형상의 배선 기판을 제작하는 것이 가능하다. 도 7 의 a 에서는, 접속 패드 (3) 의 사이에 솔더 레지스트층 (2) 의 볼록부가 형성되어 있다. 도 7 의 b 에서는, 솔더 레지스트층 (2) 으로부터 노출된 접속 패드 (3) 와 솔더 레지스트층 (2) 으로 피복되어 있는 도체 배선 (7) 이 교대로 늘어서 있다.
도 4a 및 도 4b 는, 배선 기판의 제조 방법 (2) 의 일례를 나타내는 단면 공정도이다. 배선 기판의 제조 방법 (1) 과의 차이는, 솔더 레지스트층이 제 1 솔더 레지스트층 (2-1) 과 제 2 솔더 레지스트층 (2-2) 으로 구성되어 있는 점이다. 배선 기판의 제조 방법 (2) 에서는, 비노광부의 제 1 솔더 레지스트층 (2-1) 의 두께를 접속 패드 (3) 의 두께 이하가 될 때까지 박막화한 후, 제 1 솔더 레지스트층 (2-1) 의 표면 상에 제 2 솔더 레지스트층 (2-2) 을 형성하고, 노광한 후, 비노광부의 제 2 솔더 레지스트층 (2-2) 을 현상 처리한다. 이로써, 배선 기판의 제조 방법 (1) 을 이용한 경우와 동일하게, 전자 부품과 배선 기판의 사이에 충전하는 언더필을 막기 위한 댐 구조를 갖는 2 단 구조의 솔더 레지스트층을 형성할 수 있다.
공정 (A1) 에서는, 회로 기판 (1) 의 표면에 있어서, 전체면을 덮도록 제 1 솔더 레지스트층 (2-1) 을 형성한다.
공정 (C1) 에서는, 제 1 솔더 레지스트층 (2-1) 에 대해, 후공정인 공정 (B1) 에 있어서 박막화되는 영역 이외의 부분을 노광한다.
공정 (B1) 에서는, 박막화 처리액에 의해, 접속 패드 (3) 의 두께 이하가 될 때까지, 비노광부의 제 1 솔더 레지스트층 (2-1) 을 박막화하여, 접속 패드 (3) 의 일부를 노출시킨다.
공정 (C3) 에서는, 제 1 솔더 레지스트층 (2-1) 에 대해, 공정 (B1) 에 있어서 박막화된 영역 부분을 노광한다.
공정 (A2) 에서는, 공정 (C3) 까지 완료된 회로 기판의 제 1 솔더 레지스트층 (2-1) 상에, 제 2 솔더 레지스트층 (2-2) 을 형성한다.
공정 (C4) 에서는, 제 2 솔더 레지스트층 (2-2) 에 대해, 후공정인 공정 (D) 에 있어서 현상되는 영역 이외의 부분을 노광한다.
공정 (D) 에서는, 비노광부의 제 2 솔더 레지스트층 (2-2) 을, 현상액에 의해 제거하여, 접속 패드 (3) 의 일부를 노출시킨다. 전자 부품을 탑재하는 배선 기판의 경우, 이 공정 (D) 에 있어서 노출된 접속 패드 (3) 가 전자 부품 접속용 접속 패드 (3) 로서 사용된다.
배선 기판의 제조 방법 (2) 에서는, 공정 (C1) 의 노광 영역을 임의의 형상으로 변화시키는 것이 가능하고, 노광 영역의 변경에 의해, 예를 들어, 도 8 에 나타내는 단면 형상의 배선 기판을 제작하는 것이 가능하다. 도 8 의 c 에서는, 접속 패드 (3) 의 사이에 제 1 솔더 레지스트층 (2-1) 의 볼록부가 형성되어 있다. 도 8 의 d 에서는, 제 1 솔더 레지스트층 (2-1) 으로부터 노출된 접속 패드 (3) 와 제 1 솔더 레지스트층 (2-1) 으로 피복되어 있는 도체 배선 (7) 이 교대로 늘어서 있다.
도 5a 및 도 5b 는, 배선 기판의 제조 방법 (3) 의 일례를 나타내는 단면 공정도이다. 배선 기판의 제조 방법 (3) 에서는, 제 1 솔더 레지스트층 (2-1) 에 노광을 실시하기 전에 제 1 솔더 레지스트층 (2-1) 의 두께를 접속 패드 (3) 의 두께 이하가 될 때까지 박막화 처리한다. 그 후, 제 1 솔더 레지스트층 (2-1) 의 표면 상에 제 2 솔더 레지스트층 (2-2) 을 형성하고, 노광한 후, 비노광부의 제 2 솔더 레지스트층 (2-2) 을 박막화 처리하고, 그 후, 재차 노광을 실시하고, 남은 비노광부의 제 2 솔더 레지스트층 (2-2) 을 현상 처리한다. 배선 기판의 제조 방법 (3) 에서는, 배선 기판의 제조 방법 (1) 및 (2) 를 사용한 경우와 동일하게, 전자 부품과 배선 기판의 사이에 충전하는 언더필을 막기 위한 댐 구조를 갖는 2 단 구조의 솔더 레지스트층을 형성할 수 있다.
공정 (A1) 에서는, 회로 기판 (1) 의 표면에 있어서, 전체면을 덮도록 제 1 솔더 레지스트층 (2-1) 을 형성한다.
공정 (B1) 에서는, 박막화 처리액에 의해, 접속 패드 (3) 의 두께 이하가 될 때까지, 비노광부의 제 1 솔더 레지스트층 (2-1) 을 박막화하여, 모든 접속 패드 (3) 의 일부를 노출시킨다.
공정 (C3) 에서는, 제 1 솔더 레지스트층 (2-1) 에 대해, 공정 (B1) 에 있어서 박막화된 영역 부분을 노광한다.
공정 (A2) 에서는, 공정 (C3) 까지 완료된 회로 기판의 제 1 솔더 레지스트층 (2-1) 상에, 제 2 솔더 레지스트층 (2-2) 을 형성한다.
공정 (C4) 에서는, 제 2 솔더 레지스트층 (2-2) 에 대해, 후공정인 공정 (B3) 에 있어서 박막화되는 영역 이외의 부분을 노광한다.
공정 (B3) 에서는, 박막화 처리액에 의해, 접속 패드 (3) 가 노출되지 않는 범위에서, 비노광부의 제 2 솔더 레지스트층 (2-2) 을 박막화한다.
공정 (C6) 에서는, 제 2 솔더 레지스트층 (2-2) 에 대해, 후공정인 공정 (D) 에 있어서 현상되는 영역 이외의 부분을 노광한다.
공정 (D) 에서는, 비노광부의 제 2 솔더 레지스트층 (2-2) 을, 현상액에 의해 제거하고, 접속 패드 (3) 의 일부를 다시 노출시킨다. 전자 부품을 탑재하는 배선 기판의 경우, 이 공정 (D) 에 있어서 노출된 접속 패드 (3) 가 전자 부품 접속용 접속 패드 (3) 로서 사용된다.
배선 기판의 제조 방법 (3) 에서는, 공정 (C6) 의 노광 영역을 임의의 형상으로 변화시키는 것이 가능하고, 노광 영역의 변경에 의해, 예를 들어, 도 9 에 나타내는 단면 형상의 배선 기판을 제작하는 것이 가능하다. 도 9 의 e 에서는, 접속 패드 (3) 의 사이에 제 2 솔더 레지스트층 (2-2) 의 볼록부가 형성되어 있다. 도 9 의 f 에서는, 제 1 솔더 레지스트층 (2-1) 으로부터 노출된 접속 패드 (3) 와 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 으로 피복되어 있는 도체 배선 (7) 이 교대로 늘어서 있다.
본 발명에 있어서 회로 기판 (1) 이란, 절연층 (4) 과, 절연층 (4) 의 표면에 형성된 접속 패드 (3) 를 갖는다. 절연층 (4) 의 표면에는, 도체 배선 (7) 이 형성되어 있고, 접속 패드 (3) 는 도체 배선 (7) 의 일부이다. 본 발명에 관련된 배선 기판은, 회로 기판 (1) 의 표면에 솔더 레지스트층 (2) 을 가지며, 솔더 레지스트층 (2) 으로부터 접속 패드 (3) 의 일부가 노출되어 있다. 전자 부품을 탑재하는 배선 기판의 경우, 표면의 전자 부품 접속용 접속 패드 (3) 와 전자 부품을 땜납 범프를 개재하여 접합한다.
본 발명에 있어서 회로 기판은, 예를 들어, 절연성 기판의 편면 또는 양면에 도체 배선을 형성하여 제작된다. 또, 다른 예로서는, 도체 배선이 배치 형성된 절연 기판에 빌드업용의 절연층이나 도체 배선을 교대로 적층하여 제작된다.
도 10 은, 절연성 기판의 양면에 도체 배선을 형성하여 제작된 배선 기판 및 도체 배선이 배치 형성된 절연 기판에 빌드업용의 절연층이나 도체 배선을 교대로 적층하여 제작된 배선 기판의 일례를 나타내는 개략 단면도이다. 본 발명의 배선 기판의 제조 방법의 일례를 나타낸 단면 공정도인 도 3a ∼ 도 5b, 본 발명에 의해 제조할 수 있는 배선 기판의 일례를 나타내는 개략 단면도인 도 7 ∼ 9 에는, 절연층 (4) 을 1 층 가지며, 절연층 (4) 의 편표면에 형성된 도체 배선 (7) 을 갖는 회로 기판 (1) 이 기재되어 있지만, 본 발명의 배선 기판의 제조 방법에 사용되는 회로 기판 (1) 으로서는, 도 10 의 A 및 B 와 같이, 도체 배선이 배치 형성된 절연 기판에 빌드업용의 절연층이나 도체 배선을 교대로 적층하여 제작되고, 절연층 (4) 과, 절연층 (4) 의 표면에 형성된 도체 배선 (7) 을 양표면에 갖는 회로 기판 (1) 이나 도 10 의 C 와 같이, 절연성 기판의 양면에 도체 배선을 형성하여 제작되고, 절연층 (4) 과, 절연층 (4) 의 표면에 형성된 도체 배선 (7) 을 양표면에 갖는 회로 기판 (1) 이 포함된다. 도체 배선 (7) 을 양표면에 갖는 회로 기판 (1) 에서는, 댐 구조를 갖는 솔더 레지스트층 (2) 을 어느 일방의 면에 형성할 수도 있고, 양표면에 형성할 수도 있다.
절연 기판으로서는, 예를 들어, 유리 크로스에 비스말레이미드트리아진 수지나 에폭시 수지 등의 열경화성 수지를 함침시킨 전기 절연 재료 등으로 이루어지는 수지제 기판을 들 수 있다. 빌드업용의 절연층으로서는, 예를 들어, 절연 기판과 동일하게 유리 크로스에 열경화성 수지를 함침시킨 전기 절연 재료, 에폭시 수지 등의 열경화성 수지에 산화규소 등의 무기 필러를 분산시킨 전기 절연 재료 등을 들 수 있다. 도체 배선은, 예를 들어, 서브트랙티브법, 세미 애디티브법, 애디티브법 등에 의해 형성된다. 서브트랙티브법에서는, 예를 들어, 절연층 상에 구리층을 형성한 후에 에칭 레지스트층을 형성하고, 노광, 현상, 에칭, 레지스트 박리를 실시하여, 도체 배선을 형성한다. 세미 애디티브법에서는, 절연층의 표면에 무전해동 도금에 의해 전해동 도금용의 하지 금속층을 형성한다. 다음으로, 도체 배선에 대응한 개구를 갖는 도금 레지스트층을 형성하고, 전해동 도금에 의해 노출된 하지 금속층의 표면에 전해동 도금층을 형성한다. 그 후, 도금 레지스트층을 박리하고, 노출된 하지 금속층을 플래시 에칭으로 제거함으로써 도체 배선을 형성한다.
전자 부품을 탑재하는 배선 기판의 경우, 배선 기판의 표면의 접속 패드는, 전자 부품과 접속하기 위한 접속용 패드이다. 전자 부품은, 이 접속 패드와 땜납 범프를 개재하여 전기적으로 접속됨으로써, 배선 기판에 플립 칩 실장된다. 솔더 레지스트층과의 밀착성을 향상시키기 위해서, 접속 패드 표면을 조면화 처리할 수도 있고, 커플링제 처리할 수도 있다. 배선 기판의 다른 일방의 표면에 접속 패드가 있어도 되고, 다른 일방의 면의 접속 패드는, 외부 접속하기 위한 접속용 패드로서 사용할 수 있다. 땜납 범프를 개재하여, 이 이면의 접속 패드와 마더 보드 등의 외부 전기 기판의 도체 배선을 전기적으로 접속시킴으로써, 마더 보드에 배선 기판이 플립 칩 실장된다.
본 발명에 있어서 솔더 레지스트로서는, 알칼리 현상형의 솔더 레지스트를 사용할 수 있다. 또, 1 액성, 2 액성, 어느 액상 레지스트여도 되고, 드라이 필름상 레지스트여도 된다. 솔더 레지스트는, 예를 들어, 알칼리 가용성 수지, 단관능 아크릴 모노머, 다관능 아크릴 모노머, 광 중합 개시제, 에폭시 수지, 무기 필러 등을 함유하여 이루어진다.
알칼리 가용성 수지로서는, 광경화성과 열경화성의 양방의 특성을 가지는 알칼리 가용성 수지를 들 수 있고, 예를 들어, 노볼락형 에폭시 수지에 아크릴산을 부가시켜 에폭시아크릴레이트화한 수지의 2 급의 수산기에 산무수물을 부가시킨 수지를 들 수 있다. 다관능 아크릴 모노머로서는, 예를 들어, 트리메틸올프로판트리아크릴레이트 (Trimethylol Propane Triacrylate), 디펜타에리트리톨헥사아크릴레이트 (Di-pentaerythritol Hexaacrylate), 펜타에리트리톨트리아크릴레이트 (Pentaerythritol Triacrylate) 등을 들 수 있다. 광 중합 개시제로서는, 2-메틸-1-(4-메틸티오페닐)-2-모르폴리노프로판-1-온(2-Methyl-1-(4-Methylthiophenyl)-2-Morpholinopropan-1-one) 등을 들 수 있다. 에폭시 수지는, 경화제로서 사용된다. 알칼리 가용성 수지의 카르복실산과 반응시킴으로써 가교시켜, 내열성이나 내약품성의 특성의 향상을 도모하고 있지만, 카르복실산과 에폭시는 상온에서도 반응이 진행되기 때문에, 보존 안정성이 나쁘고, 알칼리 현상형 솔더 레지스트는 일반적으로 사용 전에 혼합하는 2 액성의 형태를 취하고 있는 경우가 많다. 무기 필러로서는, 예를 들어, 탤크, 실리카, 황산바륨, 산화티탄, 산화아연 등을 들 수 있다.
솔더 레지스트층은, 회로 기판의 표면에 있어서, 전체면을 덮도록 하여 형성된다. 솔더 레지스트층의 형성에는, 예를 들어, 액상 레지스트이면, 스크린 인쇄법, 롤 코트법, 스프레이법, 침지법, 커튼 코트법, 바 코트법, 에어 나이프법, 핫멜트법, 그라비아 코트법, 브러쉬 도포법, 오프셋 인쇄법을 사용할 수 있다. 또, 필름상 레지스트이면, 라미네이트법이나 진공 라미네이트법이 사용된다.
본 발명에 있어서 솔더 레지스트층이 박막화되는 공정이란, 박막화 처리액에 의해 비노광부의 솔더 레지스트층 성분을 미셀화시키는 미셀화 처리 (박막화 처리), 다음으로 미셀 제거액에 의해 미셀을 제거하는 미셀 제거 처리를 포함하는 공정이다. 또한, 완전히 제거할 수 없었던 미셀이나 잔존하고 있는 박막화 처리액 및 미셀 제거액을 수세에 의해 씻어내는 수세 처리, 수세수를 제거하는 건조 처리를 포함해도 된다.
박막화 처리 (미셀화 처리) 란, 박막화 처리액에 의해, 비노광부의 솔더 레지스트층 성분을 미셀화하고, 이 미셀을 박막화 처리액에 대해 불용화하는 처리이다.
본 발명에 있어서 박막화 처리액에는, 알칼리 수용액을 사용할 수 있다. 박막화 처리액으로서 사용할 수 있는 알칼리 수용액으로서는, 알칼리 금속 규산염 (Alkali Metal Silicate), 알칼리 금속 수산화물 (Alkali Metal Hydroxide), 알칼리 금속 인산염 (Alkali Metal Phosphate), 알칼리 금속 탄산염 (Alkali Metal Carbonate), 암모늄인산염, 암모늄탄산염 등의 무기 알칼리성 화합물의 수용액 ; 모노에탄올아민, 디에탄올아민, 트리에탄올아민, 메틸아민, 디메틸아민, 에틸아민, 디에틸아민, 트리에틸아민, 시클로헥실아민, 테트라메틸암모늄하이드록시드 (Tetramethylammonium Hydroxide, TMAH), 테트라에틸암모늄하이드록시드, 트리메틸-2-하이드록시에틸암모늄하이드록사이드 (콜린, Choline) 등의 유기 알칼리성 화합물의 수용액을 들 수 있다. 알칼리 금속으로서는, 리튬, 나트륨, 칼륨 등을 들 수 있다. 상기 무기 알칼리성 화합물 및 유기 알칼리성 화합물은, 단독으로 사용해도 되고, 복수 조합하여 사용해도 된다. 무기 알칼리성 화합물과 유기 알칼리성 화합물을 조합하여 사용해도 된다.
또, 솔더 레지스트층 표면을 보다 균일하게 박막화하기 위해서, 박막화 처리액에, 황산염, 아황산염을 첨가할 수도 있다. 황산염 또는 아황산염으로서는, 리튬, 나트륨 또는 칼륨 등의 알칼리 금속 황산염 또는 아황산염, 마그네슘, 칼슘 등의 알칼리 토금속 황산염 또는 아황산염을 들 수 있다.
박막화 처리액으로서는, 이들 중에서도 특히, 알칼리 금속 탄산염, 알칼리 금속 인산염, 알칼리 금속 수산화물, 알칼리 금속 규산염에서 선택되는 무기 알칼리성 화합물, 및, TMAH (테트라메틸암모늄하이드록시드), 콜린에서 선택되는 유기 알칼리성 화합물 중 적어도 어느 1 종을 포함하고, 그 무기 알칼리성 화합물 및 유기 알칼리성 화합물의 함유량이 3 ∼ 25 질량% 인 박막화 처리액이, 표면을 보다 균일하게 박막화할 수 있기 때문에, 바람직하게 사용할 수 있다. 3 질량% 미만에서는, 박막화하는 처리에서 불균일이 발생하기 쉬워지는 경우가 있다. 또, 25 질량% 를 초과하면, 무기 알칼리성 화합물의 석출이 일어나기 쉽고, 액의 시간 경과적 안정성, 작업성이 열등한 경우가 있다. 알칼리성 화합물의 함유량은 5 ∼ 20 질량% 가 보다 바람직하고, 7 ∼ 15 질량% 가 더욱 바람직하다. 박막화 처리액의 pH 는 10 이상으로 하는 것이 바람직하다. 또, 계면 활성제, 소포제, 용제 등을 적절히 첨가할 수도 있다.
솔더 레지스트층의 박막화에 있어서는, 솔더 레지스트층 중에 포함되는 박막화 처리액에 불용인 무기 필러의 존재를 무시할 수 없다. 무기 필러의 사이즈는 그 종류에 따라 다르기도 하지만, 나노 필러로 불리는 서브미크론오더의 것으로부터, 큰 것으로는 수십 미크론의 것까지, 어느 정도의 입도 분포를 가지고, 층 중에 30 ∼ 70 질량% 의 함유량으로 존재하고 있다. 박막화는, 알칼리성 화합물이 솔더 레지스트층 중에 침투한 후, 솔더 레지스트층 성분의 미셀화와 미셀 제거 과정에 의해 진행되지만, 불용성의 무기 필러의 존재에 의해, 알칼리성 화합물의 침투가 억제되어, 박막화 속도가 느려지는 경우가 있다.
이와 같은 무기 필러에 의한 알칼리성 화합물의 침투 저해에 대해, 박막화 처리액의 pH 는 12.5 이상으로 하는 것이 좋고, 13.0 이상으로 하는 것이 더욱 바람직하다. 박막화 처리액의 pH 가 높을수록, 알칼리성 화합물이 침투했을 때의 솔더 레지스트층의 팽윤이 커져, 무기 필러에 의한 침투 저해의 영향을 받기 어려워진다.
본 발명에 있어서, 박막화에 의해, 접속 패드의 일부를 노출시키는 경우, 이 노출된 접속 패드는 전자 부품 접속용 접속 패드로서 사용할 수 있다. 통상적으로, 접속 패드 표면은 조면화되고, 그 앵커 효과에 의해 접속 패드와 솔더 레지스트층의 밀착성이 향상되고, 장시간에 걸쳐 높은 절연 신뢰성이 유지된다. 종래의 솔더 레지스트 패턴 형성에서는, 솔더 레지스트층을 제거하여 접속 패드 표면을 노출시킬 때, 분산 능력이 우수한 저농도의 탄산나트륨 수용액을 현상액으로서 사용하는 것이 일반적이고, 접속 패드 표면에는 솔더 레지스트층의 잔류물은 거의 발생하지 않는다. 그러나, 저농도의 탄산나트륨 수용액을 사용하여 솔더 레지스트층의 박막화를 실시하면, 면내 균일하게 박막화할 수 없어, 면내 불균일이 발생한다.
박막화 처리액의 온도는, 15 ∼ 35 ℃ 가 바람직하고, 더욱 바람직하게는 20 ∼ 30 ℃ 이다. 온도가 너무 낮으면, 솔더 레지스트층에 대한 알칼리성 화합물의 침투 속도가 느려지는 경우가 있고, 원하는 두께를 박막화하는데 장시간을 필요로 한다. 한편, 온도가 너무 높으면, 솔더 레지스트층 성분의 미셀화와 동시에 미셀 제거 과정이 진행됨으로써, 면내에서 막두께 불균일이 발생하기 쉬워지는 경우가 있기 때문에 바람직하지 않다.
박막화 처리액에 의한 박막화 처리에서는, 침지 처리, 패들 처리, 스프레이 처리, 브러싱, 스크레이핑 등의 방법을 사용할 수 있지만, 침지 처리가 바람직하다. 침지 처리 이외의 처리 방법은, 박막화 처리액 중에 기포가 발생하기 쉽고, 그 발생한 기포가 박막화 중에 솔더 레지스트층 표면에 부착되어, 막두께가 불균일해지는 경우가 있다. 스프레이 처리 등을 사용하는 경우에는, 기포가 발생하지 않도록, 스프레이압을 가능한 한 작게 하는 것이 바람직하다.
박막화 처리액에 의한 박막화 처리 후에는, 박막화 처리액에 대해 불용화된 솔더 레지스트층 성분의 미셀을 제거하는 미셀 제거 처리에 있어서, 미셀 제거액을 스프레이함으로써, 한꺼번에 미셀을 용해 제거한다.
미셀 제거액으로서는, 수도물, 공업 용수, 순수 (純水) 등을 사용할 수 있다. 또, 알칼리 금속 탄산염, 알칼리 금속 인산염, 알칼리 금속 규산염에서 선택되는 무기 알칼리성 화합물 중 적어도 어느 1 종을 포함하는 pH 5 ∼ 10 의 수용액을 미셀 제거액으로서 사용함으로써, 박막화 처리액으로 불용화된 솔더 레지스트층 성분이 재분산되기 쉬워진다. 미셀 제거액의 pH 가 5 미만의 경우, 솔더 레지스트층 성분이 응집하고, 불용성의 슬러지가 되어, 박막화된 솔더 레지스트층 표면에 부착될 우려가 있다. 한편, 미셀 제거액의 pH 가 10 을 초과한 경우, 솔더 레지스트층 성분의 미셀화와 미셀 제거 과정이 동시에 촉진되어, 면내에서 막두께 불균일이 발생하기 쉬워지는 경우가 있다. 또, 미셀 제거액은, 황산, 인산, 염산 등을 사용하여, pH 를 조정할 수 있다.
미셀 제거 처리에 있어서의 스프레이의 조건에 대해 설명한다. 스프레이의 조건 (온도, 시간, 스프레이압) 은, 박막화 처리되는 솔더 레지스트층의 용해 속도에 맞추어 적절히 조정된다. 구체적으로는, 처리 온도는 10 ∼ 50 ℃ 가 바람직하고, 보다 바람직하게는 22 ∼ 50 ℃ 이다. 수용액의 온도가 10 ℃ 미만에서는 솔더 레지스트층 성분의 용해 불량이 일어나, 조면화된 접속 패드 표면에 솔더 레지스트층의 잔류물이 남기 쉬운 경우가 있다. 한편, 50 ℃ 를 초과하면, 수용액의 증발이나 연속 운전에서의 온도 관리의 문제, 장치 설계 상의 제약이 발생하는 경우가 있어 바람직하지 않다. 또, 스프레이압은 0.01 ∼ 0.5 MPa 로 하는 것이 바람직하고, 보다 바람직하게는 0.1 ∼ 0.3 MPa 가 보다 바람직하다. 미셀 제거액의 공급 유량은, 솔더 레지스트층 1 ㎠ 당 0.030 ∼ 1.0 ℓ/min 이 바람직하고, 0.050 ∼ 1.0 ℓ/min 이 보다 바람직하고, 0.10 ∼ 1.0 ℓ/min 이 더욱 바람직하다. 공급 유량이 이 범위이면, 박막화 후의 솔더 레지스트층 표면에 불용해 성분을 남기는 일 없이, 면내 대략 균일하게 미셀을 제거할 수 있다. 솔더 레지스트층 1 ㎠ 당 공급 유량이 0.030 ℓ/min 미만에서는, 솔더 레지스트층의 불용해 성분이 남는 경우가 있다. 한편, 공급 유량이 1.0 ℓ/min 을 초과하면, 공급을 위해서 필요한 펌프 등의 부품이 거대해져, 대규모적인 장치가 필요해지는 경우가 있다. 또한, 1.0 ℓ/min 을 초과한 공급량에서는, 솔더 레지스트층 성분의 용해 제거에 부여하는 효과가 변하지 않게 되는 경우가 있다.
배선 기판의 제조 방법 (1) 에 있어서의 공정 (A), 배선 기판의 제조 방법 (2) 및 (3) 에 있어서의 공정 (A1) 및 (A2) 에 있어서 형성된 솔더 레지스트층 (2), 제 1 솔더 레지스트층 (2-1), 제 2 솔더 레지스트층 (2-2) 의 두께와, 배선 기판의 제조 방법 (1) ∼ (3) 에 있어서의 공정 (B1), 배선 기판의 제조 방법 (1) 에 있어서의 공정 (B2), 배선 기판의 제조 방법 (3) 에 있어서의 공정 (B3) 에 있어서, 비노광부의 솔더 레지스트층 (2), 제 1 솔더 레지스트층 (2-1), 제 2 솔더 레지스트층 (2-2) 을 박막화한 양에 의해, 노출된 접속 패드 (3) 주위의 솔더 레지스트층 (2), 제 1 솔더 레지스트층 (2-1) 의 두께 및 언더필 막기용의 댐의 일부가 되는 솔더 레지스트층 (2), 제 1 솔더 레지스트층 (2-1), 제 2 솔더 레지스트층 (2-2) 의 두께가 결정된다. 또, 본 발명에서는, 0.01 ∼ 500 ㎛ 의 범위에서 박막화량을 적절히 자유롭게 조정할 수 있다. 접속 패드의 두께 이하가 될 때까지 박막화된 솔더 레지스트층 (2), 제 1 솔더 레지스트층 (2-1) 표면으로부터 노출된 접속 패드 (3) 표면까지의 높이는, 이후에 필요한 땜납량에 따라 적절히 조정한다. 또, 언더필 막기용의 댐의 일부가 되는 솔더 레지스트층 (2), 제 1 솔더 레지스트층 (2-1), 제 2 솔더 레지스트층 (2-2) 의 두께는, 전자 부품의 크기나 전자 부품의 접속 단자의 크기나 전자 부품과 배선 기판간에 충전하는 언더필의 양에 따라 적절히 조정한다.
배선 기판의 제조 방법 (1) 에 있어서의 공정 (C1) 에서는, 솔더 레지스트층 (2) 에 대해, 후공정인 공정 (B1) 에 있어서 박막화되는 영역 이외의 부분이 선택적으로 노광된다. 배선 기판의 제조 방법 (2) 에 있어서의 공정 (C1) 에서는, 제 1 솔더 레지스트층 (2-1) 에 대해, 후공정인 공정 (B1) 에 있어서 박막화되는 영역 이외의 부분이 선택적으로 노광된다. 배선 기판의 제조 방법 (1) 에 있어서의 공정 (C2) 에서는, 솔더 레지스트층 (2) 에 대해, 후공정인 공정 (B2) 에 있어서 박막화되는 영역 이외의 부분이 선택적으로 노광된다. 배선 기판의 제조 방법 (2) 에 있어서의 공정 (C4) 및 배선 기판의 제조 방법 (3) 에 있어서의 공정 (C6) 에서는, 제 2 솔더 레지스트층 (2-2) 에 대해, 후공정인 공정 (D) 에 있어서 현상되는 영역 이외의 부분을 선택적으로 노광한다. 배선 기판의 제조 방법 (3) 에 있어서의 공정 (C4) 에서는, 제 2 솔더 레지스트층 (2-2) 에 대해, 후공정인 공정 (B3) 에 있어서 박막화되는 영역 이외의 부분을 노광한다. 노광된 솔더 레지스트는 광 중합하고, 솔더 레지스트층 (2), 제 1 솔더 레지스트층 (2-1), 제 2 솔더 레지스트층 (2-2) 이 경화된다. 도 3a ∼ 도 5b 에서는, 포토마스크 (5) 를 개재하여 활성 광선 (6) 을 노광하고 있지만, 직접 묘화 방식으로 실시해도 된다. 노광 방식으로서는, 예를 들어, 크세논 램프, 고압 수은등, 저압 수은등, 초고압 수은등, UV 형광등을 광원으로 한 반사 화상 노광 방식, 포토마스크를 사용한 밀착 노광 방식, 프록시미티 방식, 프로젝션 방식이나 레이저 주사 노광 방식 등을 들 수 있다. 제 1 면에 있어서 「박막화되는 영역」 이란, 예를 들어, 접속 패드 상이나 접속 패드 사이를 포함하는 접속 패드 주위의 영역이다. 보다 구체적으로는, 전자 부품을 탑재하기 위한 실장 영역과 그 주위이다.
배선 기판의 제조 방법 (2) 및 (3) 에 있어서의 공정 (C3) 에서는, 제 1 솔더 레지스트층 (2-1) 에 대해, 공정 (B1) 에 있어서 박막화된 영역 부분이 노광된다. 배선 기판의 제조 방법 (1) 에 있어서의 공정 (C5) 에서는, 솔더 레지스트층 (2) 에 대해, 공정 (B2) 에 있어서 박막화된 영역 부분이 노광된다. 노광 방식으로서는, 상기 서술한 배선 기판의 제조 방법 (1) 에 있어서의 공정 (C1) 등과 동일한 방식을 사용할 수 있다. 배선 기판의 제조 방법 (2) 및 (3) 에 있어서의 공정 (C3) 후에는, 비노광부의 제 1 솔더 레지스트층 (2-1), 제 2 솔더 레지스트층 (2-2) 이 현상 제거되는 공정 (배선 기판의 제조 방법 (2) 및 (3) 에 있어서의 공정 (D)) 이 있기 때문에, 최종적으로 솔더 레지스트층을 형성시키는 영역을 노광하여 솔더 레지스트를 광 중합시킬 필요가 있다. 배선 기판의 제조 방법 (2) 에 있어서의 공정 (C3) 에 있어서 노광하는 부분은, 적어도 공정 (B1) 에서 박막화된 영역을 포함하고, 공정 (C1) 에서 노광된 부분과 공정 (B1) 에서 박막화된 영역의 경계부를 포함하는 것이 바람직하다. 또, 배선 기판의 제조 방법 (1) 에 있어서의 공정 (C5) 에 있어서 노광하는 부분은, 적어도 공정 (B2) 에서 박막화된 영역을 포함하고, 공정 (C2) 에서 노광된 부분과 공정 (B2) 에서 박막화된 영역의 경계부를 포함하는 것이 바람직하다.
배선 기판의 제조 방법 (1) 및 (2) 에 있어서의 공정 (C1), 배선 기판의 제조 방법 (2) 및 (3) 에 있어서의 공정 (C3), 배선 기판의 제조 방법 (1) 에 있어서의 공정 (C2) 및 (C5), 배선 기판의 제조 방법 (2) 및 (3) 에 있어서의 공정 (C4), 배선 기판의 제조 방법 (3) 에 있어서의 공정 (C6) 에 있어서의 노광량은, 솔더 레지스트의 감광 감도에 따라 적절히 결정된다. 보다 상세하게는, 배선 기판의 제조 방법 (2) 에 있어서의 공정 (B1), 배선 기판의 제조 방법 (1) 에 있어서의 공정 (B1) 및 (B2), 배선 기판의 제조 방법 (3) 에 있어서의 공정 (B3) 에 있어서 사용되는 박막화 처리액, 또는, 배선 기판의 제조 방법 (2) 및 (3) 에 있어서의 공정 (D) 에 있어서 사용되는 현상액에 대해, 솔더 레지스트가 용해 또는 팽윤하지 않을 정도로, 솔더 레지스트를 광 중합시켜 경화시킬 수 있으면 되고, 통상적으로 100 ∼ 600 mJ/㎠ 이다.
배선 기판의 제조 방법 (2) 에 있어서의 공정 (C3), 배선 기판의 제조 방법 (1) 에 있어서의 공정 (C2) 및 (C5), 배선 기판의 제조 방법 (3) 에 있어서의 공정 (C3) 및 (C6) 에 있어서의 노광은, 산소 분위기하에서의 비접촉 노광 방식으로 실시하는 것이 바람직하다. 비접촉 노광 방식으로서는, 포토마스크와 배선 기판의 사이에 간극을 형성하여 비접촉으로 노광을 실시하는 프록시미티 방식, 프로젝션 방식이나, 포토마스크를 이용하지 않는 직접 묘화 방식을 들 수 있다. 솔더 레지스트층 (2), 제 1 솔더 레지스트층 (2-1), 제 2 솔더 레지스트층 (2-2) 상에 지지층 필름이 없는 상태로 산소 분위기하에서의 비접촉 노광을 실시함으로써, 각 솔더 레지스트층의 표층 부근 (솔더 레지스트층 표면으로부터의 깊이가 0 ∼ 0.5 ㎛ 정도) 의 광 중합이 산소의 영향에 의해 저해되어 미경화 부분이 되고, 표층으로부터 떨어진 부위만이 경화된다. 그 때문에, 배선 기판의 제조 방법 (1) 에 있어서의 공정 (B2) 및 (D1), 배선 기판의 제조 방법 (2) 및 (3) 에 있어서의 공정 (D) 에 의해, 표층 부근의 미경화 부분이 제거되고, 솔더 레지스트층 (2), 제 1 솔더 레지스트층 (2-1), 제 2 솔더 레지스트층 (2-2) 의 표면이 조면화된다. 배선 기판의 표면에 있는 전자 부품 접속용 접속 패드의 주위의 솔더 레지스트층 표면이 평활한 경우보다 조면화된 경우가, 언더필과의 밀착성이 보다 강고하게 되어, 결과적으로 열 충격에 의해 전자 부품과 배선 기판의 접속부에 응력이 집중하는 것을 방지할 수 있어, 접속 신뢰성이 보다 높아진다. 산소 분위기하에서의 비접촉 방식 노광에 의해 솔더 레지스트층 (2), 제 1 솔더 레지스트층 (2-1), 제 2 솔더 레지스트층 (2-2) 의 표면이 조면화됨으로써, 언더필과의 밀착성이 향상되어, 높은 접속 신뢰성이 얻어진다. 언더필과의 밀착성을 향상시키는데 바람직한 솔더 레지스트층의 표면 조도 Ra 는, 0.30 ㎛ 이상 0.50 ㎛ 이하이다. 표면 조도 Ra 가 0.50 ㎛ 를 초과하면, 솔더 레지스트의 강도가 낮아져, 절연 신뢰성을 얻을 수 없게 되는 경우가 있다. 표면 조도 Ra 는 산술 평균 표면 조도이다.
배선 기판의 제조 방법 (2) 에 있어서의 공정 (C3), 배선 기판의 제조 방법 (1) 에 있어서의 공정 (C2) 및 (C5) 에 있어서의 노광량은, 공정 (C1) 에 있어서의 노광량의 1 배 이상 5 배 이하인 것이 바람직하고, 더욱 바람직하게는, 1.5 배 이상 3 배 이하이다. 동일하게, 배선 기판의 제조 방법 (3) 에 있어서의 공정 (C3) 및 (C6) 에 있어서의 노광량은, 공정 (C4) 에 있어서의 노광량의 1 배 이상 5 배 이하인 것이 바람직하고, 더욱 바람직하게는, 1.5 배 이상 3 배 이하이다. 산소 분위기하에서의 비접촉 노광에 있어서, 솔더 레지스트가 용해 또는 팽윤하지 않을 정도로 경화시키는데 필요한 노광량에 대해, 한층 더 많은 노광량을 부여함으로써, 솔더 레지스트층의 표면의 산소에 의한 중합 저해를 필요 최소한으로 억제할 수 있다. 노광량은 많을수록, 중합 저해의 억제에는 효과가 있지만, 한편으로, 노광량이 너무 많아지면, 솔더 레지스트의 해상성이 악화될 뿐만 아니라, 노광 시간이 너무 길어지기 때문에 바람직하지 않다.
배선 기판의 제조 방법 (2) 및 (3) 에 있어서의 공정 (B1), 배선 기판의 제조 방법 (1) 에 있어서의 공정 (B2) 에서는, 박막화 처리액에 의해, 접속 패드 (3) 의 두께 이하가 될 때까지, 비노광부의 솔더 레지스트층 (2), 제 1 솔더 레지스트층 (2-1) 이 박막화되어, 접속 패드 (3) 의 일부를 노출시킨다. 배선 기판의 제조 방법 (1) 에 있어서의 공정 (B1), 배선 기판의 제조 방법 (3) 에 있어서의 공정 (B3) 에서는, 박막화 처리액에 의해, 접속 패드 (3) 가 노출되지 않는 범위에서, 비노광부의 솔더 레지스트층 (2), 제 2 솔더 레지스트층 (2-2) 이 박막화된다. 필름상 레지스트를 사용하여, 지지층 필름이 형성되어 있는 경우에는, 지지층 필름을 벗기고 나서 박막화를 실시한다.
배선 기판의 제조 방법 (2) 및 (3) 에 있어서의 공정 (B1), 배선 기판의 제조 방법 (1) 에 있어서의 공정 (B2) 에서는, 박막화 후의 솔더 레지스트층 (2), 제 1 솔더 레지스트층 (2-1) 의 두께가, 노출된 접속 패드 (3) 의 두께와 동일하거나, 그것보다 얇아질 때까지 박막화를 실시한다. 박막화 후의 솔더 레지스트층 (2), 제 1 솔더 레지스트층 (2-1) 의 두께가 너무 얇으면, 노출된 접속 패드 (3) 간의 전기 절연이 불충분하게 되어, 무전해 니켈/금 도금의 단락이 발생하는 경우나, 접속 패드 (3) 간에서 땜납에 의한 단락이 발생하는 경우가 있다. 그 때문에, 박막화 후의 솔더 레지스트층 (2), 제 1 솔더 레지스트층 (2-1) 의 두께는, 접속 패드 (3) 의 두께의 3 분의 1 이상인 것이 바람직하고, 보다 바람직하게는 3 분의 2 이상인 것이 좋다.
배선 기판의 제조 방법 (1) 에 있어서의 공정 (B1) 및 (B2), 배선 기판의 제조 방법 (2) 에 있어서의 공정 (B1), 배선 기판의 제조 방법 (3) 에 있어서의 공정 (B1) 및 (B3) 에 있어서, 박막화 처리는, 박막화 처리면을 위로 하여 실시하는 것이 바람직하다. 박막화 처리의 처리 방식으로서는, 박막화 처리액 중에 기포가 발생하기 어렵기 때문에, 침지 처리가 유효하다. 만일, 박막화 처리액 중에 기포가 발생한 경우에는, 기포는 박막화 처리액 중을 부상 (浮上) 하여, 기판 하면에 부착되기 때문에, 박막화 처리면이 위이면, 박막화 처리면에 대한 기포의 부착이 억제된다.
배선 기판의 제조 방법 (2) 및 (3) 에 있어서의 공정 (D) 에서는, 현상에 의해, 비노광부의 제 2 솔더 레지스트층 (2-2) 을 제거한다. 배선 기판의 제조 방법 (1) 에서는, 공정 (C5) 까지 완료된 회로 기판 (1) 상에 불필요한 솔더 레지스트층 (2) 이 남아 있는 경우에는, 공정 (C5) 의 후 공정 (D1) 에서, 현상에 의해, 불필요한 솔더 레지스트층 (2) 을 제거한다. 현상 방법으로서는, 사용하는 솔더 레지스트에 알맞는 현상액을 사용하여, 회로 기판의 표면에 스프레이를 분사하고, 각 솔더 레지스트층의 불필요한 부분을 제거한다. 현상액에는, 희박한 알칼리 수용액이 사용되고, 일반적으로는, 0.3 ∼ 3 질량% 의 탄산나트륨 수용액이나 탄산칼륨 수용액이 사용된다.
실시예
이하, 실시예에 의해 본 발명을 한층 더 상세하게 설명하지만, 본 발명은 이 실시예로 한정되는 것은 아니다.
실시예 1 ∼ 4 는, 도 3a 및 도 3b 에 나타낸 배선 기판의 제조 방법 (1) 에 관한 예이다.
(실시예 1)
<공정 (A)>
세미 애디티브법을 이용하여, 표면에 도체 배선 (7) 이 형성된 회로 기판 (1) (면적 170 mm × 200 mm, 도체 두께 15 ㎛, 기판 두께 0.4 mm) 을 제작했다. 표면에는 전자 부품 접속용 접속 패드 (3) 로서 사용되는 선폭 25 ㎛, 간격 50 ㎛ 의 도체 배선이 있다. 다음으로, 진공 라미네이터를 사용하여, 두께 25 ㎛ 의 솔더 레지스트 필름 (타이요 잉크 제조 (주) 제조, 상품명 : PFR-800 AUS410) 을 상기 회로 기판 (1) 의 표면에 진공 열압착시켰다 (라미네이트 온도 75 ℃, 흡인 시간 30 초, 가압 시간 10 초). 이로써, 솔더 레지스트층 (2) 이 형성되었다. 솔더 레지스트층 (2) 은, 절연층 (4) 표면으로부터의 두께가 30 ㎛ 이며, 전자 부품 접속용 접속 패드 (3) 상의 두께는 15 ㎛ 였다.
<공정 (C1)>
솔더 레지스트층 (2) 에 대해, 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 400 ㎛ 떨어진 외주보다 외측의 영역에 활성 광선 (6) 이 조사되는 패턴의 포토마스크 (5) 를 사용하여, 노광량 200 mJ/㎠ 로 밀착 노광을 실시했다.
<공정 (B1)>
솔더 레지스트층 (2) 상의 지지층 필름을 박리한 후, 10 질량% 의 메타규산나트륨 수용액 (액 온도 25 ℃) 을 박막화 처리액으로서 사용하고, 박막화 처리면을 위로 하여 박막화 처리액에 회로 기판 (1) 을 25 초간 침지시켜 미셀화 처리 (박막화 처리) 를 실시했다. 그 후, 미셀 제거액 (액 온도 25 ℃) 의 스프레이에 의한 미셀 제거 처리, 수세 처리 (액 온도 25 ℃) 및 건조 처리를 실시하고, 비노광부의 솔더 레지스트층 (2) 의 두께가 전자 부품 접속용 접속 패드 (3) 의 표면 상 5.0 ㎛ 가 될 때까지, 평균 10 ㎛ 의 솔더 레지스트층 (2) 을 박막화했다. 광학 현미경으로 관찰한 결과, 솔더 레지스트층 (2) 의 표면에 처리 불균일은 없고, 양호한 면내 균일성을 얻을 수 있었다.
<공정 (C2)>
솔더 레지스트층 (2) 에 대해, 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주보다 외측의 영역에, 활성 광선 (6) 이 조사되는 패턴의 포토마스크 (5) 를 사용하여, 산소 분위기하에서의 비접촉 노광에 의해, 노광량 400 mJ/㎠ 로 노광을 실시했다.
<공정 (B2)>
10 질량% 의 메타규산나트륨 수용액 (액 온도 25 ℃) 을 박막화 처리액으로서 사용하고, 박막화 처리면을 위로 하여 박막화 처리액에 회로 기판 (1) 을 25 초간 침지시켜 미셀화 처리 (박막화 처리) 를 실시했다. 그 후, 미셀 제거액 (액 온도 25 ℃) 의 스프레이에 의한 미셀 제거 처리, 수세 처리 (액 온도 25 ℃) 및 건조 처리를 실시하고, 비노광부의 솔더 레지스트층 (2) 의 두께가 전자 부품 접속용 접속 패드 (3) 의 표면하 5.0 ㎛ 가 될 때까지, 평균 10 ㎛ 의 솔더 레지스트층 (2) 을 박막화했다. 광학 현미경으로 관찰한 결과, 솔더 레지스트층 (2) 의 표면에 처리 불균일은 없고, 양호한 면내 균일성을 얻을 수 있었다. 공정 (C2) 에 있어서의 산소 분위기하에서의 비접촉 노광에 의해, 표면에 배치된 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주로부터 400 ㎛ 떨어진 외주까지의 영역의 솔더 레지스트층 (2) 표면의 광 중합이 억제되고, 결과적으로 솔더 레지스트층 (2) 의 두께가 0.5 ㎛ 감소했다.
<공정 (C5)>
솔더 레지스트층 (2) 에 대해, 공정 (B2) 에 있어서 박막화된 영역 부분 및 그 박막화된 영역의 경계부로부터 200 ㎛ 외측까지의 영역에, 활성 광선 (6) 이 조사되는 패턴의 포토마스크 (5) 를 사용하여, 산소 분위기하에서의 비접촉 노광에 의해, 노광량 400 mJ/㎠ 로 노광을 실시했다.
다음으로, 솔더 레지스트층 (2) 을 경화시키기 위해, 노광량 1000 mJ/㎠ 로 전체면 노광하고, 계속해서, 150 ℃ 에서 60 분간 열 경화 처리를 실시하여, 배선 기판을 얻었다. 광학 현미경으로 관찰한 결과, 두께 15 ㎛ 의 도체 배선 (7) 이 두께 30 ㎛ 와 19.5 ㎛ 의 솔더 레지스트층 (2) 에 의해 피복되고, 그 단차에 상당하는 두께 10.5 ㎛ 의 언더필 막기용 댐이 형성되어 있었다. 또, 두께 15 ㎛ 의 전자 부품 접속용 접속 패드 (3) 가 노출되어 있고, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 두께 10.0 ㎛ 의 솔더 레지스트층 (2) 이 충전되어 있었다.
다음으로, 표면에 배치된 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주와 그 단부로부터 400 ㎛ 떨어진 외주 사이의 영역에 있는 두께 19.5 ㎛ 의 솔더 레지스트층 (2) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.40 ㎛ 였다. 또, 인접하는 전자 부품 접속용 접속 패드 (3) 간의 솔더 레지스트층 (2) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.40 ㎛ 였다.
초심도 형상 측정 현미경 (주식회사 키엔스 제조, 품번 「VK-8500」) 에 의한 산술 평균 표면 조도 Ra 는, JIS B0601-1994 표면 조도-정의에 준한 계산식을 이용하고 있다. 또한, 측정 영역은 900 ㎛2, 기준 길이는 40 ㎛ 로 했다.
(실시예 2)
공정 (C2) 및 (C5) 에 있어서의 노광량을 200 mJ/㎠ 로 한 것 이외는 실시예 1 과 동일한 방법으로, 공정 (A) ∼ 공정 (B2) 까지를 실시했다. 광학 현미경으로 관찰한 결과, 표면에 배치된 전자 부품 접속용 접속 패드 (3) 의 표면하 5.0 ㎛ 까지 솔더 레지스트층 (2) 이 충전되어 있었다. 공정 (C2) 및 (C5) 에 있어서의 산소 분위기하에서의 비접촉 노광에 의해, 공정 (C1) 에 있어서의 밀착 노광으로 활성 광선 (6) 이 조사된 영역 이외의 솔더 레지스트층 (2) 표면의 광 중합이 억제되고, 결과적으로, 표면에 배치된 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주와 그 단부로부터 400 ㎛ 떨어진 외주 사이의 영역에 있는 두께 20 ㎛ 의 솔더 레지스트층 (2) 의 두께가 1.0 ㎛ 감소되어 있었다.
다음으로, 솔더 레지스트층 (2) 을 경화시키기 위해, 노광량 1000 mJ/㎠ 로 전체면 노광하고, 계속해서, 150 ℃ 에서 60 분간 열 경화 처리를 실시하여, 배선 기판을 얻었다. 광학 현미경으로 관찰한 결과, 두께 15 ㎛ 의 도체 배선 (7) 이 두께 30 ㎛ 와 19 ㎛ 의 솔더 레지스트층 (2) 에 의해 피복되고, 그 단차에 상당하는 두께 11 ㎛ 의 언더필 막기용 댐이 형성되어 있었다. 또, 두께 15 ㎛ 의 전자 부품 접속용 접속 패드 (3) 가 노출되어 있고, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 두께 10.0 ㎛ 의 솔더 레지스트층 (2) 이 충전되어 있었다.
다음으로, 표면에 배치된 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주와 그 단부로부터 400 ㎛ 떨어진 외주 사이의 영역에 있는 두께 19 ㎛ 의 솔더 레지스트층 (2) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.50 ㎛ 였다. 또, 인접하는 전자 부품 접속용 접속 패드 (3) 간의 솔더 레지스트층 (2) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.50 ㎛ 였다.
(실시예 3)
공정 (C2) 및 (C5) 에 있어서의 노광량을 1000 mJ/㎠ 로 한 것 이외는 실시예 1 과 동일한 방법으로, 공정 (A) ∼ 공정 (B2) 까지를 실시했다. 광학 현미경으로 관찰한 결과, 표면에 배치된 전자 부품 접속용 접속 패드 (3) 의 표면하 5.0 ㎛ 까지 솔더 레지스트층 (2) 이 충전되어 있고, 공정 (C2) 및 (C5) 에 있어서의 산소의 중합 저해에 의한 솔더 레지스트층 (2) 의 막 감소는 확인되지 않았다.
다음으로, 솔더 레지스트층 (2) 을 경화시키기 위해, 노광량 1000 mJ/㎠ 로 전체면 노광하고, 계속해서, 150 ℃ 에서 60 분간 열 경화 처리를 실시하여, 배선 기판을 얻었다. 광학 현미경으로 관찰한 결과, 두께 15 ㎛ 의 도체 배선 (7) 이 두께 30 ㎛ 와 20 ㎛ 의 솔더 레지스트층 (2) 에 의해 피복되고, 그 단차에 상당하는 두께 10 ㎛ 의 언더필 막기용 댐이 형성되어 있었다. 또, 두께 15 ㎛ 의 전자 부품 접속용 접속 패드 (3) 가 노출되어 있고, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 두께 10.0 ㎛ 의 솔더 레지스트층 (2) 이 충전되어 있었다.
다음으로, 표면에 배치된 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주와 그 단부로부터 400 ㎛ 떨어진 외주 사이의 영역에 있는 두께 20 ㎛ 의 솔더 레지스트층 (2) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.30 ㎛ 였다. 또, 인접하는 전자 부품 접속용 접속 패드 (3) 간의 솔더 레지스트층 (2) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.30 ㎛ 였다.
(실시예 4)
공정 (C2) 및 (C5) 에 있어서, 밀착 노광 방식으로 노광을 실시한 것 이외는, 실시예 1 과 동일한 방법으로, 공정 (A) ∼ 공정 (B2) 까지를 실시했다. 광학 현미경으로 관찰한 결과, 전자 부품 접속용 접속 패드 (3) 의 표면하 5.0 ㎛ 까지, 전자 부품 접속용 접속 패드 (3) 간에 솔더 레지스트층 (2) 이 충전되어 있었다. 공정 (C2) 및 (C5) 에 있어서, 밀착 노광 시의 에어 빼기를 충분히 실시함으로써, 비산소 분위기하에서 노광을 실시했기 때문에, 솔더 레지스트층 (2) 표면이 조면화되지 않고, 결과적으로, 솔더 레지스트층 (2) 의 두께는 감소하지 않았다.
다음으로, 솔더 레지스트층 (2) 을 경화시키기 위해, 노광량 1000 mJ/㎠ 로 전체면 노광하고, 계속해서, 150 ℃ 에서 60 분간 열 경화 처리를 실시하여, 배선 기판을 얻었다. 광학 현미경으로 관찰한 결과, 두께 15 ㎛ 의 도체 배선 (7) 이 두께 30 ㎛ 와 20 ㎛ 의 솔더 레지스트층 (2) 에 의해 피복되고, 그 단차에 상당하는 두께 10 ㎛ 의 언더필 막기용 댐이 형성되어 있었다. 또, 두께 15 ㎛ 의 전자 부품 접속용 접속 패드 (3) 가 노출되어 있고, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 두께 10.0 ㎛ 의 솔더 레지스트층 (2) 이 충전되어 있었다.
다음으로, 표면에 배치된 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주와 그 단부로부터 400 ㎛ 떨어진 외주 사이의 영역에 있는 두께 20 ㎛ 의 솔더 레지스트층 (2) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.10 ㎛ 였다. 또, 인접하는 전자 부품 접속용 접속 패드 (3) 간의 솔더 레지스트층 (2) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.10 ㎛ 였다.
실시예 1 ∼ 4 에서는, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 충분한 두께의 솔더 레지스트층 (2) 이 있기 때문에, 전자 부품을 실장할 때에 땜납에 의한 전기적인 단락이 일어나는 것을 확실하게 방지할 수 있었다. 또, 실시예 1 ∼ 4 에서 제작된 회로 기판은, 언더필이 전자 부품과 회로 기판의 공극으로부터 주위로 흘러넘쳐 버리는 것을 방지하기 위한 댐 구조를 가지고 있고, 전자 부품과 회로 기판의 접속 신뢰성을 확보하기 위해서 충분한 언더필을 충전했을 때에도, 언더필이 전자 부품과 회로 기판의 공극으로부터 주위로 유출되는 일 없이, 전기적인 작동에 악영향을 미치는 것을 방지할 수 있었다. 실시예 1 ∼ 4 를 비교하면, 전자 부품 접속용 접속 패드 (3) 간 및 주위의 솔더 레지스트층 (2) 의 표면이 평활한 실시예 4 에서 제조된 배선 기판보다, 실시예 1 ∼ 3 에서 제조된 배선 기판이, 언더필과의 밀착성이 높아, 접속 신뢰성이 우수하였다.
(비교예 1)
비교예 1 은, 도 6 에 나타낸 종래 기술에 의한 배선 기판의 제조 방법에 관한 예이다.
<공정 (A)>
세미 애디티브법을 이용하여, 표면에 도체 배선 (7) 이 형성된 회로 기판 (1) (면적 170 mm × 200 mm, 도체 두께 15 ㎛, 기판 두께 0.4 mm) 을 제작했다. 표면측에는 전자 부품 접속용 접속 패드 (3) 로서 사용되는 선폭 25 ㎛, 간격 50 ㎛ 의 도체 배선이 있다. 다음으로, 진공 라미네이터를 사용하여, 두께 25 ㎛ 의 솔더 레지스트 필름 (타이요 잉크 제조 (주) 제조, 상품명 : PFR-800 AUS410) 을 상기 회로 기판 (1) 의 표면에 진공 열압착시켰다 (라미네이트 온도 75 ℃, 흡인 시간 30 초, 가압 시간 10 초). 이로써, 솔더 레지스트층 (2) 이 형성되었다. 솔더 레지스트층 (2) 에서는, 절연층 (4) 표면으로부터의 두께가 30 ㎛ 이며, 전자 부품 접속용 접속 패드 (3) 상의 두께는 15 ㎛ 였다.
<공정 (C1)>
솔더 레지스트층 (2) 에 대해, 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주보다 외측의 영역에 활성 광선 (6) 이 조사되는 패턴의 포토마스크 (5) 를 사용하여, 노광량 200 mJ/㎠ 로 밀착 노광을 실시했다.
<공정 (B)>
솔더 레지스트층 (2) 상의 지지층 필름을 박리한 후, 10 질량% 의 메타규산나트륨 수용액 (액 온도 25 ℃) 을 박막화 처리액으로서 사용하고, 박막화 처리면을 위로 하여 박막화 처리액에 회로 기판 (1) 을 50 초간 침지시켜 미셀화 처리 (박막화 처리) 를 실시했다. 그 후, 미셀 제거액 (액 온도 25 ℃) 의 스프레이에 의한 미셀 제거 처리, 수세 처리 (액 온도 25 ℃) 및 건조 처리를 실시하고, 비노광부의 솔더 레지스트층 (2) 의 두께가 전자 부품 접속용 접속 패드 (3) 의 표면하 5.0 ㎛ 가 될 때까지, 평균 20 ㎛ 의 솔더 레지스트층 (2) 을 박막화했다. 광학 현미경으로 관찰한 결과, 솔더 레지스트층 (2) 의 표면에 처리 불균일은 없고, 양호한 면내 균일성을 얻을 수 있었다.
<공정 (C3)>
솔더 레지스트층 (2) 에 대해, 공정 (B) 에 있어서 박막화된 영역 부분 및 그 박막화된 영역의 경계부로부터 200 ㎛ 외측까지의 영역에, 활성 광선 (6) 이 조사되는 패턴의 포토마스크 (5) 를 사용하여, 산소 분위기하에서의 비접촉 노광에 의해, 노광량 400 mJ/㎠ 로 노광을 실시했다.
다음으로, 솔더 레지스트층 (2) 을 경화시키기 위해, 노광량 1000 mJ/㎠ 로 전체면 노광하고, 계속해서, 150 ℃ 에서 60 분간 열 경화 처리를 실시하여, 배선 기판을 얻었다. 광학 현미경으로 관찰한 결과, 두께 15 ㎛ 의 도체 배선 (7) 이 두께 30 ㎛ 의 솔더 레지스트층 (2) 에 의해 피복되고, 두께 15 ㎛ 의 전자 부품 접속용 접속 패드 (3) 가 노출되어 있고, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 두께 10.0 ㎛ 의 솔더 레지스트층 (2) 이 충전되어 있었다.
다음으로, 인접하는 전자 부품 접속용 접속 패드 (3) 간의 솔더 레지스트층 (2) 의 표면 조도를 측정했다. 초심도 형상 측정 현미경 (주식회사 키엔스 (KEYENCE) 제조, 품번 「VK-8500」) 을 사용하여 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.40 ㎛ 였다.
비교예 1 에서는, 전자 부품을 실장할 때, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 충분한 두께의 솔더 레지스트층 (2) 이 있고, 땜납에 의한 전기적인 단락을 확실하게 방지할 수 있었다. 그러나, 비교예 1 에서 제작된 회로 기판은, 언더필이 전자 부품과 회로 기판의 공극으로부터 주위로 흘러넘쳐 버리는 것을 방지하기 위한 댐 구조를 가지지 않았다. 그 때문에, 전자 부품과 회로 기판의 접속 신뢰성을 확보하기 위해서 충분한 언더필을 충전했을 때에, 언더필이 전자 부품과 회로 기판의 공극으로부터 주위로 유출되어, 전기적 작동 불량이 발생했다.
실시예 5 ∼ 8 은, 도 4a 및 도 4b 에 나타낸 배선 기판의 제조 방법 (2) 에 관한 예이다.
(실시예 5)
<공정 (A1)>
세미 애디티브법을 이용하여, 표면에 도체 배선 (7) 이 형성된 회로 기판 (1) (면적 170 mm × 200 mm, 도체 두께 15 ㎛, 기판 두께 0.4 mm) 을 제작했다. 표면에는 전자 부품 접속용 접속 패드 (3) 로서 사용되는 선폭 25 ㎛, 간격 50 ㎛ 의 도체 배선이 있다. 다음으로, 진공 라미네이터를 사용하여, 두께 15 ㎛ 의 솔더 레지스트 필름 (타이요 잉크 제조 (주) 제조, 상품명 : PFR-800 AUS410) 을 상기 회로 기판 (1) 의 표면에 진공 열압착시켰다 (라미네이트 온도 75 ℃, 흡인 시간 30 초, 가압 시간 10 초). 이로써, 제 1 솔더 레지스트층 (2-1) 이 형성되었다. 제 1 솔더 레지스트층 (2-1) 에서는, 절연층 (4) 표면으로부터의 두께가 20 ㎛ 이며, 전자 부품 접속용 접속 패드 (3) 상의 두께는 5 ㎛ 였다.
<공정 (C1)>
제 1 솔더 레지스트층 (2-1) 에 대해, 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주보다 외측의 영역에 활성 광선 (6) 이 조사되는 패턴의 포토마스크 (5) 를 사용하여, 노광량 200 mJ/㎠ 로 밀착 노광을 실시했다.
<공정 (B1)>
제 1 솔더 레지스트층 (2-1) 상의 지지층 필름을 박리한 후, 10 질량% 의 메타규산나트륨 수용액 (액 온도 25 ℃) 을 박막화 처리액으로서 사용하고, 박막화 처리면을 위로 하여 박막화 처리액에 회로 기판 (1) 을 25 초간 침지시켜 미셀화 처리 (박막화 처리) 를 실시했다. 그 후, 미셀 제거액 (액 온도 25 ℃) 의 스프레이에 의한 미셀 제거 처리, 수세 처리 (액 온도 25 ℃) 및 건조 처리를 실시하고, 비노광부의 제 1 솔더 레지스트층 (2-1) 의 두께가 전자 부품 접속용 접속 패드 (3) 의 표면하 5.0 ㎛ 가 될 때까지, 평균 10 ㎛ 의 제 1 솔더 레지스트층 (2-1) 을 박막화했다. 광학 현미경으로 관찰한 결과, 제 1 솔더 레지스트층 (2-1) 의 표면에 처리 불균일은 없고, 양호한 면내 균일성을 얻을 수 있었다.
<공정 (C3)>
제 1 솔더 레지스트층 (2-1) 에 대해, 공정 (B1) 에 있어서 박막화된 영역에, 활성 광선 (6) 이 조사되는 패턴의 포토마스크 (5) 를 사용하여, 산소 분위기하에서의 비접촉 노광에 의해, 노광량 400 mJ/㎠ 로 노광을 실시했다.
<공정 (A2)>
진공 라미네이터를 사용하여, 두께 15 ㎛ 의 솔더 레지스트 필름 (타이요 잉크 제조 (주) 제조, 상품명 : PFR-800 AUS410) 을, 공정 (C3) 까지 완료된 회로 기판 (1) 의 제 1 솔더 레지스트층 (2-1) 상에, 진공 열압착시켰다 (라미네이트 온도 75 ℃, 흡인 시간 30 초, 가압 시간 10 초). 이로써, 제 2 솔더 레지스트층 (2-2) 이 형성되었다. 제 2 솔더 레지스트층 (2-2) 에서는, 절연층 (4) 표면으로부터의 두께가 30 ㎛ 였다.
<공정 (C4)>
제 2 솔더 레지스트층 (2-2) 에 대해, 전자 부품 접속용 접속 패드 (3) 의 단부로부터 400 ㎛ 떨어진 외주보다 외측의 영역에, 활성 광선 (6) 이 조사되는 패턴의 포토마스크 (5) 를 사용하여, 노광량 200 mJ/㎠ 로 밀착 노광을 실시했다.
<공정 (D)>
1 질량% 의 탄산나트륨 수용액 (액 온도 30 ℃, 스프레이압 0.15 MPa) 을 사용하여 30 초간 현상을 실시하고, 비노광부의 제 2 솔더 레지스트층 (2-2) 을 제거했다. 이로써, 언더필 막기용 댐을 형성함과 함께, 제 2 솔더 레지스트층 (2-2) 에 의해 덮여 있던 제 1 솔더 레지스트층 (2-1) 으로부터 노출된 상태의 전자 부품 접속용 접속 패드 (3) 와 그 주위의 제 1 솔더 레지스트층 (2-1) 이 다시 노출되었다. 광학 현미경으로 관찰한 결과, 표면에 배치된 전자 부품 접속용 접속 패드 (3) 의 표면하 5.5 ㎛ 까지 제 1 솔더 레지스트층 (2-1) 이 충전되어 있었다. 공정 (C3) 에 있어서의 산소 분위기하에서의 비접촉 노광에 의해, 표면에 배치된 전자 부품 접속용 접속 패드 (3) 간의 제 1 솔더 레지스트층 (2-1) 표면의 광 중합이 억제되고, 결과적으로, 제 1 솔더 레지스트층 (2-1) 의 두께가 0.5 ㎛ 감소되어 있었다.
다음으로, 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 을 경화시키기 위해, 노광량 1000 mJ/㎠ 로 전체면 노광하고, 계속해서, 150 ℃ 에서 60 분간 열 경화 처리를 실시하여, 배선 기판을 얻었다. 광학 현미경으로 관찰한 결과, 두께 15 ㎛ 의 도체 배선 (7) 이 두께 30 ㎛ 와 20 ㎛ 의 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 에 의해 피복되고, 그 단차에 상당하는 두께 10 ㎛ 의 언더필 막기용 댐이 형성되어 있었다. 또, 두께 15 ㎛ 의 전자 부품 접속용 접속 패드 (3) 가 노출되어 있고, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 두께 9.5 ㎛ 의 제 1 솔더 레지스트층 (2-1) 이 충전되어 있었다.
다음으로, 제 1 면에 배치된 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주와 그 단부로부터 400 ㎛ 떨어진 외주 사이의 영역에 있는 두께 20 ㎛ 의 제 1 솔더 레지스트층 (2-1) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.05 ㎛ 였다. 또, 인접하는 전자 부품 접속용 접속 패드 (3) 간의 영역의 제 1 솔더 레지스트층 (2-1) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.40 ㎛ 였다.
(실시예 6)
공정 (C3) 에 있어서의 노광량을 200 mJ/㎠ 로 한 것 이외는 실시예 5 와 동일한 방법으로, 공정 (A1) ∼ 공정 (D) 까지를 실시했다. 광학 현미경으로 관찰한 결과, 표면에 배치된 전자 부품 접속용 접속 패드 (3) 의 표면하 6.0 ㎛ 까지 제 1 솔더 레지스트층 (2-1) 이 충전되어 있었다. 공정 (C3) 에 있어서의 산소 분위기하에서의 비접촉 노광에 의해, 표면에 배치된 전자 부품 접속용 접속 패드 (3) 간의 제 1 솔더 레지스트층 (2-1) 표면의 광 중합이 억제되고, 결과적으로, 제 1 솔더 레지스트층 (2-1) 의 두께가 1.0 ㎛ 감소되어 있었다.
다음으로, 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 을 경화시키기 위해, 노광량 1000 mJ/㎠ 로 전체면 노광하고, 계속해서, 150 ℃ 에서 60 분간 열 경화 처리를 실시하여, 배선 기판을 얻었다. 광학 현미경으로 관찰한 결과, 두께 15 ㎛ 의 도체 배선 (7) 이 두께 30 ㎛ 와 20 ㎛ 의 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 에 의해 피복되고, 그 단차에 상당하는 두께 10 ㎛ 의 언더필 막기용 댐이 형성되어 있었다. 또, 두께 15 ㎛ 의 전자 부품 접속용 접속 패드 (3) 가 노출되어 있고, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 두께 9.0 ㎛ 의 제 1 솔더 레지스트층 (2-1) 이 충전되어 있었다.
다음으로, 표면에 배치된 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주와 그 단부로부터 400 ㎛ 떨어진 외주 사이의 영역에 있는 두께 20 ㎛ 의 제 1 솔더 레지스트층 (2-1) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.05 ㎛ 였다. 또, 인접하는 전자 부품 접속용 접속 패드 (3) 간의 영역의 제 1 솔더 레지스트층 (2-1) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.50 ㎛ 였다.
(실시예 7)
공정 (C3) 에 있어서의 노광량을 1000 mJ/㎠ 로 한 것 이외는 실시예 5 와 동일한 방법으로, 공정 (A1) ∼ 공정 (D) 까지를 실시했다. 광학 현미경으로 관찰한 결과, 표면에 배치된 전자 부품 접속용 접속 패드 (3) 의 표면하 5.0 ㎛ 까지 제 1 솔더 레지스트층 (2-1) 이 충전되어 있고, 공정 (C3) 에 있어서의 산소의 중합 저해에 의한 제 1 솔더 레지스트층 (2-1) 의 막감소는 확인되지 않았다.
다음으로, 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 을 경화시키기 위해, 노광량 1000 mJ/㎠ 로 전체면 노광하고, 계속해서, 150 ℃ 에서 60 분간 열 경화 처리를 실시했다. 광학 현미경으로 관찰한 결과, 두께 15 ㎛ 의 도체 배선 (7) 이 두께 30 ㎛ 와 20 ㎛ 의 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 에 의해 피복되고, 그 단차에 상당하는 두께 10 ㎛ 의 언더필 막기용 댐이 형성되어 있었다. 또, 두께 15 ㎛ 의 전자 부품 접속용 접속 패드 (3) 가 노출되어 있고, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 두께 10.0 ㎛ 의 제 1 솔더 레지스트층 (2-1) 이 충전되어 있었다.
다음으로, 표면에 배치된 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주와 그 단부로부터 400 ㎛ 떨어진 외주 사이의 영역에 있는 두께 20 ㎛ 의 제 1 솔더 레지스트층 (2-1) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.05 ㎛ 였다. 또, 인접하는 전자 부품 접속용 접속 패드 (3) 간의 영역의 제 1 솔더 레지스트층 (2-1) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.30 ㎛ 였다.
(실시예 8)
공정 (C3) 에 있어서, 밀착 노광 방식으로 노광을 실시한 것 이외는, 실시예 5 와 동일한 방법으로, 공정 (A1) ∼ 공정 (D) 까지를 실시했다. 광학 현미경으로 관찰한 결과, 표면에 배치된 전자 부품 접속용 접속 패드 (3) 의 표면하 5.0 ㎛ 까지 제 1 솔더 레지스트층 (2-1) 이 충전되어 있었다. 공정 (C3) 에 있어서, 밀착 노광 시의 에어 빼기를 충분히 실시함으로써, 비산소 분위기하에서 노광을 실시했기 때문에, 제 1 솔더 레지스트층 (2-1) 표면이 조면화되지 않고, 결과적으로, 제 1 솔더 레지스트층 (2-1) 의 두께는 감소하지 않았다.
다음으로, 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 을 경화시키기 위해, 노광량 1000 mJ/㎠ 로 전체면 노광하고, 계속해서, 150 ℃ 에서 60 분간 열 경화 처리를 실시했다. 광학 현미경으로 관찰한 결과, 두께 15 ㎛ 의 도체 배선 (7) 이 두께 30 ㎛ 와 20 ㎛ 의 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 에 의해 피복되고, 그 단차에 상당하는 두께 10 ㎛ 의 언더필 막기용 댐이 형성되어 있었다. 또, 두께 15 ㎛ 의 전자 부품 접속용 접속 패드 (3) 가 노출되어 있고, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 두께 10.0 ㎛ 의 제 1 솔더 레지스트층 (2-1) 이 충전되어 있었다.
다음으로, 표면에 배치된 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주와 그 단부로부터 400 ㎛ 떨어진 외주 사이의 영역에 있는 두께 20 ㎛ 의 제 1 솔더 레지스트층 (2-1) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.05 ㎛ 였다. 또, 인접하는 전자 부품 접속용 접속 패드 (3) 간의 제 1 솔더 레지스트층 (2-1) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.10 ㎛ 였다.
실시예 5 ∼ 8 에서는, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 충분한 두께의 제 1 솔더 레지스트층 (2-1) 이 있기 때문에, 전자 부품을 실장할 때에 땜납에 의한 전기적인 단락이 일어나는 것을 확실하게 방지할 수 있었다. 또, 실시예 5 ∼ 8 에서 제작된 회로 기판은, 언더필이 전자 부품과 회로 기판의 공극으로부터 주위로 흘러넘쳐 버리는 것을 방지하기 위한 댐 구조를 가지고 있고, 전자 부품과 회로 기판의 접속 신뢰성을 확보하기 위해서 충분한 언더필을 충전했을 때에도, 언더필이 전자 부품과 회로 기판의 공극으로부터 주위로 유출되는 일 없이, 전기적인 작동에 악영향을 미치는 것을 방지할 수 있었다. 실시예 5 ∼ 8 을 비교하면, 전자 부품 접속용 접속 패드 (3) 간의 제 1 솔더 레지스트층 (2-1) 의 표면이 평활한 실시예 8 에서 제조된 배선 기판보다, 실시예 5 ∼ 7 에서 제조된 배선 기판이, 언더필과의 밀착성이 높아, 접속 신뢰성이 우수하였다.
실시예 9 ∼ 12 는, 도 5a 및 도 5b 에 나타낸 배선 기판의 제조 방법 (3) 에 관한 예이다.
(실시예 9)
<공정 (A1)>
세미 애디티브법을 이용하여, 표면에 도체 배선 (7) 이 형성된 회로 기판 (1) (면적 170 mm × 200 mm, 도체 두께 15 ㎛, 기판 두께 0.4 mm) 을 제작했다. 표면에는 전자 부품 접속용 접속 패드 (3) 로서 사용되는 선폭 25 ㎛, 간격 50 ㎛ 의 도체 배선이 있다. 다음으로, 진공 라미네이터를 사용하여, 두께 15 ㎛ 의 솔더 레지스트 필름 (타이요 잉크 제조 (주) 제조, 상품명 : PFR-800 AUS410) 을 상기 회로 기판 (1) 의 표면에 진공 열압착시켰다 (라미네이트 온도 75 ℃, 흡인 시간 30 초, 가압 시간 10 초). 이로써, 제 1 솔더 레지스트층 (2-1) 이 형성되었다. 제 1 솔더 레지스트층 (2-1) 에서는, 절연층 (4) 표면으로부터의 두께가 20 ㎛ 이며, 전자 부품 접속용 접속 패드 (3) 상의 두께는 5 ㎛ 였다.
<공정 (B1)>
제 1 솔더 레지스트층 (2-1) 상의 지지층 필름을 박리한 후, 10 질량% 의 메타규산나트륨 수용액 (액 온도 25 ℃) 을 박막화 처리액으로서 사용하고, 박막화 처리면을 위로 하여 박막화 처리액에 회로 기판 (1) 을 25 초간 침지시켜 미셀화 처리 (박막화 처리) 를 실시했다. 그 후, 미셀 제거액 (액 온도 25 ℃) 의 스프레이에 의한 미셀 제거 처리, 수세 처리 (액 온도 25 ℃) 및 건조 처리를 실시하고, 비노광부의 제 1 솔더 레지스트층 (2-1) 의 두께가 전자 부품 접속용 접속 패드 (3) 의 표면하 5.0 ㎛ 가 될 때까지, 평균 10 ㎛ 의 제 1 솔더 레지스트층 (2-1) 을 박막화했다. 광학 현미경으로 관찰한 결과, 제 1 솔더 레지스트층 (2-1) 의 표면에 처리 불균일은 없고, 양호한 면내 균일성을 얻을 수 있었다.
<공정 (C3)>
제 1 솔더 레지스트층 (2-1) 에 대해, 공정 (B1) 에 있어서 박막화된 영역에, 활성 광선 (6) 이 조사되는 패턴의 포토마스크 (5) 를 사용하여, 산소 분위기하에서의 비접촉 노광에 의해, 노광량 400 mJ/㎠ 로 노광을 실시했다.
<공정 (A2)>
진공 라미네이터를 사용하여, 두께 20 ㎛ 의 솔더 레지스트 필름 (타이요 잉크 제조 (주) 제조, 상품명 : PFR-800 AUS410) 을, 공정 (C3) 까지 완료된 회로 기판 (1) 의 제 1 솔더 레지스트층 (2-1) 상에, 진공 열압착시켰다 (라미네이트 온도 75 ℃, 흡인 시간 30 초, 가압 시간 10 초). 이로써, 제 2 솔더 레지스트층 (2-2) 이 형성되었다. 제 2 솔더 레지스트층 (2-2) 에서는, 절연층 (4) 표면으로부터의 두께가 30 ㎛ 였다.
<공정 (C4)>
제 2 솔더 레지스트층 (2-2) 에 대해, 전자 부품 접속용 접속 패드 (3) 의 단부로부터 400 ㎛ 떨어진 외주보다 외측의 영역에, 활성 광선 (6) 이 조사되는 패턴의 포토마스크 (5) 를 사용하여, 노광량 200 mJ/㎠ 로 밀착 노광을 실시했다.
<공정 (B3)>
제 2 솔더 레지스트층 (2-2) 상의 지지층 필름을 박리한 후, 10 질량% 의 메타규산나트륨 수용액 (액 온도 25 ℃) 을 박막화 처리액으로서 사용하고, 박막화 처리면을 위로 하여 박막화 처리액에 회로 기판 (1) 을 25 초간 침지시켜 미셀화 처리 (박막화 처리) 를 실시했다. 그 후, 미셀 제거액 (액 온도 25 ℃) 의 스프레이에 의한 미셀 제거 처리, 수세 처리 (액 온도 25 ℃) 및 건조 처리를 실시하고, 비노광부의 제 2 솔더 레지스트층 (2-2) 의 두께가 전자 부품 접속용 접속 패드 (3) 의 표면 상 5.0 ㎛ 가 될 때까지, 평균 10 ㎛ 의 제 2 솔더 레지스트층 (2-2) 을 박막화했다. 광학 현미경으로 관찰한 결과, 제 2 솔더 레지스트층 (2-2) 의 표면에 처리 불균일은 없고, 양호한 면내 균일성을 얻을 수 있었다.
<공정 (C6)>
제 2 솔더 레지스트층 (2-2) 에 대해, 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주보다 외측의 영역에, 활성 광선 (6) 이 조사되는 패턴의 포토마스크 (5) 를 사용하여, 산소 분위기하에서의 비접촉 노광에 의해, 노광량 400 mJ/㎠ 로 노광을 실시했다.
<공정 (D)>
1 질량% 의 탄산나트륨 수용액 (액 온도 30 ℃, 스프레이압 0.15 MPa) 을 사용하여 30 초간 현상을 실시하고, 비노광부의 제 2 솔더 레지스트층 (2-2) 을 제거했다. 이로써, 언더필 막기용 댐을 형성함과 함께, 제 2 솔더 레지스트층 (2-2) 에 의해 덮여 있던 제 1 솔더 레지스트층 (2-1) 으로부터 노출된 상태의 전자 부품 접속용 접속 패드 (3) 와 그 주위의 제 1 솔더 레지스트층 (2-1) 이 다시 노출되었다. 광학 현미경으로 관찰한 결과, 표면에 배치된 전자 부품 접속용 접속 패드 (3) 의 표면하 5.5 ㎛ 까지 제 1 솔더 레지스트층 (2-1) 이 충전되어 있었다. 공정 (C3) 에 있어서의 산소 분위기하에서의 비접촉 노광에 의해, 표면에 배치된 전자 부품 접속용 접속 패드 (3) 간의 제 1 솔더 레지스트층 (2-1) 표면의 광 중합이 억제되고, 결과적으로, 제 1 솔더 레지스트층 (2-1) 의 두께가 0.5 ㎛ 감소되어 있었다. 또, 공정 (C6) 에 있어서의 산소 분위기하에서의 비접촉 노광에 의해, 표면에 배치된 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주와 그 단부로부터 400 ㎛ 떨어진 외주 사이의 영역에 있는 두께 20 ㎛ 의 제 2 솔더 레지스트층 (2-2) 의 표면의 광 중합이 억제되고, 결과적으로, 두께 20 ㎛ 의 제 2 솔더 레지스트층 (2-2) 의 표면의 두께가 0.5 ㎛ 감소되어 있었다.
다음으로, 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 을 경화시키기 위해, 노광량 1000 mJ/㎠ 로 전체면 노광하고, 계속해서, 150 ℃ 에서 60 분간 열 경화 처리를 실시하여, 배선 기판을 얻었다. 광학 현미경으로 관찰한 결과, 두께 15 ㎛ 의 도체 배선 (7) 이 두께 30 ㎛ 와 19.5 ㎛ 의 제 2 솔더 레지스트층 (2-2) 에 의해 피복되고, 그 단차에 상당하는 두께 10.5 ㎛ 의 언더필 막기용 댐이 형성되어 있었다. 또, 두께 15 ㎛ 의 전자 부품 접속용 접속 패드 (3) 가 노출되어 있고, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 두께 9.5 ㎛ 의 제 1 솔더 레지스트층 (2-1) 이 충전되어 있었다.
다음으로, 표면에 배치된 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주와 그 단부로부터 400 ㎛ 떨어진 외주 사이의 영역에 있는 두께 19.5 ㎛ 의 제 2 솔더 레지스트층 (2-2) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.40 ㎛ 였다. 또, 인접하는 전자 부품 접속용 접속 패드 (3) 간의 영역의 제 1 솔더 레지스트층 (2-1) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.40 ㎛ 였다.
(실시예 10)
공정 (C3) 및 (C6) 에 있어서의 노광량을 200 mJ/㎠ 로 한 것 이외는 실시예 9 와 동일한 방법으로, 공정 (A1) ∼ 공정 (D) 까지를 실시했다. 광학 현미경으로 관찰한 결과, 표면에 배치된 전자 부품 접속용 접속 패드 (3) 의 표면하 6.0 ㎛ 까지 제 1 솔더 레지스트층 (2-1) 이 충전되어 있었다. 공정 (C3) 에 있어서의 산소 분위기하에서의 비접촉 노광에 의해, 표면에 배치된 전자 부품 접속용 접속 패드 (3) 간의 제 1 솔더 레지스트층 (2-1) 표면의 광 중합이 억제되고, 결과적으로, 제 1 솔더 레지스트층 (2-1) 의 두께가 1.0 ㎛ 감소되어 있었다. 또, 공정 (C6) 에 있어서의 산소 분위기하에서의 비접촉 노광에 의해, 표면에 배치된 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주와 그 단부로부터 400 ㎛ 떨어진 외주 사이의 영역에 있는 두께 20 ㎛ 의 제 2 솔더 레지스트층 (2-2) 의 표면의 광 중합이 억제되고, 결과적으로, 두께 20 ㎛ 의 제 2 솔더 레지스트층 (2-2) 의 표면의 두께가 1.0 ㎛ 감소되어 있었다.
다음으로, 솔더 레지스트층 (2-1 및 2-2) 을 경화시키기 위해, 노광량 1000 mJ/㎠ 로 전체면 노광하고, 계속해서, 150 ℃ 에서 60 분간 열 경화 처리를 실시하여, 배선 기판을 얻었다. 광학 현미경으로 관찰한 결과, 두께 15 ㎛ 의 도체 배선 (7) 이 두께 30 ㎛ 와 19 ㎛ 의 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 에 의해 피복되고, 그 단차에 상당하는 두께 11 ㎛ 의 언더필 막기용 댐이 형성되어 있었다. 또, 두께 15 ㎛ 의 전자 부품 접속용 접속 패드 (3) 가 노출되어 있고, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 두께 9.0 ㎛ 의 제 1 솔더 레지스트층 (2-1) 이 충전되어 있었다.
다음으로, 표면에 배치된 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주와 그 단부로부터 400 ㎛ 떨어진 외주 사이의 영역에 있는 두께 19 ㎛ 의 제 2 솔더 레지스트층 (2-2) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.50 ㎛ 였다. 또, 인접하는 전자 부품 접속용 접속 패드 (3) 간의 영역의 제 1 솔더 레지스트층 (2-1) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.50 ㎛ 였다.
(실시예 11)
공정 (C3) 및 (C6) 에 있어서의 노광량을 1000 mJ/㎠ 로 한 것 이외는 실시예 9 와 동일한 방법으로, 공정 (A1) ∼ 공정 (D) 까지를 실시했다. 광학 현미경으로 관찰한 결과, 표면에 배치된 전자 부품 접속용 접속 패드 (3) 의 표면하 5.0 ㎛ 까지 제 1 솔더 레지스트층 (2-1) 이 충전되어 있고, 공정 (C3) 및 (C6) 에 있어서의 산소의 중합 저해에 의한 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 의 막감소는 확인되지 않았다.
다음으로, 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 을 경화시키기 위해, 노광량 1000 mJ/㎠ 로 전체면 노광하고, 계속해서, 150 ℃ 에서 60 분간 열 경화 처리를 실시하여, 배선 기판을 얻었다. 광학 현미경으로 관찰한 결과, 두께 15 ㎛ 의 도체 배선 (7) 이 두께 30 ㎛ 와 20 ㎛ 의 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 에 의해 피복되고, 그 단차에 상당하는 두께 10 ㎛ 의 언더필 막기용 댐이 형성되어 있었다. 또, 두께 15 ㎛ 의 전자 부품 접속용 접속 패드 (3) 가 노출되어 있고, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 두께 10.0 ㎛ 의 제 1 솔더 레지스트층 (2-1) 이 충전되어 있었다.
다음으로, 표면에 배치된 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주와 그 단부로부터 400 ㎛ 떨어진 외주 사이의 영역에 있는 두께 20 ㎛ 의 제 2 솔더 레지스트층 (2-2) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.30 ㎛ 였다. 또, 인접하는 전자 부품 접속용 접속 패드 (3) 간의 영역의 제 1 솔더 레지스트층 (2-1) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.30 ㎛ 였다.
(실시예 12)
공정 (C3) 및 (C6) 에 있어서, 밀착 노광 방식으로 노광을 실시한 것 이외는, 실시예 9 와 동일한 방법으로, 공정 (A1) ∼ 공정 (D) 까지를 실시했다. 광학 현미경으로 관찰한 결과, 표면에 배치된 전자 부품 접속용 접속 패드 (3) 의 표면하 5.0 ㎛ 까지 제 1 솔더 레지스트층 (2-1) 이 충전되어 있었다. 공정 (C3) 및 (C6) 에 있어서, 밀착 노광 시의 에어 빼기를 충분히 실시함으로써, 비산소 분위기하에서 노광을 실시했기 때문에, 솔더 레지스트층 (2) 표면이 조면화되지 않고, 결과적으로, 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 의 두께는 감소하지 않았다.
다음으로, 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 을 경화시키기 위해, 노광량 1000 mJ/㎠ 로 전체면 노광하고, 계속해서, 150 ℃ 에서 60 분간 열 경화 처리를 실시했다. 광학 현미경으로 관찰한 결과, 두께 15 ㎛ 의 도체 배선 (7) 이 두께 30 ㎛ 와 20 ㎛ 의 제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2) 에 의해 피복되고, 그 단차에 상당하는 두께 10 ㎛ 의 언더필 막기용 댐이 형성되어 있었다. 또, 두께 15 ㎛ 의 전자 부품 접속용 접속 패드 (3) 가 노출되어 있고, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 두께 10 ㎛ 의 제 1 솔더 레지스트층 (2-1) 이 충전되어 있었다.
다음으로, 표면에 배치된 복수의 전자 부품 접속용 접속 패드 (3) 의 단부로부터 200 ㎛ 떨어진 외주와 그 단부로부터 400 ㎛ 떨어진 외주 사이의 영역에 있는 두께 20 ㎛ 의 제 2 솔더 레지스트층 (2-2) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.10 ㎛ 였다. 또, 인접하는 전자 부품 접속용 접속 패드 (3) 간의 제 1 솔더 레지스트층 (2-1) 의 표면 조도를 측정한 결과, 표면 조도 Ra 는 0.10 ㎛ 였다.
실시예 9 ∼ 12 에서는, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 충분한 두께의 제 1 솔더 레지스트층 (2-1) 이 있기 때문에, 전자 부품을 실장할 때에 땜납에 의한 전기적인 단락이 일어나는 것을 확실하게 방지할 수 있었다. 또, 실시예 9 ∼ 12 에서 제작된 회로 기판은, 언더필이 전자 부품과 회로 기판의 공극으로부터 주위로 흘러넘쳐 버리는 것을 방지하기 위한 댐 구조를 가지고 있고, 전자 부품과 회로 기판의 접속 신뢰성을 확보하기 위해서 충분한 언더필을 충전했을 때에도, 언더필이 전자 부품과 회로 기판의 공극으로부터 주위로 유출되는 일 없이, 전기적인 작동에 악영향을 미치는 것을 방지할 수 있었다. 실시예 9 ∼ 12 를 비교하면, 전자 부품 접속용 접속 패드 (3) 간의 제 1 솔더 레지스트층 (2-1) 의 표면이 평활한 실시예 12 에서 제조된 배선 기판보다, 실시예 9 ∼ 11 에서 제조된 배선 기판이, 언더필과의 밀착성이 높아, 접속 신뢰성이 우수하였다.
상기에 설명한 바와 같이, 실시예 1 ∼ 12 에 의해 제조된 배선 기판은, 전자 부품 접속용 접속 패드 (3) 의 일부가 솔더 레지스트층 (2) (제 1 솔더 레지스트층 (2-1)) 으로부터 노출되고, 또한, 2 단 구조의 솔더 레지스트층 (2) (제 1 솔더 레지스트층 (2-1) 및 제 2 솔더 레지스트층 (2-2)) 에 의해 형성된 언더필 막기용 댐을 갖는다. 이 배선 기판을 사용하여 플립 칩 접속을 실시한 경우, 전자 부품과 배선 기판 사이에 충전하는 언더필이 주위에 흘러넘쳐, 전기적 접속 신뢰성에 악영향을 미치는 것을 방지할 수 있다. 또, 전자 부품 접속용 접속 패드 (3) 가 고밀도로 배치된 배선 기판에 있어서도, 인접하는 전자 부품 접속용 접속 패드 (3) 간에 충분한 두께의 솔더 레지스트층 (2) (제 1 솔더 레지스트층 (2-1)) 이 있기 때문에, 전자 부품을 실장할 때에 땜납에 의한 전기적인 단락이 일어나는 것을 확실하게 방지할 수 있다. 절연층 (4) 과 전자 부품 접속용 접속 패드 (3) 의 접착 강도 및 전자 부품 접속용 접속 패드 (3) 와 땜납의 접착 강도가 커져, 높은 접속 신뢰성이 얻어진다. 또한, 배선 기판의 제조 방법 (1) 의 공정 (C2) 및 (C5), 배선 기판의 제조 방법 (2) 의 공정 (C3), 배선 기판의 제조 방법 (3) 의 공정 (C3) 및 (C6) 에 있어서의 노광이 산소 분위기하에서의 비접촉 노광 방식에 의해 실시되고 있는 경우에는, 전자 부품 접속용 접속 패드 (3) 간이나 주위의 솔더 레지스트층 (2) (제 1 솔더 레지스트층 (2-1), 제 2 솔더 레지스트층 (2-2)) 표면이 충분히 조면화되어 있기 때문에, 언더필과의 밀착성이 좋아, 높은 접속 신뢰성이 얻어진다.
산업상 이용가능성
본 발명의 배선 기판의 제조 방법은, 예를 들어, 반도체 칩이나 다른 배선 기판 등의 전자 부품을 접속하기 위한 복수의 접속 패드를 갖는 배선 기판을 제조하는 용도에 적용할 수 있다.
1 : 회로 기판
2 : 솔더 레지스트층
2-1 : 제 1 솔더 레지스트층
2-2 : 제 2 솔더 레지스트층
3 : 전자 부품 접속용 접속 패드, 접속 패드
4 : 절연층
5 : 포토마스크
6 : 활성 광선
7 : 도체 배선

Claims (15)

  1. 절연층의 표면에 접속 패드가 형성된 회로 기판으로서, 회로 기판의 표면에 솔더 레지스트층을 가지며, 솔더 레지스트층으로부터 접속 패드의 일부가 노출되어 있는 배선 기판의 제조 방법에 있어서,
    (A) 절연층의 표면에 접속 패드가 형성된 회로 기판의 표면에, 솔더 레지스트층이 형성되는 공정,
    (C1) 솔더 레지스트층에 대해, 후공정인 공정 (B1) 에 있어서 박막화되는 영역 이외의 부분이 노광되는 공정,
    (B1) 박막화 처리액에 의해, 접속 패드가 노출되지 않는 범위에서, 비노광부의 솔더 레지스트층이 박막화되는 공정,
    (C2) 솔더 레지스트층에 대해, 후공정인 공정 (B2) 에 있어서 박막화되는 영역 이외의 부분이 노광되는 공정,
    (B2) 박막화 처리액에 의해, 접속 패드의 두께 이하가 될 때까지, 비노광부의 솔더 레지스트층이 박막화되어, 접속 패드의 일부를 노출하는 공정,
    (C5) 솔더 레지스트층에 대해, 공정 (B2) 에 있어서 박막화된 영역 부분이 노광되는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  2. 절연층의 표면에 접속 패드가 형성된 회로 기판으로서, 회로 기판의 표면에 솔더 레지스트층을 가지며, 솔더 레지스트층으로부터 접속 패드의 일부가 노출되어 있는 배선 기판의 제조 방법에 있어서,
    (A1) 절연층의 표면에 접속 패드가 형성된 회로 기판의 표면에, 제 1 솔더 레지스트층이 형성되는 공정,
    (C1) 제 1 솔더 레지스트층에 대해, 후공정인 공정 (B1) 에 있어서 박막화되는 영역 이외의 부분이 노광되는 공정,
    (B1) 박막화 처리액에 의해, 접속 패드의 두께 이하가 될 때까지, 비노광부의 제 1 솔더 레지스트층이 박막화되어, 접속 패드의 일부를 노출하는 공정,
    (C3) 제 1 솔더 레지스트층에 대해, 공정 (B1) 에 있어서 박막화된 영역 부분이 노광되는 공정,
    (A2) (C3) 공정까지 완료된 회로 기판의 제 1 솔더 레지스트층 상에, 제 2 솔더 레지스트층이 형성되는 공정,
    (C4) 제 2 솔더 레지스트층에 대해, 후공정인 공정 (D) 에 있어서 현상되는 영역 이외의 부분이 노광되는 공정,
    (D) 비노광부의 제 2 솔더 레지스트층이, 현상액에 의해 제거되는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  3. 절연층의 표면에 접속 패드가 형성된 회로 기판으로서, 회로 기판의 표면에 솔더 레지스트층을 가지며, 솔더 레지스트층으로부터 접속 패드의 일부가 노출되어 있는 배선 기판의 제조 방법에 있어서,
    (A1) 절연층의 표면에 접속 패드가 형성된 회로 기판의 표면에, 제 1 솔더 레지스트층이 형성되는 공정,
    (B1) 박막화 처리액에 의해, 접속 패드의 두께 이하가 될 때까지, 비노광부의 제 1 솔더 레지스트층이 박막화되어, 접속 패드의 일부를 노출하는 공정,
    (C3) 제 1 솔더 레지스트층에 대해, 공정 (B1) 에 있어서 박막화된 영역 부분이 노광되는 공정,
    (A2) (C3) 공정까지 완료된 회로 기판의 제 1 솔더 레지스트층 상에, 제 2 솔더 레지스트층이 형성되는 공정,
    (C4) 제 2 솔더 레지스트층에 대해, 후공정인 공정 (B3) 에 있어서 박막화되는 영역 이외의 부분이 노광되는 공정,
    (B3) 박막화 처리액에 의해, 접속 패드가 노출되지 않는 범위에서, 비노광부의 제 2 솔더 레지스트층이 박막화되는 공정,
    (C6) 제 2 솔더 레지스트층에 대해, 후공정인 공정 (D) 에 있어서 현상되는 영역 이외의 부분이 노광되는 공정,
    (D) 비노광부의 제 2 솔더 레지스트가, 현상액에 의해 제거되는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  4. 제 1 항에 있어서,
    공정 (C2) 및 공정 (C5) 에 있어서의 노광이, 산소 분위기하에서의 비접촉 노광 방식에 의해 실시되는, 배선 기판의 제조 방법.
  5. 제 2 항에 있어서,
    공정 (C3) 에 있어서의 노광이, 산소 분위기하에서의 비접촉 노광 방식에 의해 실시되는, 배선 기판의 제조 방법.
  6. 제 3 항에 있어서,
    공정 (C3) 및 공정 (C6) 에 있어서의 노광이, 산소 분위기하에서의 비접촉 노광 방식에 의해 실시되는, 배선 기판의 제조 방법.
  7. 제 1 항 또는 제 4 항에 있어서,
    공정 (C2) 및 공정 (C5) 에 있어서의 노광량이, 공정 (C1) 에 있어서의 노광량의 1 배 이상 5 배 이하인, 배선 기판의 제조 방법.
  8. 제 2 항 또는 제 5 항에 있어서,
    공정 (C3) 에 있어서의 노광량이, 공정 (C1) 에 있어서의 노광량의 1 배 이상 5 배 이하인, 배선 기판의 제조 방법.
  9. 제 3 항 또는 제 6 항에 있어서,
    공정 (C3) 및 공정 (C6) 에 있어서의 노광량이, 공정 (C4) 에 있어서의 노광량의 1 배 이상 5 배 이하인, 배선 기판의 제조 방법.
  10. 제 1 항 또는 제 4 항에 있어서,
    공정 (B1) 및 공정 (B2) 에 있어서의 솔더 레지스트층의 박막화 처리가, 박막화 처리면을 위로 하여 실시되는, 배선 기판의 제조 방법.
  11. 제 2 항 또는 제 5 항에 있어서,
    공정 (B1) 에 있어서의 솔더 레지스트층의 박막화 처리가, 박막화 처리면을 위로 하여 실시되는, 배선 기판의 제조 방법.
  12. 제 3 항 또는 제 6 항에 있어서,
    공정 (B1) 및 공정 (B3) 에 있어서의 솔더 레지스트층의 박막화 처리가, 박막화 처리면을 위로 하여 실시되는, 배선 기판의 제조 방법.
  13. 제 7 항에 있어서,
    공정 (B1) 및 공정 (B2) 에 있어서의 솔더 레지스트층의 박막화 처리가, 박막화 처리면을 위로 하여 실시되는, 배선 기판의 제조 방법.
  14. 제 8 항에 있어서,
    공정 (B1) 에 있어서의 솔더 레지스트층의 박막화 처리가, 박막화 처리면을 위로 하여 실시되는, 배선 기판의 제조 방법.
  15. 제 9 항에 있어서,
    공정 (B1) 및 공정 (B3) 에 있어서의 솔더 레지스트층의 박막화 처리가, 박막화 처리면을 위로 하여 실시되는, 배선 기판의 제조 방법.
KR1020157030883A 2013-06-14 2014-06-05 배선 기판의 제조 방법 KR102082641B1 (ko)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
JP2013125179 2013-06-14
JPJP-P-2013-125179 2013-06-14
JPJP-P-2013-131839 2013-06-24
JP2013131839 2013-06-24
JPJP-P-2013-139706 2013-07-03
JP2013139706 2013-07-03
JPJP-P-2013-150824 2013-07-19
JP2013150824 2013-07-19
JPJP-P-2013-150825 2013-07-19
JP2013150825 2013-07-19
JP2013151335 2013-07-22
JPJP-P-2013-151335 2013-07-22
JPJP-P-2014-111574 2014-05-29
JP2014111574 2014-05-29
PCT/JP2014/064929 WO2014199890A1 (ja) 2013-06-14 2014-06-05 配線基板の製造方法

Publications (2)

Publication Number Publication Date
KR20160020407A true KR20160020407A (ko) 2016-02-23
KR102082641B1 KR102082641B1 (ko) 2020-02-28

Family

ID=52022186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157030883A KR102082641B1 (ko) 2013-06-14 2014-06-05 배선 기판의 제조 방법

Country Status (5)

Country Link
JP (3) JP6224531B2 (ko)
KR (1) KR102082641B1 (ko)
CN (3) CN107846786B (ko)
TW (1) TWI700974B (ko)
WO (1) WO2014199890A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021215784A1 (ko) * 2020-04-20 2021-10-28 엘지이노텍 주식회사 회로기판
KR102674312B1 (ko) * 2023-01-13 2024-06-12 엘지이노텍 주식회사 반도체 패키지

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012702A (ja) * 2014-06-30 2016-01-21 ファナック株式会社 ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法
TWI645760B (zh) * 2017-10-27 2018-12-21 南亞電路板股份有限公司 電路板及其製造方法
CN108289388A (zh) * 2017-12-07 2018-07-17 江门崇达电路技术有限公司 一种预防上锡不良的pcb制作方法
JP7142604B2 (ja) 2019-05-15 2022-09-27 日本特殊陶業株式会社 配線基板およびその製造方法
TWI731376B (zh) * 2019-07-22 2021-06-21 頎邦科技股份有限公司 具有粗化防焊層的軟質線路基板及其製造方法
JP7498549B2 (ja) * 2019-09-11 2024-06-12 太陽ホールディングス株式会社 積層硬化体、硬化性樹脂組成物、ドライフィルム、および、積層硬化体の製造方法
JP7498550B2 (ja) * 2019-09-11 2024-06-12 太陽ホールディングス株式会社 積層硬化体、硬化性樹脂組成物、ドライフィルム、および、積層硬化体の製造方法
JP2021163851A (ja) * 2020-03-31 2021-10-11 三菱製紙株式会社 ソルダーレジストパターンの形成方法
CN113747681B (zh) * 2020-05-27 2023-01-17 庆鼎精密电子(淮安)有限公司 嵌埋元件的软硬结合电路板及其制作方法
US11551939B2 (en) * 2020-09-02 2023-01-10 Qualcomm Incorporated Substrate comprising interconnects embedded in a solder resist layer
KR20220039385A (ko) 2020-09-22 2022-03-29 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지
US20220328394A1 (en) * 2021-04-07 2022-10-13 Mediatek Inc. Three-dimensional pad structure and interconnection structure for electronic devices
TWI780783B (zh) * 2021-06-18 2022-10-11 大陸商律勝科技(蘇州)有限公司 印刷電路板之製造方法及具保護層之印刷電路板
CN116801482B (zh) * 2022-03-18 2024-05-10 华为技术有限公司 电路板组件及其加工方法、电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS346263B1 (ko) 1957-01-18 1959-07-18
JPH05226505A (ja) 1992-02-18 1993-09-03 Ibiden Co Ltd プリント配線板
JPH11191670A (ja) * 1997-12-25 1999-07-13 Victor Co Of Japan Ltd プリント配線基板及びその製造方法
JP2004140089A (ja) * 2002-10-16 2004-05-13 Dainippon Printing Co Ltd 多層配線基板およびフリップチップ方式の半導体パッケージ
JP2011077191A (ja) 2009-09-29 2011-04-14 Mitsubishi Paper Mills Ltd ソルダーレジストの形成方法
JP2011192692A (ja) * 2010-03-12 2011-09-29 Mitsubishi Paper Mills Ltd ソルダーレジストパターンの形成方法
WO2012043201A1 (ja) 2010-09-28 2012-04-05 三菱製紙株式会社 ソルダーレジストパターンの形成方法
JP2012238668A (ja) 2011-05-10 2012-12-06 Hitachi Chem Co Ltd プリント配線板及びその製造方法並びに感光性樹脂組成物
JP3182371U (ja) * 2012-02-10 2013-03-21 三菱製紙株式会社 レジスト層の薄膜化処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256789A (ja) * 1985-05-10 1986-11-14 株式会社日立製作所 プリント配線板製造方法
JP2910261B2 (ja) * 1991-02-13 1999-06-23 松下電器産業株式会社 プリント配線板とその製造方法
JP3182371B2 (ja) * 1997-06-05 2001-07-03 三洋電機株式会社 空気調和機
JP2001135919A (ja) * 1999-11-08 2001-05-18 Sumitomo Metal Electronics Devices Inc プラスチックパッケージの製造方法
JP3912405B2 (ja) * 2003-11-11 2007-05-09 三菱化学株式会社 硬化性組成物、硬化物、カラーフィルタ及び液晶表示装置
TWI259572B (en) * 2004-09-07 2006-08-01 Siliconware Precision Industries Co Ltd Bump structure of semiconductor package and fabrication method thereof
US7420282B2 (en) * 2004-10-18 2008-09-02 Sharp Kabushiki Kaisha Connection structure for connecting semiconductor element and wiring board, and semiconductor device
US7326636B2 (en) * 2005-05-24 2008-02-05 Agilent Technologies, Inc. Method and circuit structure employing a photo-imaged solder mask
CN101945533B (zh) * 2006-05-17 2013-04-03 三菱制纸株式会社 电路基板
KR101047139B1 (ko) * 2009-11-11 2011-07-07 삼성전기주식회사 단층 보드온칩 패키지 기판 및 그 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS346263B1 (ko) 1957-01-18 1959-07-18
JPH05226505A (ja) 1992-02-18 1993-09-03 Ibiden Co Ltd プリント配線板
JPH11191670A (ja) * 1997-12-25 1999-07-13 Victor Co Of Japan Ltd プリント配線基板及びその製造方法
JP2004140089A (ja) * 2002-10-16 2004-05-13 Dainippon Printing Co Ltd 多層配線基板およびフリップチップ方式の半導体パッケージ
JP2011077191A (ja) 2009-09-29 2011-04-14 Mitsubishi Paper Mills Ltd ソルダーレジストの形成方法
JP2011192692A (ja) * 2010-03-12 2011-09-29 Mitsubishi Paper Mills Ltd ソルダーレジストパターンの形成方法
WO2012043201A1 (ja) 2010-09-28 2012-04-05 三菱製紙株式会社 ソルダーレジストパターンの形成方法
JP2012238668A (ja) 2011-05-10 2012-12-06 Hitachi Chem Co Ltd プリント配線板及びその製造方法並びに感光性樹脂組成物
JP3182371U (ja) * 2012-02-10 2013-03-21 三菱製紙株式会社 レジスト層の薄膜化処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021215784A1 (ko) * 2020-04-20 2021-10-28 엘지이노텍 주식회사 회로기판
KR102674312B1 (ko) * 2023-01-13 2024-06-12 엘지이노텍 주식회사 반도체 패키지

Also Published As

Publication number Publication date
JP6514808B2 (ja) 2019-05-15
CN107846786B (zh) 2021-03-05
TWI700974B (zh) 2020-08-01
JP2016006809A (ja) 2016-01-14
JP6224531B2 (ja) 2017-11-01
JP6416324B2 (ja) 2018-10-31
CN107809854A (zh) 2018-03-16
JP2017195380A (ja) 2017-10-26
JP2018139319A (ja) 2018-09-06
CN107846786A (zh) 2018-03-27
KR102082641B1 (ko) 2020-02-28
TW201513758A (zh) 2015-04-01
CN105309053A (zh) 2016-02-03
CN105309053B (zh) 2018-03-09
WO2014199890A1 (ja) 2014-12-18

Similar Documents

Publication Publication Date Title
JP6514808B2 (ja) 配線基板の製造方法
JP6514807B2 (ja) 配線基板の製造方法
US8835773B2 (en) Wiring board and method of manufacturing the same
KR20200000700U (ko) 프린트 배선판
JP2018195702A (ja) 配線基板及びその製造方法
KR20140005664U (ko) 프린트 배선판
JP3209290U (ja) プリント配線板
TWI700559B (zh) 阻擋層的薄膜化裝置
JP2015015289A (ja) プリント配線板の製造方法
JP4826103B2 (ja) 半導体装置用基板、および半導体素子用bgaパッケージ
JP2015023184A (ja) プリント配線板の製造方法
KR200491846Y1 (ko) 레지스트층의 박막화 장치
JP2007324232A (ja) Bga型多層配線板及びbga型半導体パッケージ
JP2006210770A (ja) 半導体装置搭載用基板、および半導体素子用bgaパッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant