CN105309053B - 布线基板的制造方法 - Google Patents

布线基板的制造方法 Download PDF

Info

Publication number
CN105309053B
CN105309053B CN201480033751.1A CN201480033751A CN105309053B CN 105309053 B CN105309053 B CN 105309053B CN 201480033751 A CN201480033751 A CN 201480033751A CN 105309053 B CN105309053 B CN 105309053B
Authority
CN
China
Prior art keywords
solder mask
filming
circuit board
connection pad
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480033751.1A
Other languages
English (en)
Other versions
CN105309053A (zh
Inventor
丰田裕二
后闲宽彦
川合宣行
中川邦弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Paper Mills Ltd
Original Assignee
Mitsubishi Paper Mills Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Paper Mills Ltd filed Critical Mitsubishi Paper Mills Ltd
Priority to CN201711315868.0A priority Critical patent/CN107809854A/zh
Priority to CN201711315848.3A priority patent/CN107846786B/zh
Publication of CN105309053A publication Critical patent/CN105309053A/zh
Application granted granted Critical
Publication of CN105309053B publication Critical patent/CN105309053B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0505—Double exposure of the same photosensitive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种布线基板的制造方法，所述布线基板为在绝缘层的表面形成有连接焊盘的电路基板并且在电路基板的表面具有阻焊层且连接焊盘的一部分从阻焊层露出，所述制造方法的特征在于，包括：（A）在绝缘层的表面形成有连接焊盘的电路基板的表面形成阻焊层的工序；（C1）针对阻焊层对在作为后续工序的工序（B1）中被薄膜化的区域以外的部分进行曝光的工序；（B1）利用薄膜化处理液在连接焊盘不露出的范围内对非曝光部的阻焊层进行薄膜化的工序；（C2）针对阻焊层对在作为后续工序的工序（B2）中被薄膜化的区域以外的部分进行曝光的工序；（B2）利用薄膜化处理液对非曝光部的阻焊层进行薄膜化直到变为连接焊盘的厚度以下来露出连接焊盘的一部分的工序；（C5）针对阻焊层对在工序（B2）中薄膜化后的区域部分进行曝光的工序。

Description

布线基板的制造方法
技术领域
本发明涉及布线基板的制造方法，更详细地涉及具有用于连接半导体芯片、其他的布线基板等电子部件的多个连接焊盘的布线基板的制造方法。
背景技术
各种电设备内部的布线基板在其单表面或两表面具有电路基板，所述电路基板具有绝缘层、形成在绝缘层的表面的导体布线。此外，在布线基板的电路基板表面，在不需要焊接的导体布线中不附着有焊料，因此，在未焊接的部分整个表面形成有阻焊层。该阻焊层起到导体布线的氧化防止、从电绝缘和外部环境的保护这样的作用。
此外，在布线基板上装载有半导体芯片等电子部件的情况下，在布线基板的表面形成有用于与半导体芯片、其他的印刷基板等电子部件连接的许多的连接焊盘。连接焊盘通过使电路基板表面的导体布线的整体或一部分从阻焊层露出来制作。近年，该连接焊盘的高密度化发展，配置的连接焊盘彼此的间距变窄，例如，存在50µm以下的窄间距。
作为在高密度地配置的连接焊盘装载电子部件的方法，存在利用倒装芯片连接的方法。倒装芯片连接是指使设置在布线基板上的电子部件连接用连接焊盘的一部分与电子部件的电极端子的配置对应以及露出，使该电子部件连接用连接焊盘的露出部与电子部件的电极端子对置，经由焊接凸块来电连接。
在连接焊盘中存在：部分地除去阻焊层而使连接焊盘表面的整体或一部分露出的SMD（Solder Mask Defined，焊料掩膜限定）构造、以及部分地除去阻焊层而使连接焊盘完全露出的NSMD（Non-Solder Mask Defined，非焊料掩膜限定）构造。
图1A是示出具有SMD构造的布线基板的一个例子的概略剖面图。在绝缘层4表面设置有导体布线7和作为导体布线的一部分的连接焊盘3的电路基板1表面形成有阻焊层2。关于连接焊盘3，其周围近旁由阻焊层2所包覆。因此，存在难以发生由于机械冲击所造成的连接焊盘3的剥落、从连接焊盘3的引出布线的颈部的断线这样的优点。其反面是，为了可靠地固定电子部件的电极端子和与其对应的连接焊盘3的电连接，而需要确保形成在连接焊盘3的露出面的接合部所需要的焊接量，连接焊盘3大型化，因此，难以应对伴随着电子部件的小型化和高性能化的连接焊盘3的高密度化的要求。
图1B是示出具有NSMD构造的布线基板的一个例子的概略剖面图。在绝缘层4表面设置有导体布线7和作为导体布线的一部分的连接焊盘3的电路基板1表面形成有阻焊层2。在阻焊层2的同一开口内配置有多个连接焊盘3，这些连接焊盘3从阻焊层2露出。在NSMD构造中，关于连接焊盘3，其周围近旁的阻焊层2被完全地除去，连接焊盘3的侧面完全地露出。因此，与SMD构造相比较，即使是小的连接焊盘3，也能够确保连接焊盘3和焊接的粘接强度。其反面是，连接焊盘3的侧面完全地露出，由此，存在连接焊盘3和绝缘层4之间的粘接强度降低的担忧。此外，在以窄间距配置的连接焊盘3中，在由于后续工序中的非电解镍/金镀而在连接焊盘3之间发生短路的情况下、当想要在连接焊盘3上配设焊接凸块时，存在熔融后的焊料流出到相邻的连接焊盘3而在连接焊盘3之间发生短路的情况。
为了解决连接焊盘和绝缘层之间的粘接强度的问题，提出了如下的方法：通过激光光照射在设置于电路基板表面的阻焊层的一部分形成深度0~15µm左右的开口部，由此，制造具有连接焊盘侧面的一部分从阻焊层露出的构造的布线基板（例如，参照专利文献1）。使用通过专利文献1所记载的方法而得到的布线基板，由此，与使存在于阻焊层的下部的连接焊盘完全地露出的布线基板相比较，能够提高连接焊盘与绝缘层之间的粘接强度。
此外，为了解决以窄间距配置的连接焊盘3中的短路的问题，提出了如下的方法：制造在相邻的连接焊盘3之间填充有阻焊层2的布线基板（例如，参照专利文献2）。根据专利文献2的方法，能够形成如图2所示那样的在连接焊盘3之间填充有阻焊层2并且所填充的阻焊层2的厚度为连接焊盘3的厚度以下的NSMD构造。具体而言，在电路基板1上形成阻焊层2，使阻焊层2的厚度被薄膜化到连接焊盘3的厚度以下的区域以外的部分曝光，之后，利用作为碱性水溶液的薄膜化处理液来使非曝光部的阻焊层2薄膜化到连接焊盘3的厚度以下。由此，具有包括连接焊盘3的厚度以下的部分和超过连接焊盘3的厚度的部分的多级构造的阻焊层2被形成，能够制造成为连接焊盘3的一部分的导体布线露出的布线基板。
然而，在电路基板上对电子部件进行倒装芯片连接的布线基板中，为了确保电子部件和电路基板的连接可靠性，通过底部填充剂（密封树脂）来填充电子部件和电路基板的空隙并进行强化。为了确保强化效果，必须在电子部件和电路基板的空隙填充充分的量的底部填充剂。然而，在使用利用专利文献1所得到的布线基板来进行倒桩芯片连接的情况下，在填充了为了确保强化效果而充分的底部填充剂时，存在底部填充剂从电子部件和电路基板的空隙向周围溢出而对电工作造成坏影响的情况。因此，为了防止底部填充剂流出，提出了具有障碍（dam）构造的布线基板（例如，参照专利文献3~5）。
在专利文献3中，公开了如下的方法：在具有导体电路的电路基板上形成了阻焊层之后，进行部分曝光，之后对未曝光部进行显影处理，由此，形成使连接焊盘上部从阻焊层部分地露出的开口部，接着，进行第二次的部分曝光，之后利用除污处理对第二次的部分曝光的未曝光部进行薄膜化，形成障碍形状。利用该方法的阻焊层的开口部是SMD构造，因此，可靠地固定电子部件的电极端子和与其对应的连接焊盘的电连接是困难的，存在连接焊盘和焊接球的电连接不充分的情况。此外，利用该方法的障碍构造的形成通过除污处理来进行，因此，阻焊层被粗糙面化，由此，阻焊层的强度降低，存在不能充分地确保布线基板的可靠性的情况。
在专利文献4中，公开了如下的方法：在具有导体电路的电路基板上形成了阻焊层之后，进行部分曝光，之后对未曝光部进行显影处理，由此，形成使连接焊盘从阻焊层完全地露出的开口部，接着，在形成了第二次的阻焊剂之后，进行发生比第一次的部分曝光区域大1圈的未曝光部的第二次的部分曝光，之后对未曝光部进行显影，由此，形成障碍形状。利用该方法的阻焊层的开口部是NSMD构造，在连接焊盘中，其周围近旁的阻焊层被完全地除去，连接焊盘的侧面完全地露出，由此，存在连接焊盘和绝缘层之间的粘接强度降低的担忧。
在专利文献5中，公开了如下的方法：在具有导体电路的电路基板上形成了阻焊层之后，进行部分曝光工序，之后对未曝光部的阻焊层进行薄膜化，由此，在阻焊层形成开口部和障碍形状。利用该方法的阻焊层的开口部是SMD构造，在连接焊盘中，其周围近旁由阻焊层所包覆，因此，可靠地固定电子部件的电极端子和与其对应的连接焊盘的电连接是困难的，存在连接焊盘和焊接球的电连接不充分的情况。
现有技术文献
专利文献
专利文献1：日本特许3346263号公报；
专利文献2：国际公开第2012/043201号小册子
专利文献3：日本特开2012-238668号公报；
专利文献4：日本特开平05-226505号公报；
专利文献5：日本特开2011-77191号公报。
发明内容
发明要解决的课题
本发明的课题在于提供布线基板的制造方法，所述布线基板在具有绝缘层和连接焊盘的电路基板的表面具有阻焊层且连接焊盘的一部分从阻焊层露出，所述制造方法能够得到在从阻焊层露出的连接焊盘间没有电短路且连接焊盘与绝缘层以及连接焊盘与焊料的粘接强度高且没有由于底部填充剂流出造成的电工作不佳且阻焊层的强度高的布线基板。
用于解决课题的方案
本发明人们为了解决上述课题专心研讨的结果是，发现通过下述发明（1）~（15）能够解决上述课题。
（1）一种布线基板的制造方法（以下，称为“布线基板的制造方法（1）”），所述布线基板为在绝缘层的表面形成有连接焊盘的电路基板并且在电路基板的表面具有阻焊层且连接焊盘的一部分从阻焊层露出，所述制造方法的特征在于，包括：
（A）在绝缘层的表面形成有连接焊盘的电路基板的表面形成阻焊层的工序；
（C1）针对阻焊层对在作为后续工序的工序（B1）中被薄膜化的区域以外的部分进行曝光的工序；
（B1）利用薄膜化处理液在连接焊盘不露出的范围内对非曝光部的阻焊层进行薄膜化的工序；
（C2）针对阻焊层对在作为后续工序的工序（B2）中被薄膜化的区域以外的部分进行曝光的工序；
（B2）利用薄膜化处理液对非曝光部的阻焊层进行薄膜化直到变为连接焊盘的厚度以下而露出连接焊盘的一部分的工序；
（C5）针对阻焊层对在工序（B2）中薄膜化后的区域部分进行曝光的工序。
（2） 一种布线基板的制造方法（以下，称为“布线基板的制造方法（2）”），所述布线基板为在绝缘层的表面形成有连接焊盘的电路基板并且在电路基板的表面具有阻焊层且连接焊盘的一部分从阻焊层露出，所述制造方法的特征在于，包括：
（A1）在绝缘层的表面形成有连接焊盘的电路基板的表面形成第一阻焊层的工序；
（C1）针对第一阻焊层对在作为后续工序的工序（B1）中被薄膜化的区域以外的部分进行曝光的工序；
（B1）利用薄膜化处理液对非曝光部的第一阻焊层进行薄膜化直到变为连接焊盘的厚度以下而露出连接焊盘的一部分的工序；
（C3）针对第一阻焊层对在工序（B1）中薄膜化后的区域部分进行曝光的工序；
（A2）在完成到（C3）工序的电路基板的第一阻焊层上形成第二阻焊层的工序；
（C4）针对第二阻焊层对在作为后续工序的工序（D）中被显影的区域以外的部分进行曝光的工序；
（D）利用显影液除去非曝光部的第二阻焊层的工序。
（3）一种布线基板的制造方法（以下，称为“布线基板的制造方法（3）”），所述布线基板为在绝缘层的表面形成有连接焊盘的电路基板并且在电路基板的表面具有阻焊层且连接焊盘的一部分从阻焊层露出，所述制造方法的特征在于，包括：
（A1）在绝缘层的表面形成有连接焊盘的电路基板的表面形成第一阻焊层的工序；
（B1）利用薄膜化处理液对非曝光部的第一阻焊层进行薄膜化直到变为连接焊盘的厚度以下而露出连接焊盘的一部分的工序；
（C3）针对第一阻焊层对在工序（B1）中薄膜化后的区域部分进行曝光的工序；
（A2）在完成到（C3）工序的电路基板的第一阻焊层上形成第二阻焊层的工序；
（C4）针对第二阻焊层对在作为后续工序的工序（B3）中被薄膜化的区域以外的部分进行曝光的工序；
（B3）利用薄膜化处理液在连接焊盘不露出的范围内对非曝光部的第二阻焊层进行薄膜化的工序；
（C6）针对第二阻焊层对在作为后续工序的工序（D）中被显影的区域以外的部分进行曝光的工序；
（D）利用显影液除去非曝光部的第二阻焊层的工序。
（4）根据上述（1）所述的布线基板的制造方法，其中，工序（C2）和工序（C5）中的曝光通过氧环境下的非接触曝光方式来进行。
（5）根据上述（2）所述的布线基板的制造方法，其中，工序（C3）中的曝光通过氧环境下的非接触曝光方式来进行。
（6）根据上述（3）所述的布线基板的制造方法，其中，工序（C3）和工序（C6）中的曝光通过氧环境下的非接触曝光方式来进行。
（7）根据上述（1）或（4）所述的布线基板的制造方法，其中，工序（C2）和工序（C5）中的曝光量为工序（C1）中的曝光量的1倍以上5倍以下。
（8）根据上述（2）或（5）的任一项所述的布线基板的制造方法，其中，工序（C3）中的曝光量为工序（C1）中的曝光量的1倍以上5倍以下。
（9）根据上述（3）或（6）所述的布线基板的制造方法，其中，工序（C3）和工序（C6）中的曝光量为工序（C4）中的曝光量的1倍以上5倍以下。
（10）根据上述（1）或（4）所述的布线基板的制造方法，其中，工序（B1）和工序（B2）中的阻焊层的薄膜化处理使薄膜化处理面为上来进行。
（11）根据上述（2）或（5）所述的布线基板的制造方法，其中，工序（B1）中的阻焊层的薄膜化处理使薄膜化处理面为上来进行。
（12）根据上述（3）或（6）所述的布线基板的制造方法，其中，工序（B1）和工序（B3）中的阻焊层的薄膜化处理使薄膜化处理面为上来进行。
（13）根据上述（7）所述的布线基板的制造方法，其中，工序（B1）和工序（B2）中的阻焊层的薄膜化处理使薄膜化处理面为上来进行。
（14）根据上述（8）所述的布线基板的制造方法，其中，工序（B1）中的阻焊层的薄膜化处理使薄膜化处理面为上来进行。
（15）根据上述（9）所述的布线基板的制造方法，其中，工序（B1）和工序（B3）中的阻焊层的薄膜化处理使薄膜化处理面为上来进行。
发明效果
根据本发明，能够提供一种布线基板的制造方法，所述布线基板在具有绝缘层和连接焊盘的电路基板的表面具有阻焊层且连接焊盘的一部分从阻焊层露出，所述制造方法能够得到在从阻焊层露出的连接焊盘间没有电短路且连接焊盘与绝缘层以及连接焊盘与焊料的粘接强度高且没有由于底部填充剂流出造成的电工作不佳且阻焊层的强度高的布线基板。
附图说明
图1是示出以往的布线基板的一个例子的概略剖面图。
图2是示出以往的布线基板的一个例子的概略剖面图。
图3-1是示出本发明的布线基板的制造方法（1）的一个例子的剖面工序图。
图3-2是示出本发明的布线基板的制造方法（1）的一个例子的剖面工序图。
图4-1是示出本发明的布线基板的制造方法（2）的一个例子的剖面工序图。
图4-2是示出本发明的布线基板的制造方法（2）的一个例子的剖面工序图。
图5-1是示出本发明的布线基板的制造方法（3）的一个例子的剖面工序图。
图5-2是示出本发明的布线基板的制造方法（3）的一个例子的剖面工序图。
图6是示出利用现有技术的布线基板的制造方法的一个例子的剖面工序图。
图7是示出能够通过本发明制造的布线基板的一个例子的概略剖面图。
图8是示出能够通过本发明制造的布线基板的一个例子的概略剖面图。
图9是示出能够通过本发明制造的布线基板的一个例子的概略剖面图。
图10是示出多层布线基板的一个例子的概略剖面图。
具体实施方式
以下，对本发明的布线基板的制造方法详细地进行说明。
图3-1和图3-2是示出布线基板的制造方法（1）的一个例子的剖面工序图。在通过倒装芯片（flip chip）连接将电子部件装载于布线基板的情况下，在由于电子部件与布线基板的热膨胀系数的差而被施加热冲击时，应力集中于连接部，有时发生连接部的变形、破坏。为了防止应力向连接部集中并且提高连接可靠性，通常用被称为底部填充剂（underfill）的树脂组成物密封电子部件与配线基板之间。通过布线基板的制造方法（1），能够形成具有用于堵住填充在电子部件与布线基板之间的底部填充剂的障碍构造的二级构造的阻焊层。
在工序（A）中，在电路基板1的表面，以覆盖整个表面的方式形成阻焊层2。在工序（C1）中，针对阻焊层2，对在作为后续工序的工序（B1）中被薄膜化的区域以外的部分进行曝光。
在工序（B1）中，通过薄膜化处理液在连接焊盘3不露出的范围内对非曝光部的阻焊层2进行薄膜化。
在工序（C2）中，针对阻焊层2，对在作为后续工序的工序（B2）中被薄膜化的区域以外的部分进行曝光。
在工序（B2）中，通过薄膜化处理液对非曝光部的阻焊层2进行薄膜化直到变为连接焊盘3的厚度以下而使连接焊盘3的一部分露出。在装载电子部件的布线基板的情况下，将在该工序（B2）中露出的连接焊盘3作为电子部件连接用连接焊盘3来使用。
在工序（C5）中，针对阻焊层2，对在工序（B2）中薄膜化后的区域部分进行曝光。在完成到工序（C5）的电路基板1上残留有不需要的阻焊层2的情况下，在工序（C5）之后，进行利用显影液除去不需要的阻焊层2的工序（D1）。
在布线基板的制造方法（1）中，能够使工序（C2）的曝光区域变化为任意的形状，能够通过曝光区域的变更来制作例如图7所示的剖面形状的布线基板。在图7的a中，在连接焊盘3之间形成有阻焊层2的凸部。在图7的b中，从阻焊层2露出的连接焊盘3和被阻焊层2包覆的导体布线7交替地排列。
图4-1和图4-2是示出布线基板的制造方法（2）的一个例子的剖面工序图。与布线基板的制造方法（1）的不同为如下方面：阻焊层由第一阻焊层2-1和第二阻焊层2-2构成。在布线基板的制造方法（2）中，在对非曝光部的第一阻焊层2-1的厚度进行薄膜化直到变为连接焊盘3的厚度以下之后，在第一阻焊层2-1的表面上形成第二阻焊层2-2并进行曝光，之后，对非曝光部的第二阻焊层2-2进行显影处理。由此，与使用了布线基板的制造方法（1）的情况相同，能够形成具有用于堵住填充在电子部件与布线基板之间的底部填充剂的障碍构造的二级构造的阻焊层。
在工序（A1）中，在电路基板1的表面，以覆盖整个表面的方式形成第一阻焊层2-1。
在工序（C1）中，针对第一阻焊层2-1，对在作为后续工序的工序（B1）中被薄膜化的区域以外的部分进行曝光。
在工序（B1）中，通过薄膜化处理液对非曝光部的第一阻焊层2-1进行薄膜化直到变为连接焊盘3的厚度以下而使连接焊盘3的一部分露出。
在工序（C3）中，针对第一阻焊层2-1，对在工序（B1）中薄膜化后的区域部分进行曝光。
在工序（A2）中，在完成到工序（C3）的电路基板的第一阻焊层2-1上形成第二阻焊层2-2。
在工序（C4）中，针对第二阻焊层2-2，对在作为后续工序的工序（D）中被显影的区域以外的部分进行曝光。
在工序（D）中，利用显影液除去非曝光部的第二阻焊层2-2来使连接焊盘3的一部分露出。在装载电子部件的布线基板的情况下，将在该工序（D）中露出的连接焊盘3作为电子部件连接用连接焊盘3来使用。
在布线基板的制造方法（2）中，能够使工序（C1）的曝光区域变化为任意的形状，能够通过曝光区域的变更来制作例如图8所示的剖面形状的布线基板。在图8的c中，在连接焊盘3之间形成第一阻焊层2-1的凸部。在图8的d中，从第一阻焊层2-1露出的连接焊盘3和被第一阻焊层2-1包覆的导体布线7交替地排列。
图5-1和图5-2是示出布线基板的制造方法（3）的一个例子的剖面工序图。在布线基板的制造方法（3）中，在对第一阻焊层2-1进行曝光之前对第一阻焊层2-1的厚度进行薄膜化处理直到变为连接焊盘3的厚度以下。之后，在第一阻焊层2-1的表面上形成第二阻焊层2-2并进行曝光，之后，对非曝光部的第二阻焊层2-2进行薄膜化处理，之后，再次进行曝光，对残留的非曝光部的第二阻焊层2-2进行显影处理。在布线基板的制造方法（3）中，与使用布线基板的制造方法（1）和（2）同样地，能够形成具有用于堵住填充在电子部件与布线基板之间的底部填充剂的障碍构造的二级构造的阻焊层。
在工序（A1）中，在电路基板1的表面，以覆盖整个表面的方式形成第一阻焊层2-1。
在工序（B1）中，利用薄膜化处理液对非曝光部的第一阻焊层2-1进行薄膜化直到变为连接焊盘3的厚度以下，使全部的连接焊盘3的一部分露出。
在工序（C3）中，针对第一阻焊层2-1，对在工序（B1）中被薄膜化的区域部分进行曝光。
在工序（A2）中，在完成到工序（C3）的电路基板的第一阻焊层2-1上形成第二阻焊层2-2。
在工序（C4）中，针对第二阻焊层2-2，对在作为后续工序的工序（B3）中被薄膜化的区域以外的部分进行曝光。
在工序（B3）中，利用薄膜化处理液在连接焊盘3不露出的范围内对非曝光部的第二阻焊层2-2进行薄膜化。
在工序（C6）中，针对第二阻焊层2-2，对在作为后续工序的工序（D）中被显影的区域以外的部分进行曝光。
在工序（D）中，利用显影液除去非曝光部的第二阻焊层2-2来使连接焊盘3的一部分再次露出。在装载电子部件的布线基板的情况下，将在该工序（D）中露出的连接焊盘3作为电子部件连接用连接焊盘3来使用。
在布线基板的制造方法（3）中，能够使工序（C6）的曝光区域变化为任意的形状，能够通过曝光区域的变更来制作例如图9所示的剖面形状的布线基板。在图9的e中，在连接焊盘3之间形成第二阻焊层2-2的凸部。在图9的f中，从第一阻焊层2-1露出的连接焊盘3和被第一阻焊层2-1和第二阻焊层2-2包覆的导体布线7交替地排列。
在本发明中，电路基板1具有绝缘层4以及在绝缘层4的表面形成的连接焊盘3。在绝缘层4的表面形成有导体布线7，连接焊盘3是导体布线7的一部分。本发明的布线基板在电路基板1的表面具有阻焊层2，连接焊盘3的一部分从阻焊层2露出。在装载电子部件的布线基板的情况下，经由焊接凸块接合表面的电子部件连接用连接焊盘3和电子部件。
在本发明中，关于电路基板，例如在绝缘性基板的单面或两面形成导体布线来制作。此外，作为其他的例子，在配设有导体布线的绝缘基板交替地层叠构建（buildup）用的绝缘层、导体布线来制作。图10是示出在绝缘性基板的两面形成导体布线来制作的布线基板和在配设有导体布线的绝缘基板交替地层叠构建用的绝缘层、导体布线来制作的布线基板的一个例子的概略剖面图。在示出本发明的布线基板的制造方法的一个例子的剖面工序图即图3-1~图5-2、示出能够通过本发明制造的布线基板的一个例子的概略剖面图即图7~9中，记载了具有一层绝缘层4并且具有形成在绝缘层4的单表面的导体布线7的电路基板1，但是，作为用于本发明的布线基板的制造方法的电路基板1，包括如图10A和B那样在配设有导体布线的绝缘基板交替地层叠构建用的绝缘层、导体布线来制作并且在两表面具有绝缘层4和在绝缘层4的表面形成的导体布线7的电路基板1、如图10C那样在绝缘性基板的两面形成导体布线来制作并且在两表面具有绝缘层4和在绝缘层4的表面形成的导体布线7的电路基板1。在两表面具有导体布线7的电路基板1中，既能够在任一个面形成具有障碍构造的阻焊层2，也能够在两表面形成。
作为绝缘基板，例如可举出由使双马来酰亚胺三嗪树脂、环氧树脂等热固化性树脂浸渍于玻璃布（glass cloth）的电绝缘材料等构成的树脂制基板。作为构建用的绝缘层，例如可举出与绝缘基板同样地使热固化性树脂浸渍于玻璃布的电绝缘材料、使二氧化硅等无机填充剂分散在环氧树脂等热固化性树脂的电绝缘材料等。导体布线例如通过消去（subtractive）法、半加成（semi-additive）法、加成（additive）法等来形成。在消去法中，例如，在绝缘层上形成铜层之后形成抗蚀层，实施曝光、显影、蚀刻、脱胶（resiststripping）来形成导体布线。在半加成法中，在绝缘层的表面通过非电解铜镀来设置电解铜镀用的基础金属层。接着，形成具有与导体布线对应的开口的抗镀层，通过电解铜镀在露出的基础金属层的表面形成电解铜镀层。之后，剥离抗镀层，通过闪蚀（flash etching）除去露出的基础金属层，由此，形成导体布线。
在装载电子部件的布线基板的情况下，布线基板的表面的连接焊盘是用于与电子部件连接的连接用焊盘。电子部件经由焊接凸块与该连接焊盘电连接，由此，在布线基板进行倒装芯片安装。为了提高与阻焊层的密合性，既能够对连接焊盘表面进行粗糙面化处理，也能够进行偶联剂处理。既可以在布线基板的另一个表面存在连接焊盘，也能够将另一个面的连接焊盘作为用于外部连接的连接用焊盘来使用。经由焊接凸块而使该背面的连接焊盘与母板（motherboard）等外部电基板的导体布线电连接，由此，在母板对布线基板进行倒装芯片安装。
在本发明中，作为阻焊剂，能够使用碱性显影型的阻焊剂。此外，是1液性、2液性、任何液状阻剂都可以，也可以是干膜状阻剂。阻焊剂含有例如碱溶性树脂、单官能丙烯酸单体、多官能丙烯酸单体、光引发剂（photoinitiator）、环氧树脂、无机填充剂等而成。
作为碱溶性树脂，可举出具有光固化性和热固化性双方的特性的碱溶性树脂，例如，可举出对使丙烯酸附加于酚醛型环氧树脂而环氧丙烯酸酯化后的树脂的2级的羟基附加酸酐的树脂。作为多官能丙烯酸单体，例如可举出三甲醇丙烷三丙烯酸酯（TrimethylolPropane Triacrylate）、二-季戊四醇六丙烯酸酯（Di-pentaerythritol Hexaacrylate）、季戊四醇三丙烯酸酯（Pentaerythritol triacrylate）等。作为光引发剂，可举出2-甲基-1-（4-甲基苯硫基）-2-吗啉丙烷-1-酮（2-Methyl-1-（4-Methylthiophenyl）-2-Morpholinopropan-1-one）等。环氧树脂被用作固化剂。通过与碱溶性树脂的羧酸反应而进行交联，谋求耐热性、耐药品性的特性的提高，但是，羧酸和环氧即使在常温下也进行反应，因此，保存稳定性差，碱性显影型阻焊剂通常采取在使用前混合的2液性的方式的情况较多。作为无机填充剂，例如，可举出滑石、硅土（silica）、硫酸钡、氧化钛、氧化锌等。
阻焊层在电路基板的表面以覆盖整个表面的方式形成。在阻焊层的形成中，例如，只要是液状阻剂，则能够使用丝网印刷法、辊涂法、喷雾法、浸渍法、淋涂（curtain coat）法、棒涂法、气刀法、热熔法、凹版涂敷法、毛刷涂敷法、胶版印刷法。此外，只要是薄膜状阻剂，则使用层压（laminate）法、真空层压法。
在本发明中，对阻焊层进行薄膜化的工序是包括利用薄膜化处理液使非曝光部的阻焊层成分胶束（micelle）化的胶束化处理（薄膜化处理）接着利用胶束除去液除去胶束的胶束除去处理的工序。进而，也包括利用水洗对未除去尽的胶束、残存的薄膜化处理液和胶束除去液进行冲洗的水洗处理、除去水洗水的干燥处理。
薄膜化处理（胶束化处理）是利用薄膜化处理液使非曝光部的阻焊层成分胶束化并使该胶束对薄膜化处理液不溶化的处理。
在本发明中，在薄膜化处理液中，能够使用碱性水溶液。作为能够作为薄膜化处理液来使用的碱性水溶液，可举出碱金属硅酸盐（Alkali Metal Silicate）、碱金属氢氧化物（Alkali Metal Hydroxide）、碱金属磷酸盐（Alkali Metal Phosphate）、碱金属碳酸盐（Alkali Metal Carbonate）、胺磷酸盐、胺碳酸盐等无机碱性化合物的水溶液；单乙醇胺、二乙醇胺、三乙醇胺、甲胺、二甲胺、乙胺、二乙胺、三乙胺、环己胺、氢氧化四甲胺（Tetramethylammonium Hydroxide，TMAH）、氢氧化四乙胺、三甲基-2-羟乙基氢氧化铵（胆碱，Choline）等有机碱性化合物的水溶液。作为碱金属，可举出锂、钠、钾等。上述无机碱性化合物和有机碱性化合物既可以单独地使用，也可以组合多个来使用。还可以组合地使用无机碱性化合物和有机碱性化合物。
此外，为了使阻焊层表面更均匀地薄膜化，也能够在薄膜化处理液中添加硫酸盐、亚硫酸盐。作为硫酸盐或亚硫酸盐，可举出锂、钠或钾等碱金属硫酸盐或亚硫酸盐、镁、钙等碱土类金属硫酸盐或亚硫酸盐。
作为薄膜化处理液，在这些之中，特别地，为了能够更均匀地使表面薄膜化而能够优选地使用包括从碱金属碳酸盐、碱金属磷酸盐、碱金属氢氧化物、碱金属硅酸盐选择的无机碱性化合物和从TMAH（氢氧化四甲胺）、胆碱选择的有机碱性化合物之中的至少任一种并且该无机碱性化合物和有机碱性化合物的含有量为3~25质量%的薄膜化处理液。在不足3质量%的情况下，存在在薄膜化的处理中容易发生不均的情况。此外，当超过25质量%时，存在容易发生无机碱性化合物的析出而液体的经时稳定性、作业性不好的情况。碱性化合物的含有量更优选为5~20质量%，进一步优选为7~15质量%。薄膜化处理液的pH优选为10以上。此外，还能够适当添加界面活性剂、消泡剂、溶剂等。
在阻焊层的薄膜化中，不能忽视在阻焊层中包括的薄膜化处理液中不溶的无机填充剂的存在。无机填充剂的尺寸虽然也依赖于其种类，但是从被称为纳米填充剂的亚微米数量级的尺寸到大的尺寸为数十微米的尺寸具有某一程度的粒度分布，在层中以30~70质量%的含有量存在。薄膜化在碱性化合物浸透在阻焊层中之后通过阻焊层成分的胶束化和胶束除去过程来进行，但是，有时由于不溶性的无机填充剂的存在，碱性化合物的浸透被抑制，薄膜化速度变慢。
针对由于这样的无机填充剂所造成的碱性化合物的浸透阻碍，薄膜化处理液的pH可以为12.5以上，进一步优选为13.0以上。薄膜化处理液的pH越高，碱性化合物浸透时的阻焊层的膨润越大，越难以受到由于无机填充剂所造成的浸透阻碍的影响。
在本发明中，在利用薄膜化来使连接焊盘的一部分露出的情况下，该露出的连接焊盘能够作为电子部件连接用连接焊盘来使用。通常，连接焊盘表面被粗糙面化，通过其锚固效应而使连接焊盘和阻焊层的密合性提高，遍及长时间维持高的绝缘可靠性。在以往的阻焊模式形成中，在除去阻焊层来使连接焊盘表面露出时，一般将分散能力优越的低浓度的碳酸钠水溶液用作显影液，在连接焊盘表面几乎不产生阻焊层的残渣。但是，当使用低浓度的碳酸钠水溶液来进行阻焊层的薄膜化时，不能面内均匀地薄膜化而发生面内不均。
薄膜化处理液的温度优选为15~35℃，进一步优选为20~30℃。当温度过低时，存在向阻焊层的碱性化合物的浸透速度变慢的情况，为了薄膜化期望的厚度而需要长时间。另一方面，当温度过高时，存在与阻焊层成分的胶束化同时地进行胶束除去过程由此在面内容易发生膜厚不均的情况，因此，不是优选的。
在利用薄膜化处理液的薄膜化处理中，能够使用浸渍处理、搅拌处理、喷雾处理、刷涂、刮擦等方法，但是，浸渍处理是优选的。关于浸渍处理以外的处理方法，存在在薄膜化处理液中容易发生气泡并且其产生的气泡在薄膜化中附着于阻焊层表面而膜厚变得不均匀的情况。在使用喷雾处理等的情况下，为了不产生气泡，使喷雾压尽可能小是优选的。
在利用薄膜化处理液的薄膜化处理之后，在除去对薄膜化处理液不溶化的阻焊层成分的胶束的胶束除去处理中，通过喷雾胶束除去液来一举溶解除去胶束。
作为胶束除去液，能够使用水道水、工业用水、纯水等。此外，将包括从碱金属碳酸盐、碱金属磷酸盐、碱金属硅酸盐选择的无机碱性化合物中的至少任一种的pH5~10的水溶液用作胶束除去液，由此，在薄膜化处理液中不溶化的阻焊层成分变得容易再分散。在胶束除去液的pH不足5的情况下，存在如下的担忧：阻焊层成分凝集，成为不溶性的浆料，而附着于薄膜化后的阻焊层表面。另一方面，在胶束除去液的pH超过10的情况下，有时阻焊层成分的胶束化和胶束除去过程同时促进，容易在面内发生膜厚不均。此外，胶束除去液能够使用硫酸、磷酸、盐酸等来调整pH。
对胶束除去处理中的喷雾的条件进行说明。喷雾的条件（温度、时间、喷雾压）配合薄膜化处理的阻焊层的溶解速度而适当调整。具体地，处理温度优选为10~50℃，更优选为22~50℃。在水溶液的温度不足10℃的情况下，存在发生阻焊层成分的溶解不佳而在粗糙面化后的连接焊盘表面容易残留阻焊层的残渣的情况。另一方面，当超过50℃时，存在由于水溶液的蒸发、连续运转的温度管理的问题、产生装置设计上的制约的情况，而不是优选的。此外，喷雾压优选为0.01~0.5MPa，更优选为0.1~0.3MPa。胶束除去液的供给流量优选为阻焊层每1cm2为0.030~1.0L/min，更优选为0.050~1.0L/min，进一步优选为0.10~1.0L/min。当供给流量为该范围时，在薄膜化后的阻焊层表面不残留不溶解成分，能够面内大致均匀地除去胶束。在阻焊层每1cm2的供给流量不足0.030L/min的情况下，存在残留阻焊层的不溶解成分的情况。另一方面，当供给流量超过1.0L/min时，存在为了供给而需要的泵等部件变得巨大而需要大件的装置的情况。进而，在超过1.0L/min的供给量的情况下，有时对阻焊层成分的溶解除去施加的效果不改变。
根据在布线基板的制造方法（1）中的工序（A）、布线基板的制造方法（2）和（3）中的工序（A1）和（A2）中形成的阻焊层2、第一阻焊层2-1、第二阻焊层2-2的厚度、以及在布线基板的制造方法（1）~（3）中的工序（B1）、布线基板的制造方法（1）中的工序（B2）、布线基板的制造方法（3）中的工序（B3）中对非曝光部的阻焊层2、第一阻焊层2-1、第二阻焊层2-2进行薄膜化后的量来决定露出的连接焊盘3周围的阻焊层2、第一阻焊层2-1的厚度和成为底部填充剂堵住用的障碍的一部分的阻焊层2、第一阻焊层2-1、第二阻焊层2-2的厚度。此外，在本发明中，能够在0.01~500μm的范围内适当自由地调整薄膜化量。从薄膜化直到变为连接焊盘的厚度以下的阻焊层2、第二阻焊层2-1表面到露出的连接焊盘3表面为止的高度在之后根据需要的焊料量适当调整。此外，成为底部填充剂堵住用的障碍的一部分的阻焊层2、第一阻焊层2-1、第二阻焊层2-2的厚度根据电子部件的大小、电子部件的连接端子的大小、填充在电子部件与布线基板间的底部填充剂的量适当调整。
在布线基板的制造方法（1）中的工序（C1）中，针对阻焊层2，选择性地对在作为后续工序的工序（B1）中被薄膜化的区域以外的部分进行曝光。在布线基板的制造方法（2）中的工序（C1）中，针对第一阻焊层2-1，选择性地对在作为后续工序的工序（B1）中被薄膜化的区域以外的部分进行曝光。在布线基板的制造方法（1）中的工序（C2）中，针对阻焊层2，选择性地对在作为后续工序的工序（B2）中被薄膜化的区域以外的部分进行曝光。在布线基板的制造方法（2）中的工序（C4）和布线基板的制造方法（3）中的工序（C6）中，针对第二阻焊层2-2，选择性地对在作为后续工序的工序（D）中被显影的区域以外的部分进行曝光。在布线基板的制造方法（3）中的工序（C4）中，针对第二阻焊层2-2，对在作为后续工序的工序（B3）中被薄膜化的区域以外的部分进行曝光。被曝光的阻焊进行光聚合，阻焊层2、第一阻焊层2-1、第二阻焊层2-2固化。在图3-1~图5-2中，经由光掩膜5对活性光线6进行曝光，但是，也可以通过直接描绘方式进行。作为曝光方式，例如，可举出将氙灯、高压水银灯、低压水银灯、超高压水银灯、UV荧光灯作为光源的反射图像曝光方式、使用光掩膜的密合曝光方式、接近方式、投射方式、激光扫描曝光方式等。在第一面中，“薄膜化的区域”是例如包括连接焊盘上、连接焊盘间的连接焊盘周围的区域。更具体地，是用于装载电子部件的安装区域及其周围。
在布线基板的制造方法（2）和（3）中的工序（C3）中，针对第一阻焊层2-1，对在工序（B1）中被薄膜化的区域部分进行曝光。在布线基板的制造方法（1）中的工序（C5）中，针对阻焊层2，对在工序（B2）中被薄膜化的区域部分进行曝光。作为曝光方式，能够使用与上述的布线基板的制造方法（1）中的工序（C1）等同样的方式。在布线基板的制造方法（2）和（3）中的工序（C3）之后，存在显影除去非曝光部的第一阻焊层2-1、第二阻焊层2-2的工序（布线基板的制造方法（2）和（3）中的工序（D）），因此，需要对最终形成阻焊层的区域进行曝光并使阻焊剂光聚合。优选的是，在布线基板的制造方法（2）中的工序（C3）中曝光的部分至少包括在工序（B1）中被薄膜化的区域，包括在工序（C1）中曝光的部分和在工序（B1）中被薄膜化的区域的边界部。此外，优选的是，在布线基板的制造方法（1）中的工序（C5）中曝光的部分至少包括在工序（B2）中被薄膜化的区域，包括在工序（C2）中曝光的部分和在工序（B2）中被薄膜化的区域的边界部。
布线基板的制造方法（1）和（2）中的工序（C1）、布线基板的制造方法（2）和（3）中的工序（C3）、布线基板的制造方法（1）中的工序（C2）和（C5）、布线基板的制造方法（2）和（3）中的工序（C4）、布线基板的制造方法（3）中的工序（C6）中的曝光量根据阻焊剂的感光灵敏度来适当决定。更详细地，只要针对布线基板的制造方法（2）中的工序（B1）、布线基板的制造方法（1）中的工序（B1）和（B2）、布线基板的制造方法（3）中的工序（B3）中使用的薄膜处理液或布线基板的制造方法（2）和（3）中的工序（D）中使用的显影液能够使阻焊剂光聚合而固化为阻焊剂不溶解或不膨润的程度即可，通常为100~600mJ/cm2。
优选的是，布线基板的制造方法（2）中的工序（C3）、布线基板的制造方法（1）中的工序（C2）和（C5）、布线基板的制造方法（3）中的工序（C3）和（C6）中的曝光以氧环境下的非接触曝光方式进行。作为非接触曝光方式，可举出在光掩膜和布线基板之间设置间隙来非接触地进行曝光的接近方式、投射方式、不使用光掩膜的直接描绘方式。在阻焊层2、第一阻焊层2-1、第二阻焊层2-2上没有支承层薄膜的状态下进行氧环境下的非接触曝光，由此，各阻焊层的表层附近（离阻焊层表面的深度为0~0.5µm左右）的光聚合由于氧的影响而被阻碍，成为未固化部分，仅远离表层的部位固化。因此，通过布线基板的制造方法（1）中的工序（B2）和（D1）、布线基板的制造方法（2）和（3）中的工序（D）来除去表层附近的未固化部分，阻焊层2、第一阻焊层2-1、第二阻焊层2-2的表面进行粗糙面化。与处于布线基板的表面的电子部件连接用连接焊盘的周围的阻焊层表面为平滑的情况相比，粗糙面化后的情况的与底部填充剂的密合性更强固，作为结果，能够防止由于热冲击而应力集中于电子部件和布线基板的连接部，连接可靠性更高。通过氧环境下的非接触方式曝光，阻焊层2、第一阻焊层2-1、第二阻焊层2-2的表面进行粗糙面化，由此，与底部填充剂的密合性提高，得到高的连接可靠性。对于提高与底部填充剂的密合性优选的阻焊层的表面粗糙度Ra是0.30µm以上0.50µm以下。当表面粗糙度Ra超过0.50µm时，存在阻焊剂的强度变低而不能得到绝缘可靠性的情况。表面粗糙度Ra是算术平均表面粗糙度。
关于布线基板的制造方法（2）中的工序（C3）、布线基板的制造方法（1）中的工序（C2）和（C5）中的曝光量，优选为工序（C1）中的曝光量的1倍以上5倍以下，进一步优选为1.5倍以上3倍以下。同样地，关于布线基板的制造方法（3）中的工序（C3）和（C6）中的曝光量，优选为工序（C4）中的曝光量的1倍以上5倍以下，进一步优选为1.5倍以上3倍以下。在氧环境下的非接触曝光中，相对于阻焊剂固化到不溶解或不膨润的程度所需要的曝光量，施加更多的曝光量，由此，能够将由阻焊层的表面的氧所造成的聚合阻碍抑制到需要最小限度。曝光量越多，对聚合阻碍的抑制越有效果，但是，另一方面，当曝光量过多时，阻焊剂的解像性不仅劣化，而且曝光时间过长，因此，不优选。
在布线基板的制造方法（2）和（3）中的工序（B1）、布线基板的制造方法（1）中的工序（B2）中，通过薄膜化处理液而使非曝光部的阻焊层2、第一阻焊层2-1薄膜化直到变为连接焊盘3的厚度以下，使连接焊盘3的一部分露出。在布线基板的制造方法（1）中的工序（B1）、布线基板的制造方法（3）中的工序（B3）中，通过薄膜化处理液而在连接焊盘3不露出的范围内使非曝光部的阻焊层2、第二阻焊层2-2薄膜化。在使用薄膜状阻剂并设置有支承层薄膜的情况下，在剥下支承层薄膜之后进行薄膜化。
在布线基板的制造方法（2）和（3）中的工序（B1）、布线基板的制造方法（1）中的工序（B2）中，薄膜化后的阻焊层2、第一阻焊层2-1的厚度进行薄膜化直到与露出的连接焊盘3的厚度相同或比其薄。当薄膜化后的阻焊层2、第一阻焊层2-1的厚度过薄时，存在露出的连接焊盘3间的电绝缘不充分而发生非电解镍/金镀的短路的情况、在连接焊盘3间发生由于焊料的短路的情况。因此，薄膜化后的阻焊层2、第一阻焊层2-1的厚度优选为连接焊盘3的厚度的3分之1以上，更优选为3分之2以上是优选的。
在布线基板的制造方法（1）中的工序（B1）和（B2）、布线基板的制造方法（2）中的工序（B1）、布线基板的制造方法（3）中的工序（B1）和（B3）中，薄膜化处理优选的是使薄膜化处理面为上来进行。作为薄膜化处理的处理方式，由于难以在薄膜化处理液中产生气泡，所以浸渍处理是有效的。万一，在薄膜化处理液中产生了气泡的情况下，气泡在薄膜化处理液中浮出，附着于基板下表面，因此，只要使薄膜化处理面为上，则抑制气泡向薄膜化处理面的附着。
在布线基板的制造方法（2）和（3）中的工序（D）中，通过显影来除去非曝光部的第二阻焊层2-2。在布线基板的制造方法（1）中，在完成到工序（C5）的电路基板1上残留有不需要的阻焊层2的情况下，在工序（C5）之后的工序（D1）中，通过显影来除去不需要的阻焊层2。作为显影方法，使用与所使用的阻焊剂相当的显影液来对电路基板的表面喷射喷雾，除去各阻焊层的不需要的部分。在显影液中，使用稀薄的碱性水溶液，通常使用0.3~3质量%的碳酸钠水溶液、碳酸钾水溶液。
实施例
以下，通过实施例进一步详细地说明本发明，但是，本发明并不限定于该实施例。
实施例1~4为与图3-1和图3-2所示的布线基板的制造方法（1）相关的例子。
（实施例1）
<工序（A）>
使用半加成法来制作在表面形成有导体布线7的电路基板1（面积170mm×200mm，导体厚度15µm，基板厚度0.4mm）。在表面存在用作电子部件连接用连接焊盘3的线宽度25µm、间隔50µm的导体布线。接着，使用真空层压将厚度25µm的阻焊薄膜（太阳ink制造（股份）制，商品名：PFR-800 AUS410）真空热压接于上述电路基板1的表面（层压温度75℃，吸引时间30秒，加压时间10秒）。由此，形成了阻焊层2。在阻焊层2中，离绝缘层4表面的厚度为30µm，电子部件连接用连接焊盘3上的厚度为15µm。
<工序（C1）>
针对阻焊层2，使用对从多个电子部件连接用连接焊盘3的端部离开400µm的外周的外侧的区域照射活性光线6那样的模式的光掩膜5，以曝光量200mJ/cm2进行密合曝光。
<工序（B1）>
在剥离了阻焊层2上的支承层薄膜之后，将10质量%的偏硅酸钠水溶液（液温25℃）用作薄膜化处理液，使薄膜化处理面为上并使电路基板1浸渍在薄膜化处理液中25秒来进行胶束化处理（薄膜化处理）。之后，进行利用胶束除去液（液温25℃）的喷雾的胶束除去处理、水洗处理（液温25℃）和干燥处理，对平均10µm的阻焊层2进行薄膜化直到非曝光部的阻焊层2的厚度变为电子部件连接用连接焊盘3的表面上5.0µm。在用光学显微镜进行观察时，在阻焊层2的表面没有处理不均，得到了良好的面内均匀性。
<工序（C2）>
针对阻焊层2，使用对从多个电子部件连接用连接焊盘3的端部离开200µm的外周的外侧的区域照射活性光线6那样的模式的光掩膜5，通过氧环境下的非接触曝光以曝光量400mJ/cm2进行曝光。
<工序（B2）>
将10质量%的偏硅酸钠水溶液（液温25℃）用作薄膜化处理液，使薄膜化处理面为上并使电路基板1浸渍在薄膜化处理液中25秒来进行胶束化处理（薄膜化处理）。之后，进行利用胶束除去液（液温25℃）的喷雾的胶束除去处理、水洗处理（液温25℃）和干燥处理，对平均10µm的阻焊层2进行薄膜化直到非曝光部的阻焊层2的厚度变为电子部件连接用连接焊盘3的表面下5.0µm。在用光学显微镜进行观察时，在阻焊层2的表面没有处理不均，得到了良好的面内均匀性。通过工序（C2）中的氧环境下的非接触曝光，从配置在表面的电子部件连接用连接焊盘3的端部离开200µm的外周到离开400µm的外周为止的区域的阻焊层2表面的光聚合被抑制，作为结果，阻焊层2的厚度减少了0.5µm。
<工序（C5）>
针对阻焊层2，使用对在工序（B2）中被薄膜化的区域部分和从该薄膜化的区域的境界部到200µm外侧的区域照射活性光线6那样的模式的光掩膜5，通过氧环境下的非接触曝光以曝光量400mJ/cm2进行曝光。
接着，为了使阻焊层2固化，以曝光量1000mJ/cm2进行整个表面曝光，接着，以150℃施行60分钟热固化处理，得到布线基板。用光学显微镜观察的结果是，厚度15µm的导体布线7被厚度30µm和19.5µm的阻焊层2包覆，形成了相当于其高低差的厚度10.5µm的底部填充剂堵住用障碍。此外，厚度15µm的电子部件连接用连接焊盘3露出，在相邻的电子部件连接用连接焊盘3间填充有厚度10.0µm的阻焊层2。
接着，在测定位于从配置在表面的多个电子部件连接用连接焊盘3的端部离开200µm的外周与从该端部离开400µm的外周之间的区域的厚度19.5µm的阻焊层2的表面粗糙度时，表面粗糙度Ra为0.40µm。此外，在测定相邻的电子部件连接用连接焊盘3间的阻焊层2的表面粗糙度时，表面粗糙度Ra为0.40µm。
关于利用超深度形状测定显微镜（股份公司KEYENCE制，产品号“VK-8500”）的算术平均表面粗糙度Ra，使用按照JIS B0601-1994 表面粗糙度-定义的计算式。再有，使测定区域为900µm2，使基准长度为40µm。
（实施例2）
通过除了使工序（C2）和工序（C5）中的曝光量为200mJ/cm2以外与实施例1相同的方法，实施了工序（A）~工序（B2）。用光学显微镜观察的结果是，阻焊层2被填充直到配置在表面的电子部件连接用连接焊盘3的表面下5.0µm。通过工序（C2）和（C5）中的氧环境下的非接触曝光，通过工序（C1）中的密合曝光照射活性光线6的区域以外的阻焊层2表面的光聚合被抑制，作为结果，位于从配置在表面的多个电子部件连接用连接焊盘3的端部离开200µm的外周与从该端部离开400µm的外周之间的区域的厚度20µm的阻焊层2的厚度减少了1.0µm。
接着，为了使阻焊层2固化，以曝光量1000mJ/cm2进行整个表面曝光，接着，以150℃施行60分钟热固化处理，得到布线基板。用光学显微镜观察的结果是，厚度15µm的导体布线7被厚度30µm和19µm的阻焊层2包覆，形成了相当于其高低差的厚度11µm的底部填充剂堵住用障碍。此外，厚度15µm的电子部件连接用连接焊盘3露出，在相邻的电子部件连接用连接焊盘3间填充有厚度10.0µm的阻焊层2。
接着，在测定位于从配置在表面的多个电子部件连接用连接焊盘3的端部离开200µm的外周与从该端部离开400µm的外周之间的区域的厚度19µm的阻焊层2的表面粗糙度时，表面粗糙度Ra为0.50µm。此外，在测定相邻的电子部件连接用连接焊盘3间的阻焊层2的表面粗糙度时，表面粗糙度Ra为0.50µm。
（实施例3）
通过除了使工序（C2）和工序（C5）中的曝光量为1000mJ/cm2以外与实施例1相同的方法，实施了工序（A）~工序（B2）。用光学显微镜观察的结果是，阻焊层2被填充直到配置在表面的电子部件连接用连接焊盘3的表面下5.0µm，未确认到由于工序（C2）和（C5）中的氧的聚合阻碍造成的阻焊层2的膜损耗。
接着，为了使阻焊层2固化，以曝光量1000mJ/cm2进行整个表面曝光，接着，以150℃施行60分钟热固化处理，得到布线基板。用光学显微镜观察的结果是，厚度15µm的导体布线7被厚度30µm和20µm的阻焊层2包覆，形成了相当于其高低差的厚度10µm的底部填充剂堵住用障碍。此外，厚度15µm的电子部件连接用连接焊盘3露出，在相邻的电子部件连接用连接焊盘3间填充有厚度10.0µm的阻焊层2。
接着，在测定位于从配置在表面的多个电子部件连接用连接焊盘3的端部离开200µm的外周与从该端部离开400µm的外周之间的区域的厚度20µm的阻焊层2的表面粗糙度时，表面粗糙度Ra为0.30µm。此外，在测定相邻的电子部件连接用连接焊盘3间的阻焊层2的表面粗糙度时，表面粗糙度Ra为0.30µm。
（实施例4）
用除了在工序（C2）和工序（C5）中通过密合曝光方式进行曝光以外与实施例1相同的方法，实施了工序（A）~工序（B2）。用光学显微镜观察的结果是，在电子部件连接用连接焊盘3间填充阻焊层2直到电子部件连接用连接焊盘3的表面下5.0µm。在工序（C2）和（C5）中，充分进行密合曝光时的排气，由此，在非氧环境下进行曝光，因此，阻焊层2表面不被粗糙面化，作为结果，阻焊层2的厚度不减少。
接着，为了使阻焊层2固化，以曝光量1000mJ/cm2进行整个表面曝光，接着，以150℃施行60分钟热固化处理，得到布线基板。用光学显微镜观察的结果是，厚度15µm的导体布线7被厚度30µm和20µm的阻焊层2包覆，形成了相当于其高低差的厚度10µm的底部填充剂堵住用障碍。此外，厚度15µm的电子部件连接用连接焊盘3露出，在相邻的电子部件连接用连接焊盘3间填充有厚度10.0µm的阻焊层2。
接着，在测定位于从配置在表面的多个电子部件连接用连接焊盘3的端部离开200µm的外周与从该端部离开400µm的外周之间的区域的厚度20µm的阻焊层2的表面粗糙度时，表面粗糙度Ra为0.10µm。此外，在测定相邻的电子部件连接用连接焊盘3间的阻焊层2的表面粗糙度时，表面粗糙度Ra为0.10µm。
在实施例1~4中，在相邻的电子部件连接用连接焊盘3间存在充分的厚度的阻焊层2，因此，能够可靠地防止在安装电子部件时发生由于焊料造成的电短路。此外，在实施例1~4中制作的电路基板具有用于防止底部填充剂从电子部件与电路基板的空隙向周围溢出的障碍构造，在为了确保电子部件与电路基板的连接可靠性而填充充分的底部填充剂时，底部填充剂也不会从电子部件与电路基板的空隙向周围流出，能够防止对电工作造成坏影响。当对实施例1~4进行比较时，与电子部件连接用连接焊盘3间和周围的阻焊层2的表面是平滑的实施例4中制造的布线基板相比，在实施例1~3中制造的布线基板的与底部填充剂的密合性更高，连接可靠性更优越。
（比较例1）
比较例1是图6所示的现有技术的布线基板的制造方法所相关的例子。
<工序（A）>
使用半加成法来制作在表面形成有导体布线7的电路基板1（面积170mm×200mm，导体厚度15µm，基板厚度0.4mm）。在表面侧存在用作电子部件连接用连接焊盘3的线宽度25µm、间隔50µm的导体布线。接着，使用真空层压将厚度25µm的阻焊薄膜（太阳ink制造（股份）制，商品名：PFR-800 AUS410）真空热压接于上述电路基板1的表面（层压温度75℃，吸引时间30秒，加压时间10秒）。由此，形成了阻焊层2。在阻焊层2中，离绝缘层4表面的厚度为30µm，电子部件连接用连接焊盘3上的厚度为15µm。
<工序（C1）>
针对阻焊层2，使用对从多个电子部件连接用连接焊盘3的端部离开200µm的外周的外侧的区域照射活性光线6那样的模式的光掩膜5，以曝光量200mJ/cm2进行密合曝光。
<工序（B）>
在剥离了阻焊层2上的支承层薄膜之后，将10质量%的偏硅酸钠水溶液（液温25℃）用作薄膜化处理液，使薄膜化处理面为上并使电路基板1浸渍在薄膜化处理液中50秒来进行胶束化处理（薄膜化处理）。之后，进行利用胶束除去液（液温25℃）的喷雾的胶束除去处理、水洗处理（液温25℃）和干燥处理，对平均20µm的阻焊层2进行薄膜化直到非曝光部的阻焊层2的厚度变为电子部件连接用连接焊盘3的表面下5.0µm。在用光学显微镜进行观察时，在阻焊层2的表面没有处理不均，得到了良好的面内均匀性。
<工序（C3）>
针对阻焊层2，使用对在工序（B2）中被薄膜化的区域部分和从该薄膜化的区域的境界部到200µm外侧的区域照射活性光线6那样的模式的光掩膜5，通过氧环境下的非接触曝光以曝光量400mJ/cm2进行曝光。
接着，为了使阻焊层2固化，以曝光量1000mJ/cm2进行整个表面曝光，接着，以150℃施行60分钟热固化处理，得到布线基板。用光学显微镜观察的结果是，厚度15µm的导体布线7被厚度30µm的阻焊层2包覆，厚度15µm的电子部件连接用连接焊盘3露出，在相邻的电子部件连接用连接焊盘3间填充有厚度10.0µm的阻焊层2。
接着，测定了相邻的电子部件连接用连接焊盘3间的阻焊层2的表面粗糙度。在使用超深度形状测定显微镜（股份公司基恩士（KEYENCE）制，产品号“VK-8500”）来测定表面粗糙度时，表面粗糙度Ra为0.40µm。
在比较例1中，在安装电子部件时，在相邻的电子部件连接用连接焊盘3间存在充分的厚度的阻焊层2，能够可靠地防止由于焊料造成的电短路。但是，在比较例1中制作的电路基板不具有用于防止底部填充剂从电子部件与电路基板的空隙向周围溢出的障碍构造。因此，在为了确保电子部件与电路基板的连接可靠性而填充充分的底部填充剂时，底部填充剂从电子部件与电路基板的空隙向周围流出，发生电工作不佳。
实施例5~8是与图4-1和图4-2所示的布线基板的制造方法（2）相关的例子。
（实施例5）
<工序（A1）>
使用半加成法来制作在表面形成有导体布线7的电路基板1（面积170mm×200mm，导体厚度15µm，基板厚度0.4mm）。在表面存在用作电子部件连接用连接焊盘3的线宽度25µm、间隔50µm的导体布线。接着，使用真空层压将厚度15µm的阻焊薄膜（太阳ink制造（股份）制，商品名：PFR-800 AUS410）真空热压接于上述电路基板1的表面（层压温度75℃，吸引时间30秒，加压时间10秒）。由此，形成了第一阻焊层2-1。在第一阻焊层2-1中，离绝缘层4表面的厚度为20µm，电子部件连接用连接焊盘3上的厚度为5µm。
<工序（C1）>
针对第一阻焊层2-1，使用对从多个电子部件连接用连接焊盘3的端部离开200µm的外周的外侧的区域照射活性光线6那样的模式的光掩膜5，以曝光量200mJ/cm2进行密合曝光。
<工序（B1）>
在剥离了第一阻焊层2-1上的支承层薄膜之后，将10质量%的偏硅酸钠水溶液（液温25℃）用作薄膜化处理液，使薄膜化处理面为上并使电路基板1浸渍在薄膜化处理液中25秒来进行胶束化处理（薄膜化处理）。之后，进行利用胶束除去液（液温25℃）的喷雾的胶束除去处理、水洗处理（液温25℃）和干燥处理，对平均10µm的第一阻焊层2-1进行薄膜化直到非曝光部的第一阻焊层2-1的厚度变为电子部件连接用连接焊盘3的表面下5.0µm。在用光学显微镜进行观察时，在第一阻焊层2-1的表面没有处理不均，得到了良好的面内均匀性。
<工序（C3）>
针对第一阻焊层2-1，使用对在工序（B1）中被薄膜化的区域照射活性光线6那样的模式的光掩膜5，通过氧环境下的非接触曝光以曝光量400mJ/cm2进行曝光。
<工序（A2）>
使用真空层压将厚度15µm的阻焊薄膜（太阳ink制造（股份）制，商品名：PFR-800AUS410）真空热压着于完成到工序（C3）的电路基板1的第一阻焊层2-1上（层压温度75℃，吸引时间30秒，加压时间10秒）。由此，形成了第二阻焊层2-2。在第二阻焊层2-2中，离绝缘层4表面的厚度为30µm。
<工序（C4）>
针对第二阻焊层2-2，使用对从电子部件连接用连接焊盘3的端部离开400µm的外周的外侧的区域照射活性光线6那样的模式的光掩膜5，以曝光量200mJ/cm2进行密合曝光。
<工序（D）>
使用1质量%的碳酸钠水溶液（液温度30℃、喷雾压0.15MPa）进行30秒显影，除去了非曝光部的第二阻焊层2-2。由此，形成底部填充剂堵住用障碍，并且，从被第二阻焊层2-2覆盖的第一阻焊层2-1露出的状态的电子部件连接用连接焊盘3和其周围的第一阻焊层2-1再次露出。用光学显微镜观察的结果是，填充有第一阻焊层2-1直到配置在表面的电子部件连接用连接焊盘3的表面下5.5µm。通过工序（C3）中的氧环境下的非接触曝光，配置在表面的电子部件连接用连接焊盘3间的第一阻焊层2-1表面的光聚合被抑制，作为结果，第一阻焊层2-1的厚度减少0.5µm。
接着，为了使第一阻焊层2-1和第二阻焊层2-2固化，以曝光量1000mJ/cm2进行整个表面曝光，接着，以150℃施行60分钟热固化处理，得到布线基板。用光学显微镜观察的结果是，厚度15µm的导体布线7被厚度30µm和20µm的第一阻焊层2-1和第二阻焊层2-2包覆，形成了相当于其高低差的厚度10µm的底部填充剂堵住用障碍。此外，厚度15µm的电子部件连接用连接焊盘3露出，在相邻的电子部件连接用连接焊盘3间填充有厚度9.5µm的第一阻焊层2-1。
接着，在测定位于从配置在第一面的多个电子部件连接用连接焊盘3的端部离开200µm的外周与从该端部离开400µm的外周之间的区域的厚度20µm的第一阻焊层2-1的表面粗糙度时，表面粗糙度Ra为0.05µm。此外，在测定相邻的电子部件连接用连接焊盘3间的区域的第一阻焊层2-1的表面粗糙度时，表面粗糙度Ra为0.40µm。
（实施例6）
用除了使工序（C3）中的曝光量为200mJ/cm2以外与实施例5相同的方法，实施了工序（A1）~工序（D）。用光学显微镜观察的结果是，第一阻焊层2-1被填充直到配置在表面的电子部件连接用连接焊盘3的表面下6.0µm。通过工序（C3）中的氧环境下的非接触曝光，配置在表面的电子部件连接用连接焊盘3间的第一阻焊层2-1表面的光聚合被抑制，作为结果，第一阻焊层2-1的厚度减少了1.0µm。
接着，为了使第一阻焊层2-1和第二阻焊层2-2固化，以曝光量1000mJ/cm2进行整个表面曝光，接着，以150℃施行60分钟热固化处理，得到布线基板。用光学显微镜观察的结果是，厚度15µm的导体布线7被厚度30µm和20µm的第一阻焊层2-1和第二阻焊层2-2包覆，形成了相当于其高低差的厚度10µm的底部填充剂堵住用障碍。此外，厚度15µm的电子部件连接用连接焊盘3露出，在相邻的电子部件连接用连接焊盘3间填充有厚度9.0µm的第一阻焊层2-1。
接着，在测定位于从配置在表面的多个电子部件连接用连接焊盘3的端部离开200µm的外周与从该端部离开400µm的外周之间的区域的厚度20µm的第一阻焊层2-1的表面粗糙度时，表面粗糙度Ra为0.05µm。此外，在测定相邻的电子部件连接用连接焊盘3间的区域的第一阻焊层2-1的表面粗糙度时，表面粗糙度Ra为0.50µm。
（实施例7）
用除了使工序（C3）中的曝光量为1000mJ/cm2以外与实施例5相同的方法，实施了工序（A1）~工序（D）。用光学显微镜观察的结果是，第一阻焊层2-1被填充直到配置在表面的电子部件连接用连接焊盘3的表面下5.0µm，未确认到由于工序（C3）中的氧的聚合阻碍造成的第一阻焊层2-1的膜损耗。
接着，为了使第一阻焊层2-1和第二阻焊层2-2固化，以曝光量1000mJ/cm2进行整个表面曝光，接着，以150℃施行了60分钟热固化处理。用光学显微镜观察的结果是，厚度15µm的导体布线7被厚度30µm和20µm的第一阻焊层2-1和第二阻焊层2-2包覆，形成了相当于其高低差的厚度10µm的底部填充剂堵住用障碍。此外，厚度15µm的电子部件连接用连接焊盘3露出，在相邻的电子部件连接用连接焊盘3间填充有厚度10.0µm的第一阻焊层2-1。
接着，在测定位于从配置在表面的多个电子部件连接用连接焊盘3的端部离开200µm的外周与从该端部离开400µm的外周之间的区域的厚度20µm的第一阻焊层2-1的表面粗糙度时，表面粗糙度Ra为0.05µm。此外，在测定相邻的电子部件连接用连接焊盘3间的区域的第一阻焊层2-1的表面粗糙度时，表面粗糙度Ra为0.30µm。
（实施例8）
用除了在工序（C3）中通过密合曝光方式进行曝光以外与实施例5相同的方法，实施了工序（A1）~工序（D）。用光学显微镜观察的结果是，第一阻焊层2-1被填充直到配置在表面的电子部件连接用连接焊盘3的表面下5.0µm。在工序（C3）中，充分进行密合曝光时的排气，由此，在非氧环境下进行曝光，因此，第一阻焊层2-1表面不被粗糙面化，作为结果，第一阻焊层2-1的厚度不减少。
接着，为了使第一阻焊层2-1和第二阻焊层2-2固化，以曝光量1000mJ/cm2进行整个表面曝光，接着，以150℃施行了60分钟热固化处理。用光学显微镜观察的结果是，厚度15µm的导体布线7被厚度30µm和20µm的第一阻焊层2-1和第二阻焊层2-2包覆，形成了相当于其高低差的厚度10µm的底部填充剂堵住用障碍。此外，厚度15µm的电子部件连接用连接焊盘3露出，在相邻的电子部件连接用连接焊盘3间填充有厚度10.0µm的第一阻焊层2-1。
接着，在测定位于从配置在表面的多个电子部件连接用连接焊盘3的端部离开200µm的外周与从该端部离开400µm的外周之间的区域的厚度20µm的第一阻焊层2-1的表面粗糙度时，表面粗糙度Ra为0.05µm。此外，在测定相邻的电子部件连接用连接焊盘3间的第一阻焊层2-1的表面粗糙度时，表面粗糙度Ra为0.10µm。
在实施例5~8中，在相邻的电子部件连接用连接焊盘3间存在充分的厚度的第一阻焊层2-1，因此，能够可靠地防止在安装电子部件时发生由于焊料造成的电短路。此外，在实施例5~8中制作的电路基板具有用于防止底部填充剂从电子部件与电路基板的空隙向周围溢出的障碍构造，在为了确保电子部件与电路基板的连接可靠性而填充充分的底部填充剂时，底部填充剂也不会从电子部件与电路基板的空隙向周围流出，能够防止对电工作造成坏影响。当对实施例5~8进行比较时，与电子部件连接用连接焊盘3间的第一阻焊层2-1的表面是平滑的实施例8中制造的布线基板相比，在实施例5~7中制造的布线基板的与底部填充剂的密合性更高，连接可靠性更优越。
实施例9~12是与图5-1和图5-2所示的布线基板的制造方法（3）相关的例子。
（实施例9）
<工序（A1）>
使用半加成法来制作在表面形成有导体布线7的电路基板1（面积170mm×200mm，导体厚度15µm，基板厚度0.4mm）。在表面存在用作电子部件连接用连接焊盘3的线宽度25µm、间隔50µm的导体布线。接着，使用真空层压将厚度15µm的阻焊薄膜（太阳ink制造（股份）制，商品名：PFR-800 AUS410）真空热压接于上述电路基板1的表面（层压温度75℃，吸引时间30秒，加压时间10秒）。由此，形成了第一阻焊层2-1。在第一阻焊层2-1中，离绝缘层4表面的厚度为20µm，电子部件连接用连接焊盘3上的厚度为5µm。
<工序（B1）>
在剥离了第一阻焊层2-1上的支承层薄膜之后，将10质量%的偏硅酸钠水溶液（液温25℃）用作薄膜化处理液，使薄膜化处理面为上并使电路基板1浸渍在薄膜化处理液中25秒来进行胶束化处理（薄膜化处理）。之后，进行利用胶束除去液（液温25℃）的喷雾的胶束除去处理、水洗处理（液温25℃）和干燥处理，对平均10µm的第一阻焊层2-1进行薄膜化直到非曝光部的第一阻焊层2-1的厚度变为电子部件连接用连接焊盘3的表面下5.0µm。在用光学显微镜进行观察时，在第一阻焊层2-1的表面没有处理不均，得到了良好的面内均匀性。
<工序（C3）>
针对第一阻焊层2-1，使用对在工序（B1）中被薄膜化的区域照射活性光线6那样的模式的光掩膜5，通过氧环境下的非接触曝光以曝光量400mJ/cm2进行曝光。
<工序（A2）>
使用真空层压将厚度20µm的阻焊薄膜（太阳ink制造（股份）制，商品名：PFR-800AUS410）真空热压着于完成到工序（C3）的电路基板1的第一阻焊层2-1上（层压温度75℃，吸引时间30秒，加压时间10秒）。由此，形成了第二阻焊层2-2。在第二阻焊层2-2中，离绝缘层4表面的厚度为30µm。
<工序（C4）>
针对第二阻焊层2-2，使用对从电子部件连接用连接焊盘3的端部离开400µm的外周的外侧的区域照射活性光线6那样的模式的光掩膜5，以曝光量200mJ/cm2进行密合曝光。
<工序（B3）>
在剥离了第二阻焊层2-2上的支承层薄膜之后，将10质量%的偏硅酸钠水溶液（液温25℃）用作薄膜化处理液，使薄膜化处理面为上并使电路基板1浸渍在薄膜化处理液中25秒来进行胶束化处理（薄膜化处理）。之后，进行利用胶束除去液（液温25℃）的喷雾的胶束除去处理、水洗处理（液温25℃）和干燥处理，对平均10µm的第二阻焊层2-2进行薄膜化直到非曝光部的第二阻焊层2-2的厚度变为电子部件连接用连接焊盘3的表面上5.0µm。在用光学显微镜进行观察时，在第二阻焊层2-2的表面没有处理不均，得到了良好的面内均匀性。
<工序（C6）>
针对第二阻焊层2-2，使用对从电子部件连接用连接焊盘3的端部离开200µm的外周的外侧的区域照射活性光线6那样的模式的光掩膜5，通过氧环境下的非接触曝光以曝光量400mJ/cm2进行曝光。
<工序（D）>
使用1质量%的碳酸钠水溶液（液温度30℃、喷雾压0.15MPa）进行30秒显影，除去了非曝光部的第二阻焊层2-2。由此，形成底部填充剂堵住用障碍，并且，从被第二阻焊层2-2覆盖的第一阻焊层2-1露出的状态的电子部件连接用连接焊盘3和其周围的第一阻焊层2-1再次露出。用光学显微镜观察的结果是，第一阻焊层2-1被填充直到配置在表面的电子部件连接用连接焊盘3的表面下5.5µm。通过工序（C3）中的氧环境下的非接触曝光，配置在表面的电子部件连接用连接焊盘3间的第一阻焊层2-1表面的光聚合被抑制，作为结果，第一阻焊层2-1的厚度减少了0.5µm。此外，通过工序（C6）中的氧环境下的非接触曝光，位于从配置在表面的多个电子部件连接用连接焊盘3的端部离开200µm的外周与从该端部离开400µm的外周之间的区域的厚度20µm的第二阻焊层2-2的表面的光聚合被抑制，作为结果，厚度20µm的第二阻焊层2-2的表面的厚度减少了0.5µm。
接着，为了使第一阻焊层2-1和第二阻焊层2-2固化，以曝光量1000mJ/cm2进行整个表面曝光，接着，以150℃施行60分钟热固化处理，得到布线基板。用光学显微镜观察的结果是，厚度15µm的导体布线7被厚度30µm和19.5µm的第二阻焊层2-2包覆，形成了相当于其高低差的厚度10.5µm的底部填充剂堵住用障碍。此外，厚度15µm的电子部件连接用连接焊盘3露出，在相邻的电子部件连接用连接焊盘3间填充有厚度9.5µm的第一阻焊层2-1。
接着，在测定位于从配置在表面的多个电子部件连接用连接焊盘3的端部离开200µm的外周与从该端部离开400µm的外周之间的区域的厚度19.5µm的第二阻焊层2-2的表面粗糙度时，表面粗糙度Ra为0.40µm。此外，在测定相邻的电子部件连接用连接焊盘3间的区域的第一阻焊层2-1的表面粗糙度时，表面粗糙度Ra为0.40µm。
（实施例10）
用除了使工序（C3）和（C6）中的曝光量为200mJ/cm2以外与实施例9相同的方法，实施了工序（A1）~工序（D）。用光学显微镜观察的结果是，第一阻焊层2-1被填充直到配置在表面的电子部件连接用连接焊盘3的表面下6.0µm。通过工序（C3）中的氧环境下的非接触曝光，配置在表面的电子部件连接用连接焊盘3间的第一阻焊层2-1表面的光聚合被抑制，作为结果，第一阻焊层2-1的厚度减少了1.0µm。此外，通过工序（C6）中的氧环境下的非接触曝光，位于从配置在表面的多个电子部件连接用连接焊盘3的端部离开200µm的外周与从该端部离开400µm的外周之间的区域的厚度20µm的第二阻焊层2-2的表面的光聚合被抑制，作为结果，厚度20µm的第二阻焊层2-2的表面的厚度减少了1.0µm。
接着，为了使阻焊层2-1和2-2固化，以曝光量1000mJ/cm2进行整个表面曝光，接着，以150℃施行60分钟热固化处理，得到布线基板。用光学显微镜观察的结果是，厚度15µm的导体布线7被厚度30µm和19µm的第一阻焊层2-1和第二阻焊层2-2包覆，形成了相当于其高低差的厚度11µm的底部填充剂堵住用障碍。此外，厚度15µm的电子部件连接用连接焊盘3露出，在相邻的电子部件连接用连接焊盘3间填充有厚度9.0µm的第一阻焊层2-1。
接着，在测定位于从配置在表面的多个电子部件连接用连接焊盘3的端部离开200µm的外周与从该端部离开400µm的外周之间的区域的厚度19µm的第二阻焊层2-2的表面粗糙度时，表面粗糙度Ra为0.50µm。此外，在测定相邻的电子部件连接用连接焊盘3间的区域的第一阻焊层2-1的表面粗糙度时，表面粗糙度Ra为0.50µm。
（实施例11）
用除了使工序（C3）和（C6）中的曝光量为1000mJ/cm2以外与实施例9相同的方法，实施了工序（A1）~工序（D）。用光学显微镜观察的结果是，第一阻焊层2-1被填充直到配置在表面的电子部件连接用连接焊盘3的表面下5.0µm，未确认到由于工序（C3）和（C6）中的氧的聚合阻碍造成的第一阻焊层2-1和第二阻焊层2-2的膜损耗。
接着，为了使第一阻焊层2-1和第二阻焊层2-2固化，以曝光量1000mJ/cm2进行整个表面曝光，接着，以150℃施行60分钟热固化处理，得到布线基板。用光学显微镜观察的结果是，厚度15µm的导体布线7被厚度30µm和20µm的第一阻焊层2-1和第二阻焊层2-2包覆，形成了相当于其高低差的厚度10µm的底部填充剂堵住用障碍。此外，厚度15µm的电子部件连接用连接焊盘3露出，在相邻的电子部件连接用连接焊盘3间填充有厚度10.0µm的第一阻焊层2-1。
接着，在测定位于从配置在表面的多个电子部件连接用连接焊盘3的端部离开200µm的外周与从该端部离开400µm的外周之间的区域的厚度20µm的第二阻焊层2-2的表面粗糙度时，表面粗糙度Ra为0.30µm。此外，在测定相邻的电子部件连接用连接焊盘3间的区域的第一阻焊层2-1的表面粗糙度时，表面粗糙度Ra为0.30µm。
（实施例12）
用除了在工序（C3）和（C6）中通过密合曝光方式进行曝光以外与实施例9相同的方法，实施了工序（A1）~工序（D）。用光学显微镜观察的结果是，第一阻焊层2-1被填充直到配置在表面的电子部件连接用连接焊盘3的表面下5.0µm。在工序（C3）和（C6）中，充分进行密合曝光时的排气，由此，在非氧环境下进行曝光，因此，第一阻焊层2-1和第二阻焊层2-2表面不被粗糙面化，作为结果，第一阻焊层2-1和第二阻焊层2-2的厚度不减少。
接着，为了使第一阻焊层2-1和第二阻焊层2-2固化，以曝光量1000mJ/cm2进行整个表面曝光，接着，以150℃施行了60分钟热固化处理。用光学显微镜观察的结果是，厚度15µm的导体布线7被厚度30µm和20µm的第一阻焊层2-1和第二阻焊层2-2包覆，形成了相当于其高低差的厚度10µm的底部填充剂堵住用障碍。此外，厚度15µm的电子部件连接用连接焊盘3露出，在相邻的电子部件连接用连接焊盘3间填充有厚度10µm的第一阻焊层2-1。
接着，在测定位于从配置在表面的多个电子部件连接用连接焊盘3的端部离开200µm的外周与从该端部离开400µm的外周之间的区域的厚度20µm的第二阻焊层2-2的表面粗糙度时，表面粗糙度Ra为0.10µm。此外，在测定相邻的电子部件连接用连接焊盘3间的第一阻焊层2-1的表面粗糙度时，表面粗糙度Ra为0.10µm。
在实施例9~12中，在相邻的电子部件连接用连接焊盘3间存在充分的厚度的第一阻焊层2-1，因此，能够可靠地防止在安装电子部件时发生由于焊料造成的电短路。此外，在实施例9~12中制作的电路基板具有用于防止底部填充剂从电子部件与电路基板的空隙向周围溢出的障碍构造，在为了确保电子部件与电路基板的连接可靠性而填充充分的底部填充剂时，底部填充剂也不会从电子部件与电路基板的空隙向周围流出，能够防止对电工作造成坏影响。当对实施例9~12进行比较时，与在电子部件连接用连接焊盘3间的第一阻焊层2-1的表面是平滑的实施例12中制造的布线基板相比，在实施例9~11中制造的布线基板的与底部填充剂的密合性更高，连接可靠性更优越。
如在上述说明了的那样，关于利用实施例1~12制造的布线基板，电子部件连接用连接焊盘3的一部分从阻焊层2（第一阻焊层2-1）露出，进而，具有利用二级构造的阻焊层2（第一阻焊层2-1和第二阻焊层2-2）形成的底部填充剂堵住用障碍。在使用该布线基板进行倒装芯片连接的情况下，能够防止填充在电子部件与布线基板之间的底部填充剂向周围溢出而对电连接可靠性造成坏影响。此外，即使在高密度地配置电子部件连接用连接焊盘3的布线基板中，也在相邻的电子部件连接用连接焊盘3间存在充分厚度的阻焊层2（第一阻焊层2-1），因此，能够可靠地防止在安装电子部件时产生由于焊料造成的电短路。绝缘层4与电子部件连接用连接焊盘3的粘接强度和电子部件连接用连接焊盘3与焊料的粘接强度变大，得到高的连接可靠性。进而，在布线基板的制造方法（1）的工序（C2）和（C5）、布线基板的制造方法（2）的工序（C3）、布线基板的制造方法（3）的工序（C3）和（C6）中的曝光通过氧环境下的非接触曝光方式进行的情况下，电子部件连接用连接焊盘3间、周围的阻焊层2（第一阻焊层2-1、第二阻焊层2-2）表面充分粗糙面化，因此，与底部填充剂的密合性好，得到高的连接可靠性。
产业上的可利用性
本发明的布线基板的制造方法例如能够应用于制造具有用于连接半导体芯片、其他的布线基板等电子部件的多个连接焊盘的布线基板的用途。
附图标记的说明
1 电路基板
2 阻焊层
2-1 第一阻焊层
2-2 第二阻焊层
3 电子部件连接用连接焊盘、连接焊盘
4 绝缘层
5 光掩模
6 活性光线
7 导体布线。

Claims (5)

1.一种布线基板的制造方法，所述布线基板为在绝缘层的表面形成有连接焊盘的电路基板并且在电路基板的表面具有阻焊层且连接焊盘的一部分从阻焊层露出，所述制造方法的特征在于，包括：
（A1）在绝缘层的表面形成有连接焊盘的电路基板的表面形成第一阻焊层的工序；
（B1）利用薄膜化处理液对非曝光部的第一阻焊层进行薄膜化直到变为连接焊盘的厚度以下而露出连接焊盘的一部分的工序；
（C3）针对第一阻焊层对在工序（B1）中薄膜化后的区域部分进行曝光的工序；
（A2）在完成到（C3）工序的电路基板的第一阻焊层上形成第二阻焊层的工序；
（C4）针对第二阻焊层对在作为后续工序的工序（B3）中被薄膜化的区域以外的部分进行曝光的工序；
（B3）利用薄膜化处理液在连接焊盘不露出的范围内对非曝光部的第二阻焊层进行薄膜化的工序；
（C6）针对第二阻焊层对在作为后续工序的工序（D）中被显影的区域以外的部分进行曝光的工序；
（D）利用显影液除去非曝光部的第二阻焊层的工序。
2.根据权利要求1所述的布线基板的制造方法，其中，工序（C3）和工序（C6）中的曝光通过氧环境下的非接触曝光方式来进行。
3.根据权利要求1或2所述的布线基板的制造方法，其中，工序（C3）和工序（C6）中的曝光量为工序（C4）中的曝光量的1倍以上5倍以下。
4.根据权利要求1或2所述的布线基板的制造方法，其中，工序（B1）和工序（B3）中的阻焊层的薄膜化处理使薄膜化处理面为上来进行。
5.根据权利要求3所述的布线基板的制造方法，其中，工序（B1）和工序（B3）中的阻焊层的薄膜化处理使薄膜化处理面为上来进行。
CN201480033751.1A 2013-06-14 2014-06-05 布线基板的制造方法 Active CN105309053B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711315868.0A CN107809854A (zh) 2013-06-14 2014-06-05 布线基板的制造方法
CN201711315848.3A CN107846786B (zh) 2013-06-14 2014-06-05 布线基板的制造方法

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
JP2013-125179 2013-06-14
JP2013125179 2013-06-14
JP2013131839 2013-06-24
JP2013-131839 2013-06-24
JP2013139706 2013-07-03
JP2013-139706 2013-07-03
JP2013-150824 2013-07-19
JP2013-150825 2013-07-19
JP2013150824 2013-07-19
JP2013150825 2013-07-19
JP2013-151335 2013-07-22
JP2013151335 2013-07-22
JP2014-111574 2014-05-29
JP2014111574 2014-05-29
PCT/JP2014/064929 WO2014199890A1 (ja) 2013-06-14 2014-06-05 配線基板の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201711315848.3A Division CN107846786B (zh) 2013-06-14 2014-06-05 布线基板的制造方法
CN201711315868.0A Division CN107809854A (zh) 2013-06-14 2014-06-05 布线基板的制造方法

Publications (2)

Publication Number Publication Date
CN105309053A CN105309053A (zh) 2016-02-03
CN105309053B true CN105309053B (zh) 2018-03-09

Family

ID=52022186

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201711315848.3A Active CN107846786B (zh) 2013-06-14 2014-06-05 布线基板的制造方法
CN201480033751.1A Active CN105309053B (zh) 2013-06-14 2014-06-05 布线基板的制造方法
CN201711315868.0A Pending CN107809854A (zh) 2013-06-14 2014-06-05 布线基板的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201711315848.3A Active CN107846786B (zh) 2013-06-14 2014-06-05 布线基板的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201711315868.0A Pending CN107809854A (zh) 2013-06-14 2014-06-05 布线基板的制造方法

Country Status (5)

Country Link
JP (3) JP6224531B2 (zh)
KR (1) KR102082641B1 (zh)
CN (3) CN107846786B (zh)
TW (1) TWI700974B (zh)
WO (1) WO2014199890A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012702A (ja) * 2014-06-30 2016-01-21 ファナック株式会社 ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法
TWI645760B (zh) * 2017-10-27 2018-12-21 南亞電路板股份有限公司 電路板及其製造方法
CN108289388A (zh) * 2017-12-07 2018-07-17 江门崇达电路技术有限公司 一种预防上锡不良的pcb制作方法
JP7142604B2 (ja) 2019-05-15 2022-09-27 日本特殊陶業株式会社 配線基板およびその製造方法
TWI731376B (zh) * 2019-07-22 2021-06-21 頎邦科技股份有限公司 具有粗化防焊層的軟質線路基板及其製造方法
JP7498549B2 (ja) * 2019-09-11 2024-06-12 太陽ホールディングス株式会社 積層硬化体、硬化性樹脂組成物、ドライフィルム、および、積層硬化体の製造方法
JP7498550B2 (ja) * 2019-09-11 2024-06-12 太陽ホールディングス株式会社 積層硬化体、硬化性樹脂組成物、ドライフィルム、および、積層硬化体の製造方法
JP2021163851A (ja) * 2020-03-31 2021-10-11 三菱製紙株式会社 ソルダーレジストパターンの形成方法
KR20210129410A (ko) * 2020-04-20 2021-10-28 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN113747681B (zh) * 2020-05-27 2023-01-17 庆鼎精密电子（淮安）有限公司 嵌埋元件的软硬结合电路板及其制作方法
US11551939B2 (en) * 2020-09-02 2023-01-10 Qualcomm Incorporated Substrate comprising interconnects embedded in a solder resist layer
KR20220039385A (ko) 2020-09-22 2022-03-29 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지
US20220328394A1 (en) * 2021-04-07 2022-10-13 Mediatek Inc. Three-dimensional pad structure and interconnection structure for electronic devices
TWI780783B (zh) * 2021-06-18 2022-10-11 大陸商律勝科技（蘇州）有限公司 印刷電路板之製造方法及具保護層之印刷電路板
CN116801482B (zh) * 2022-03-18 2024-05-10 华为技术有限公司 电路板组件及其加工方法、电子设备
KR102674312B1 (ko) * 2023-01-13 2024-06-12 엘지이노텍 주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101945533A (zh) * 2006-05-17 2011-01-12 三菱制纸株式会社 电路基板
CN103109588A (zh) * 2010-09-28 2013-05-15 三菱制纸株式会社 阻焊图案的形成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS346263B1 (zh) 1957-01-18 1959-07-18
JPS61256789A (ja) * 1985-05-10 1986-11-14 株式会社日立製作所 プリント配線板製造方法
JP2910261B2 (ja) * 1991-02-13 1999-06-23 松下電器産業株式会社 プリント配線板とその製造方法
JPH05226505A (ja) 1992-02-18 1993-09-03 Ibiden Co Ltd プリント配線板
JP3182371B2 (ja) * 1997-06-05 2001-07-03 三洋電機株式会社 空気調和機
JP3856414B2 (ja) * 1997-12-25 2006-12-13 日本ビクター株式会社 プリント配線基板の製造方法及びプリント配線基板
JP2001135919A (ja) * 1999-11-08 2001-05-18 Sumitomo Metal Electronics Devices Inc プラスチックパッケージの製造方法
JP3883948B2 (ja) * 2002-10-16 2007-02-21 大日本印刷株式会社 多層配線基板およびフリップチップ方式の半導体パッケージ
JP3912405B2 (ja) * 2003-11-11 2007-05-09 三菱化学株式会社 硬化性組成物、硬化物、カラーフィルタ及び液晶表示装置
TWI259572B (en) * 2004-09-07 2006-08-01 Siliconware Precision Industries Co Ltd Bump structure of semiconductor package and fabrication method thereof
US7420282B2 (en) * 2004-10-18 2008-09-02 Sharp Kabushiki Kaisha Connection structure for connecting semiconductor element and wiring board, and semiconductor device
US7326636B2 (en) * 2005-05-24 2008-02-05 Agilent Technologies, Inc. Method and circuit structure employing a photo-imaged solder mask
JP5255545B2 (ja) 2009-09-29 2013-08-07 三菱製紙株式会社 ソルダーレジストの形成方法
KR101047139B1 (ko) * 2009-11-11 2011-07-07 삼성전기주식회사 단층 보드온칩 패키지 기판 및 그 제조방법
JP5444050B2 (ja) * 2010-03-12 2014-03-19 三菱製紙株式会社 ソルダーレジストパターンの形成方法
JP5830925B2 (ja) 2011-05-10 2015-12-09 日立化成株式会社 プリント配線板の製造方法
JP3182371U (ja) * 2012-02-10 2013-03-21 三菱製紙株式会社 レジスト層の薄膜化処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101945533A (zh) * 2006-05-17 2011-01-12 三菱制纸株式会社 电路基板
CN103109588A (zh) * 2010-09-28 2013-05-15 三菱制纸株式会社 阻焊图案的形成方法

Also Published As

Publication number Publication date
KR20160020407A (ko) 2016-02-23
JP6514808B2 (ja) 2019-05-15
CN107846786B (zh) 2021-03-05
TWI700974B (zh) 2020-08-01
JP2016006809A (ja) 2016-01-14
JP6224531B2 (ja) 2017-11-01
JP6416324B2 (ja) 2018-10-31
CN107809854A (zh) 2018-03-16
JP2017195380A (ja) 2017-10-26
JP2018139319A (ja) 2018-09-06
CN107846786A (zh) 2018-03-27
KR102082641B1 (ko) 2020-02-28
TW201513758A (zh) 2015-04-01
CN105309053A (zh) 2016-02-03
WO2014199890A1 (ja) 2014-12-18

Similar Documents

Publication Publication Date Title
CN105309053B (zh) 布线基板的制造方法
CN105210460B (zh) 布线基板的制造方法
TWI231021B (en) Electronic component with bump electrodes, and manufacturing method thereof
KR20200000700U (ko) 프린트 배선판
JP2005197649A (ja) フリップチップバンプパッド形成方法及びその構造
CN203934093U (zh) 印刷布线板
JP3209290U (ja) プリント配線板
JP2015015289A (ja) プリント配線板の製造方法
KR200491846Y1 (ko) 레지스트층의 박막화 장치
JP2004165316A (ja) 多層プリント配線板
JP2015023184A (ja) プリント配線板の製造方法
JP2006245466A (ja) 半導体装置用基板、および半導体素子用ｂｇａパッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant