JP2018139319A

JP2018139319A - 配線基板の製造方法

Info

Publication number: JP2018139319A
Application number: JP2018093702A
Authority: JP
Inventors: 豊田　裕二; Yuji Toyoda; 裕二豊田; 寛彦後閑; Hirohiko Gokan; 川合　宣行; Nobuyuki Kawai; 宣行川合; 中川　邦弘; Kunihiro Nakagawa; 邦弘中川
Original assignee: Mitsubishi Paper Mills Ltd
Current assignee: Mitsubishi Paper Mills Ltd
Priority date: 2013-06-14
Filing date: 2018-05-15
Publication date: 2018-09-06
Anticipated expiration: 2034-06-10
Also published as: JP6514808B2; TWI700974B; JP6416324B2; KR20160020407A; WO2014199890A1; CN107809854A; JP2016006809A; JP2017195380A; CN105309053B; CN107846786B; JP6224531B2; CN107846786A; CN105309053A; KR102082641B1; TW201513758A

Abstract

【課題】ソルダーレジスト層から露出している接続パッド間で電気的な短絡が無く、接続パッドと絶縁層及び接続パッドと半田との接着強度が高く、アンダーフィル流出による電気的作動不良が無く、ソルダーレジスト層の強度が高い配線基板の製造方法を提供する。【解決手段】回路基板１の表面に、ソルダーレジスト層２が形成される工程、ソルダーレジスト層２に対して、後工程で薄膜化される領域以外の部分が露光される工程、薄膜化処理液によって、接続パッドが露出しない範囲で、非露光部のソルダーレジスト層２が薄膜化される工程、ソルダーレジスト層２に対して、後工程で薄膜化される領域以外の部分が露光される工程、薄膜化処理液によって、接続パッドの厚さ以下になるまで、非露光部のソルダーレジスト層２が薄膜化されて、接続パッドの一部を露出する工程、ソルダーレジスト層２に対して、前工程において薄膜化された領域部分が露光される工程、を含む。【選択図】図７

Description

本発明は配線基板の製造方法に関し、より詳しくは、半導体チップや他の配線基板等の電子部品を接続するための複数の接続パッドを有する配線基板の製造方法に関する。

各種電気機器内部の配線基板は、その片表面又は両表面に、絶縁層と、絶縁層の表面に形成された導体配線とを有する回路基板を有している。また、配線基板の回路基板表面には、半田付け不要な導体配線に半田が付着しないようにするために、半田付けされない部分全面にソルダーレジスト層が形成されている。このソルダーレジスト層は、導体配線の酸化防止、電気絶縁及び外部環境からの保護という役割を果たしている。

また、配線基板上に半導体チップ等の電子部品を搭載する場合、配線基板の表面には、半導体チップ、他の配線基板等の電子部品と接続するための多数の接続パッドが形成されている。接続パッドは、回路基板表面の導体配線の全体又は一部をソルダーレジスト層から露出させることにより作製されている。近年、この接続パッドの高密度化が進んでおり、配置される接続パッド同士のピッチが狭くなっていて、例えば５０μｍ以下の狭ピッチもある。

高密度に配置された接続パッドに電子部品を搭載する方法として、フリップチップ接続による方法がある。フリップチップ接続とは、配線基板上に設けた電子部品接続用接続パッドの一部を電子部品の電極端子の配置に対応した並びに露出させ、この電子部品接続用接続パッドの露出部と電子部品の電極端子とを対向させ、半田バンプを介して電気的に接続することをいう。

接続パッドには、ソルダーレジスト層を部分的に除去し、接続パッド表面の全体又は一部を露出させているＳＭＤ（ＳｏｌｄｅｒＭａｓｋＤｅｆｉｎｅｄ）構造と、ソルダーレジスト層を部分的に除去し、接続パッドを完全に露出させているＮＳＭＤ（ＮｏｎＳｏｌｄｅｒＭａｓｋＤｅｆｉｎｅｄ）構造がある。

図１Ａは、ＳＭＤ構造を有する配線基板の一例を示す概略断面図である。絶縁層４表面に導体配線７と導体配線の一部である接続パッド３が設けられた回路基板１表面にソルダーレジスト層２が形成されている。接続パッド３はその周辺近傍がソルダーレジスト層２によって被覆されている。そのため、機械的衝撃による接続パッド３の剥れや接続パッド３からの引き出し配線におけるネック部の断線が起こりにくいという利点がある。その反面、電子部品の電極端子とこれに対応する接続パッド３との電気的な接続を確実に固定するために、接続パッド３の露出面に形成する接合部に必要な半田量を確保する必要があり、接続パッド３が大型化してしまうため、電子部品の小型化及び高性能化に伴う接続パッド３の高密度化の要求に対応することが難しくなってきている。

図１Ｂは、ＮＳＭＤ構造を有する配線基板の一例を示す概略断面図である。絶縁層４表面に導体配線７と導体配線の一部である接続パッド３が設けられた回路基板１表面にソルダーレジスト層２が形成されている。ソルダーレジスト層２の同一開口内に複数の接続パッド３が配置されていて、これらの接続パッド３はソルダーレジスト層２から露出している。ＮＳＭＤ構造では、接続パッド３は、その周辺近傍のソルダーレジスト層２が完全に除去され、接続パッド３の側面が完全に露出している。そのため、ＳＭＤ構造と比較して、小さな接続パッド３でも接続パッド３と半田との接着強度を確保することができる。その反面、接続パッド３の側面が完全に露出することによって、接続パッド３と絶縁層４との間の接着強度が低下するおそれがある。また、狭ピッチで配置した接続パッド３では、後工程における無電解ニッケル／金めっきで、接続パッド３間で短絡が発生する場合や、接続パッド３上に半田バンプを配設しようとすると、溶融した半田が隣接する接続パッド３にまで流出し、接続パッド３間で短絡する場合がある。

接続パッドと絶縁層との間の接着強度の問題を解決するために、レーザー光照射によって回路基板表面に設けたソルダーレジスト層の一部に深さ０〜１５μｍ程度の開口部を形成することにより、接続パッド側面の一部がソルダーレジスト層から露出した構造を持つ配線基板を製造する方法が提案されている（例えば、特許文献１参照）。特許文献１に記載された方法で得られた配線基板を用いることによって、ソルダーレジスト層の下部に存在する接続パッドを完全に露出させた配線基板と比較して、接続パッドと絶縁層との間の接着強度を向上させることが可能となる。

また、狭ピッチで配置した接続パッド３における短絡の問題を解決するために、隣接する接続パッド３間にソルダーレジスト層２が充填された配線基板を製造する方法が提案されている（例えば、特許文献２参照）。特許文献２の方法によると、図２に示すような、接続パッド３間にソルダーレジスト層２が充填され、かつ、充填されているソルダーレジスト層２の厚さが接続パッド３の厚さ以下であるＮＳＭＤ構造を形成することができる。具体的には、回路基板１上にソルダーレジスト層２を形成し、ソルダーレジスト層２の厚さが接続パッド３の厚さ以下になるまで薄膜化される領域以外の部分を露光後、アルカリ水溶液である薄膜化処理液によって、接続パッド３の厚さ以下になるまで非露光部のソルダーレジスト層２を薄膜化する。これにより、接続パッド３の厚さ以下の部分と接続パッド３の厚さ超の部分を含む多段構造を有するソルダーレジスト層２が形成され、接続パッド３となる一部の導体配線が露出している配線基板を製造することができる。

ところで、回路基板上に電子部品をフリップチップ接続した配線基板では、電子部品と回路基板との接続信頼性を確保するために、電子部品と回路基板との空隙をアンダーフィル（封止樹脂）で充填して補強する。補強効果を確保するためには、電子部品と回路基板の空隙に充分な量のアンダーフィルを充填しなければならない。しかしながら、特許文献１によって得られる配線基板を使用してフリップチップ接続を行った場合、補強効果を確保するために充分なアンダーフィルを充填した際に、アンダーフィルが電子部品と回路基板の空隙から周囲へ溢れてしまい、電気的な作動に悪影響を及ぼす場合があった。そのため、アンダーフィル流出を防止するために、ダム構造を有する配線基板が提案されている（例えば、特許文献３〜５参照）。

特許文献３には、導体回路を有する回路基板上にソルダーレジスト層を形成した後、部分露光を行い、その後未露光部を現像処理することで、ソルダーレジスト層から接続パッド上部を部分的に露出させる開口部を形成し、次に２回目の部分露光を行い、その後２回目の部分露光の未露光部をデスミア処理によって薄膜化し、ダム形状を形成する方法が開示されている。この方法によるソルダーレジスト層の開口部は、ＳＭＤ構造であるため、電子部品の電極端子とこれに対応する接続パッドとの電気的な接続を確実に固定することが難しく、接続パッドと半田ボールの電気的な接続が不十分となる場合があった。また、この方法によるダム構造の形成はデスミア処理によって行われているため、ソルダーレジスト層が粗面化されることでソルダーレジスト層の強度が低下してしまい、配線基板の信頼性が充分に確保できない場合があった。

特許文献４には、導体回路を有する回路基板上にソルダーレジスト層を形成した後、部分露光を行い、その後未露光部を現像処理することで、ソルダーレジスト層から接続パッドを完全に露出させる開口部を形成し、次に２回目のソルダーレジストを形成した後、１回目の部分露光領域よりも１回り大きな未露光部が発生する２回目の部分露光を行い、その後未露光部を現像することによってダム形状を形成する方法が開示されている。この方法によるソルダーレジスト層の開口部は、ＮＳＭＤ構造であり、接続パッドはその周辺近傍のソルダーレジスト層が完全に除去され、接続パッドの側面が完全に露出することによって、接続パッドと絶縁層との間の接着強度が低下するおそれがある。

特許文献５には、導体回路を有する回路基板上にソルダーレジスト層を形成した後、部分露光工程を行い、その後未露光部のソルダーレジスト層を薄膜化することでソルダーレジスト層に開口部とダム形状を形成する方法が開示されている。この方法によるソルダーレジスト層の開口部は、ＳＭＤ構造であり、接続パッドはその周辺近傍がソルダーレジスト層に被覆されているため、電子部品の電極端子とこれに対応する接続パッドとの電気的な接続を確実に固定することが難しく、接続パッドと半田ボールの電気的な接続が不十分となる場合があった。

特許３３４６２６３号公報国際公開第２０１２／０４３２０１号パンフレット特開２０１２−２３８６６８号公報特開平０５−２２６５０５号公報特開２０１１−７７１９１号公報

本発明の課題は、絶縁層と接続パッドとを有する回路基板の表面にソルダーレジスト層を有し、ソルダーレジスト層から接続パッドの一部が露出している配線基板の製造方法において、ソルダーレジスト層から露出している接続パッド間で電気的な短絡が無く、接続パッドと絶縁層及び接続パッドと半田との接着強度が高く、アンダーフィル流出による電気的作動不良が無く、ソルダーレジスト層の強度が高い配線基板を得ることができる配線基板の製造方法を提供することである。

本発明者らは、上記課題を解決するために鋭意検討した結果、下記発明（１）〜（１２）によって、上記課題を解決できることを見出した。

（１）絶縁層の表面に接続パッドが形成された回路基板であって、回路基板の表面にソルダーレジスト層を有し、ソルダーレジスト層から接続パッドの一部が露出している配線基板の製造方法において、
（Ａ）絶縁層の表面に接続パッドが形成された回路基板の表面に、ソルダーレジスト層が形成される工程、
（Ｃ１）ソルダーレジスト層に対して、後工程である工程（Ｂ１）において薄膜化される領域以外の部分が露光される工程、
（Ｂ１）薄膜化処理液によって、接続パッドが露出しない範囲で、非露光部のソルダーレジスト層が薄膜化される工程、
（Ｃ２）ソルダーレジスト層に対して、後工程である工程（Ｂ２）において薄膜化される領域以外の部分が露光される工程、
（Ｂ２）薄膜化処理液によって、接続パッドの厚さ以下になるまで、非露光部のソルダーレジスト層が薄膜化されて、接続パッドの一部を露出する工程、
（Ｃ５）ソルダーレジスト層に対して、工程（Ｂ２）において薄膜化された領域部分が露光される工程、
を含むことを特徴とする配線基板の製造方法（以下、「配線基板の製造方法（１）」という）。
（２）絶縁層の表面に接続パッドが形成された回路基板であって、回路基板の表面にソルダーレジスト層を有し、ソルダーレジスト層から接続パッドの一部が露出している配線基板の製造方法において、
（Ａ１）絶縁層の表面に接続パッドが形成された回路基板の表面に、第一ソルダーレジスト層が形成される工程、
（Ｃ１）第一ソルダーレジスト層に対して、後工程である工程（Ｂ１）において薄膜化される領域以外の部分が露光される工程、
（Ｂ１）薄膜化処理液によって、接続パッドの厚さ以下になるまで、非露光部の第一ソルダーレジスト層が薄膜化されて、接続パッドの一部を露出する工程、
（Ｃ３）第一ソルダーレジスト層に対して、工程（Ｂ１）において薄膜化された領域部分が露光される工程、
（Ａ２）（Ｃ３）工程まで完了した回路基板の第一ソルダーレジスト層上に、第二ソルダーレジスト層が形成される工程、
（Ｃ４）第二ソルダーレジスト層に対して、後工程である工程（Ｄ）において現像される領域以外の部分が露光される工程、
（Ｄ）非露光部の第二ソルダーレジスト層が、現像液によって除去される工程、
を含むことを特徴とする配線基板の製造方法（以下、「配線基板の製造方法（２）」という）。
（３）絶縁層の表面に接続パッドが形成された回路基板であって、回路基板の表面にソルダーレジスト層を有し、ソルダーレジスト層から接続パッドの一部が露出している配線基板の製造方法において、
（Ａ１）絶縁層の表面に接続パッドが形成された回路基板の表面に、第一ソルダーレジスト層が形成される工程、
（Ｂ１）薄膜化処理液によって、接続パッドの厚さ以下になるまで、非露光部の第一ソルダーレジスト層が薄膜化されて、接続パッドの一部を露出する工程、
（Ｃ３）第一ソルダーレジスト層に対して、工程（Ｂ１）において薄膜化された領域部分が露光される工程、
（Ａ２）（Ｃ３）工程まで完了した回路基板の第一ソルダーレジスト層上に、第二ソルダーレジスト層が形成される工程、
（Ｃ４）第二ソルダーレジスト層に対して、後工程である工程（Ｂ３）において薄膜化される領域以外の部分が露光される工程、
（Ｂ３）薄膜化処理液によって、接続パッドが露出しない範囲で、非露光部の第二ソルダーレジスト層が薄膜化される工程、
（Ｃ６）第二ソルダーレジスト層に対して、後工程である工程（Ｄ）において現像される領域以外の部分が露光される工程、
（Ｄ）非露光部の第二ソルダーレジストが、現像液によって除去される工程、
を含むことを特徴とする配線基板の製造方法（以下、「配線基板の製造方法（３）」という）。
（４）工程（Ｃ２）及び工程（Ｃ５）における露光が、酸素雰囲気下での非接触露光方式によって行われる上記（１）に記載の配線基板の製造方法。
（５）工程（Ｃ３）における露光が、酸素雰囲気下での非接触露光方式によって行われる上記（２）に記載の配線基板の製造方法。
（６）工程（Ｃ３）及び工程（Ｃ６）における露光が、酸素雰囲気下での非接触露光方式によって行われる上記（３）記載の配線基板の製造方法。
（７）工程（Ｃ２）及び工程（Ｃ５）における露光量が、工程（Ｃ１）における露光量の１倍以上５倍以下である上記（１）又は（４）に記載の配線基板の製造方法。
（８）工程（Ｃ３）における露光量が、工程（Ｃ１）における露光量の１倍以上５倍以下である上記（２）又は（５）のいずれかに記載の配線基板の製造方法。
（９）工程（Ｃ３）及び工程（Ｃ６）における露光量が、工程（Ｃ４）における露光量の１倍以上５倍以下である上記（３）又は（６）記載の配線基板の製造方法。
（１０）工程（Ｂ１）及び工程（Ｂ２）におけるソルダーレジスト層の薄膜化処理が、薄膜化処理面を上にして行われる上記（１）、（４）、（７）のいずれかに記載の配線基板の製造方法。
（１１）工程（Ｂ１）におけるソルダーレジスト層の薄膜化処理が、薄膜化処理面を上にして行われる上記（２）、（５）、（８）のいずれかに記載の配線基板の製造方法。
（１２）工程（Ｂ１）及び工程（Ｂ３）におけるソルダーレジスト層の薄膜化処理が、薄膜化処理面を上にして行われる上記（３）、（６）、（９）のいずれかに記載の配線基板の製造方法。

本発明によれば、絶縁層と接続パッドとを有する回路基板の表面にソルダーレジスト層を有し、ソルダーレジスト層から接続パッドの一部が露出している配線基板の製造方法において、ソルダーレジスト層から露出している接続パッド間で電気的な短絡が無く、接続パッドと絶縁層及び接続パッドと半田との接着強度が高く、アンダーフィル流出による電気的作動不良が無く、ソルダーレジスト層の強度が高い配線基板を得ることができる配線基板の製造方法を提供することができる。

従来の配線基板の一例を示す概略断面図である。従来の配線基板の一例を示す概略断面図である。本発明の配線基板の製造方法（１）の一例を示す断面工程図である。本発明の配線基板の製造方法（１）の一例を示す断面工程図である。本発明の配線基板の製造方法（２）の一例を示す断面工程図である。本発明の配線基板の製造方法（２）の一例を示す断面工程図である。本発明の配線基板の製造方法（３）の一例を示す断面工程図である。本発明の配線基板の製造方法（３）の一例を示す断面工程図である。従来技術による配線基板の製造方法の一例を示す断面工程図である。本発明によって製造できる配線基板の一例を示す概略断面図である。本発明によって製造できる配線基板の一例を示す概略断面図である。本発明によって製造できる配線基板の一例を示す概略断面図である。多層配線基板の一例を示す概略断面図である。

以下、本発明の配線基板の製造方法について詳細に説明する。

図３−１及び図３−２は、配線基板の製造方法（１）の一例を示す断面工程図である。フリップチップ接続により電子部品を配線基板に搭載する場合、電子部品と配線基板の熱膨張係数の差によって、熱衝撃が加わった際、接続部に応力が集中し、接続部の変形や破壊が起こることがある。接続部へ応力が集中するのを防ぎ、接続信頼性を向上させるために、電子部品と配線基板の間がアンダーフィルと呼ばれる樹脂組成物で封止されるのが一般的である。配線基板の製造方法（１）によって、電子部品と配線基板の間に充填するアンダーフィルを堰き止めるためのダム構造を有する二段構造のソルダーレジスト層を形成することができる。

工程（Ａ）では、回路基板１の表面において、全面を覆うようにソルダーレジスト層２を形成する。工程（Ｃ１）では、ソルダーレジスト層２に対して、後工程である工程（Ｂ１）において薄膜化される領域以外の部分を露光する。

工程（Ｂ１）では、薄膜化処理液によって、接続パッド３が露出しない範囲で、非露光部のソルダーレジスト層２を薄膜化する。

工程（Ｃ２）では、ソルダーレジスト層２に対して、後工程である工程（Ｂ２）において薄膜化される領域以外の部分を露光する。

工程（Ｂ２）では、薄膜化処理液によって、接続パッド３の厚さ以下になるまで、非露光部のソルダーレジスト層２を薄膜化して、接続パッド３の一部を露出させる。電子部品を搭載する配線基板の場合、この工程（Ｂ２）において露出した接続パッド３が電子部品接続用接続パッド３として使用される。

工程（Ｃ５）では、ソルダーレジスト層２に対して、工程（Ｂ２）で薄膜化された領域部分を露光する。工程（Ｃ５）まで完了した回路基板１上に不要なソルダーレジスト層２が残っている場合には、工程（Ｃ５）の後に、不要なソルダーレジスト層２が現像液によって除去される工程（Ｄ１）を行っても良い。

配線基板の製造方法（１）では、工程（Ｃ２）の露光領域を任意の形状に変化させることが可能であり、露光領域の変更により、例えば、図７に示す断面形状の配線基板を作製することが可能である。図７のａでは、接続パッド３の間にソルダーレジスト層２の凸部が形成されている。図７のｂでは、ソルダーレジスト層２から露出した接続パッド３とソルダーレジスト層２で被覆されている導体配線７が交互に並んでいる。

図４−１及び図４−２は、配線基板の製造方法（２）の一例を示す断面工程図である。配線基板の製造方法（１）との違いは、ソルダーレジスト層が第一ソルダーレジスト層２−１と第二ソルダーレジスト層２−２から構成されている点である。配線基板の製造方法（２）では、非露光部の第一ソルダーレジスト層２−１の厚さを接続パッド３の厚さ以下になるまで薄膜化した後、第一ソルダーレジスト層２−１の表面上に第二ソルダーレジスト層２−２を形成し、露光した後、非露光部の第二ソルダーレジスト層２−２を現像処理する。これによって、配線基板の製造方法（１）を用いた場合と同じく、電子部品と配線基板の間に充填するアンダーフィルを堰き止めるためのダム構造を有する二段構造のソルダーレジスト層を形成することができる。

工程（Ａ１）では、回路基板１の表面において、全面を覆うように第一ソルダーレジスト層２−１を形成する。

工程（Ｃ１）では、第一ソルダーレジスト層２−１に対して、後工程である工程（Ｂ１）において薄膜化される領域以外の部分を露光する。

工程（Ｂ１）では、薄膜化処理液によって、接続パッド３の厚さ以下になるまで、非露光部の第一ソルダーレジスト層２−１を薄膜化して、接続パッド３の一部を露出させる。

工程（Ｃ３）では、第一ソルダーレジスト層２−１に対して、工程（Ｂ１）において薄膜化された領域部分を露光する。

工程（Ａ２）では、工程（Ｃ３）まで完了した回路基板の第一ソルダーレジスト層２−１上に、第二ソルダーレジスト層２−２を形成する。

工程（Ｃ４）では、第二ソルダーレジスト層２−２に対して、後工程である工程（Ｄ）において現像される領域以外の部分を露光する。

工程（Ｄ）では、非露光部の第二ソルダーレジスト層２−２を、現像液によって除去し、接続パッド３の一部を露出させる。電子部品を搭載する配線基板の場合、この工程（Ｄ）において露出した接続パッド３が電子部品接続用接続パッド３として使用される。

配線基板の製造方法（２）では、工程（Ｃ１）の露光領域を任意の形状に変化させることが可能であり、露光領域の変更により、例えば、図８に示す断面形状の配線基板を作製することが可能である。図８のｃでは、接続パッド３の間に第一ソルダーレジスト層２−１の凸部が形成されている。図８のｄでは、第一ソルダーレジスト層２−１から露出した接続パッド３と第一ソルダーレジスト層２−１で被覆されている導体配線７が交互に並んでいる。

図５−１及び図５−２は、配線基板の製造方法（３）の一例を示す断面工程図である。配線基板の製造方法（３）では、第一ソルダーレジスト層２−１に露光を行う前に第一ソルダーレジスト層２−１の厚さを接続パッド３の厚さ以下になるまで薄膜化処理する。その後、第一ソルダーレジスト層２−１の表面上に第二ソルダーレジスト層２−２を形成し、露光した後、非露光部の第二ソルダーレジスト層２−２を薄膜化処理し、その後、再度露光を行い、残った非露光部の第二ソルダーレジスト層２−２を現像処理する。配線基板の製造方法（３）では、配線基板の製造方法（１）及び（２）を用いた場合と同じく、電子部品と配線基板の間に充填するアンダーフィルを堰き止めるためのダム構造を有する二段構造のソルダーレジスト層を形成することができる。

工程（Ｂ１）では、薄膜化処理液によって、接続パッド３の厚さ以下になるまで、非露光部の第一ソルダーレジスト層２−１を薄膜化して、全ての接続パッド３の一部を露出させる。

工程（Ｃ４）では、第二ソルダーレジスト層２−２に対して、後工程である工程（Ｂ３）において薄膜化される領域以外の部分を露光する。

工程（Ｂ３）では、薄膜化処理液によって、接続パッド３が露出しない範囲で、非露光部の第二ソルダーレジスト層２−２を薄膜化する。

工程（Ｃ６）では、第二ソルダーレジスト層２−２に対して、後工程である工程（Ｄ）において現像される領域以外の部分を露光する。

工程（Ｄ）では、非露光部の第二ソルダーレジスト層２−２を、現像液によって除去し、接続パッド３の一部を再び露出させる。電子部品を搭載する配線基板の場合、この工程（Ｄ）において露出した接続パッド３が電子部品接続用接続パッド３として使用される。

配線基板の製造方法（３）では、工程（Ｃ６）の露光領域を任意の形状に変化させることが可能であり、露光領域の変更により、例えば、図９に示す断面形状の配線基板を作製することが可能である。図９のｅでは、接続パッド３の間に第二ソルダーレジスト層２−２の凸部が形成されている。図９のｆでは、第一ソルダーレジスト層２−１から露出した接続パッド３と第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２で被覆されている導体配線７が交互に並んでいる。

本発明において回路基板１とは、絶縁層４と、絶縁層４の表面に形成された接続パッド３を有する。絶縁層４の表面には、導体配線７が形成されていて、接続パッド３は導体配線７の一部である。本発明に係わる配線基板は、回路基板１の表面にソルダーレジスト層２を有し、ソルダーレジスト層２から接続パッド３の一部が露出している。電子部品を搭載する配線基板の場合、表面の電子部品接続用接続パッド３と電子部品を半田バンプを介して接合する。

本発明において回路基板は、例えば、絶縁性基板の片面又は両面に導体配線を形成して作製される。また、別の例としては、導体配線が配設された絶縁基板にビルドアップ用の絶縁層や導体配線を交互に積層して作製される。図１０は、絶縁性基板の両面に導体配線を形成して作製された配線基板及び導体配線が配設された絶縁基板にビルドアップ用の絶縁層や導体配線を交互に積層して作製された配線基板の一例を示す概略断面図である。本発明の配線基板の製造方法の一例を示した断面工程図である図３−１〜図５−２、本発明によって製造できる配線基板の一例を示す概略断面図である図７〜９には、絶縁層４を一層有し、絶縁層４の片表面に形成された導体配線７を有する回路基板１が記載されているが、本発明の配線基板の製造方法に使用される回路基板１としては、図１０Ａ及びＢのように、導体配線が配設された絶縁基板にビルドアップ用の絶縁層や導体配線を交互に積層して作製され、絶縁層４と、絶縁層４の表面に形成された導体配線７とを両表面に有する回路基板１や図１０Ｃのように、絶縁性基板の両面に導体配線を形成して作製され、絶縁層４と、絶縁層４の表面に形成された導体配線７とを両表面に有する回路基板１が含まれる。導体配線７を両表面に有する回路基板１では、ダム構造を有するソルダーレジスト層２をいずれか一方の面に形成することもできるし、両表面に形成することもできる。

絶縁基板としては、例えば、ガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料等からなる樹脂製基板が挙げられる。ビルドアップ用の絶縁層としては、例えば、絶縁基板と同様にガラスクロスに熱硬化性樹脂を含浸させた電気絶縁材料、エポキシ樹脂等の熱硬化性樹脂に酸化ケイ素等の無機フィラーを分散させた電気絶縁材料等が挙げられる。導体配線は、例えば、サブトラクティブ法、セミアディティブ法、アディティブ法等によって形成される。サブトラクティブ法では、例えば、絶縁層上に銅層を形成した後にエッチングレジスト層を形成し、露光、現像、エッチング、レジスト剥離を実施して、導体配線を形成する。セミアディティブ法では、絶縁層の表面に無電解銅めっきにより電解銅めっき用の下地金属層を設ける。次に、導体配線に対応した開口を有するめっきレジスト層を形成し、電解銅めっきによって露出した下地金属層の表面に電解銅めっき層を形成する。その後、めっきレジスト層を剥離し、露出した下地金属層をフラッシュエッチングで除去することによって導体配線を形成する。

電子部品を搭載する配線基板の場合、配線基板の表面の接続パッドは、電子部品と接続するための接続用パッドである。電子部品は、この接続パッドと半田バンプを介して電気的に接続されることにより、配線基板にフリップチップ実装される。ソルダーレジスト層との密着性を向上させるために、接続パッド表面を粗面化処理することもできるし、カップリング剤処理することもできる。配線基板のもう一方の表面に接続パッドがあっても良く、もう一方の面の接続パッドは、外部接続するための接続用パッドとして使用することができる。半田バンプを介して、この裏面の接続パッドとマザーボード等の外部電気基板の導体配線を電気的に接続させることにより、マザーボードに配線基板がフリップチップ実装される。

本発明においてソルダーレジストとしては、アルカリ現像型のソルダーレジストが使用できる。また、１液性、２液性、どちらの液状レジストであってもよく、ドライフィルム状レジストであってもよい。ソルダーレジストは、例えば、アルカリ可溶性樹脂、単官能アクリルモノマー、多官能アクリルモノマー、光重合開始剤、エポキシ樹脂、無機フィラー等を含有してなる。

アルカリ可溶性樹脂としては、光硬化性と熱硬化性の両方の特性を持つアルカリ可溶性樹脂が挙げられ、例えば、ノボラック型エポキシ樹脂にアクリル酸を付加させてエポキシアクリレート化した樹脂の２級の水酸基に酸無水物を付加させた樹脂が挙げられる。多官能アクリルモノマーとしては、例えば、トリメチロールプロパントリアクリレート（ＴｒｉｍｅｔｈｙｌｏｌＰｒｏｐａｎｅＴｒｉａｃｒｙｌａｔｅ）、ジペンタエリスリトールヘキサアクリレート（Ｄｉ−ｐｅｎｔａｅｒｙｔｈｒｉｔｏｌＨｅｘａａｃｒｙｌａｔｅ）、ペンタエリスリトールトリアクリレート（ＰｅｎｔａｅｒｙｔｈｒｉｔｏｌＴｒｉａｃｒｙｌａｔｅ）等が挙げられる。光重合開始剤としては、２−メチル−１−（４−メチルチオフェニル）−２−モルフォリノプロパン−１−オン（２−Ｍｅｔｈｙｌ−１−（４−Ｍｅｔｈｙｌｔｈｉｏｐｈｅｎｙｌ）−２−Ｍｏｒｐｈｏｌｉｎｏｐｒｏｐａｎ−１−ｏｎｅ）等が挙げられる。エポキシ樹脂は、硬化剤として用いられる。アルカリ可溶性樹脂のカルボン酸と反応させることで架橋させ、耐熱性や耐薬品性の特性の向上を図っているが、カルボン酸とエポキシは常温でも反応が進むために、保存安定性が悪く、アルカリ現像型ソルダーレジストは一般的に使用前に混合する２液性の形態をとっている場合が多い。無機フィラーとしては、例えば、タルク、シリカ、硫酸バリウム、酸化チタン、酸化亜鉛等が挙げられる。

ソルダーレジスト層は、回路基板の表面において、全面を覆うようにして形成される。ソルダーレジスト層の形成には、例えば、液状レジストであれば、スクリーン印刷法、ロールコート法、スプレー法、浸漬法、カーテンコート法、バーコート法、エアナイフ法、ホットメルト法、グラビアコート法、刷毛塗り法、オフセット印刷法を用いることができる。また、フィルム状レジストであれば、ラミネート法や真空ラミネート法が用いられる。

本発明においてソルダーレジスト層が薄膜化される工程とは、薄膜化処理液によって非露光部のソルダーレジスト層成分をミセル化させるミセル化処理（薄膜化処理）、次にミセル除去液によってミセルを除去するミセル除去処理を含む工程である。さらに、除去しきれなかったミセルや残存している薄膜化処理液及びミセル除去液を水洗によって洗い流す水洗処理、水洗水を除去する乾燥処理を含んでもよい。

薄膜化処理（ミセル化処理）とは、薄膜化処理液によって、非露光部のソルダーレジスト層成分をミセル化し、このミセルを薄膜化処理液に対して不溶化する処理である。

本発明において薄膜化処理液には、アルカリ水溶液を使用することができる。薄膜化処理液として使用できるアルカリ水溶液としては、アルカリ金属ケイ酸塩（ＡｌｋａｌｉＭｅｔａｌＳｉｌｉｃａｔｅ）、アルカリ金属水酸化物（ＡｌｋａｌｉＭｅｔａｌＨｙｄｒｏｘｉｄｅ）、アルカリ金属リン酸塩（ＡｌｋａｌｉＭｅｔａｌＰｈｏｓｐｈａｔｅ）、アルカリ金属炭酸塩（ＡｌｋａｌｉＭｅｔａｌＣａｒｂｏｎａｔｅ）、アンモニウムリン酸塩、アンモニウム炭酸塩等の無機アルカリ性化合物の水溶液；モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、メチルアミン、ジメチルアミン、エチルアミン、ジエチルアミン、トリエチルアミン、シクロヘキシルアミン、テトラメチルアンモニウムヒドロキシド（ＴｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍＨｙｄｒｏｘｉｄｅ、ＴＭＡＨ）、テトラエチルアンモニウムヒドロキシド、トリメチル−２−ヒドロキシエチルアンモニウムヒドロキサイド（コリン、Ｃｈｏｌｉｎｅ）等の有機アルカリ性化合物の水溶液が挙げられる。アルカリ金属としては、リチウム、ナトリウム、カリウム等が挙げられる。上記無機アルカリ性化合物及び有機アルカリ性化合物は、単独で用いてもよいし、複数組み合わせて用いてもよい。無機アルカリ性化合物と有機アルカリ性化合物を組み合わせて用いてもよい。

また、ソルダーレジスト層表面をより均一に薄膜化するために、薄膜化処理液に、硫酸塩、亜硫酸塩を添加することもできる。硫酸塩又は亜硫酸塩としては、リチウム、ナトリウム又はカリウム等のアルカリ金属硫酸塩又は亜硫酸塩、マグネシウム、カルシウム等のアルカリ土類金属硫酸塩又は亜硫酸塩が挙げられる。

薄膜化処理液としては、これらの中でも特に、アルカリ金属炭酸塩、アルカリ金属リン酸塩、アルカリ金属水酸化物、アルカリ金属ケイ酸塩から選ばれる無機アルカリ性化合物、及び、ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）、コリンから選ばれる有機アルカリ性化合物のうち少なくともいずれか１種を含み、該無機アルカリ性化合物及び有機アルカリ性化合物の含有量が３〜２５質量％である薄膜化処理液が、表面をより均一に薄膜化できるため、好適に使用できる。３質量％未満では、薄膜化する処理でムラが発生しやすくなる場合がある。また、２５質量％を超えると、無機アルカリ性化合物の析出が起こりやすく、液の経時安定性、作業性に劣る場合がある。アルカリ性化合物の含有量は５〜２０質量％がより好ましく、７〜１５質量％がさらに好ましい。薄膜化処理液のｐＨは１０以上とすることが好ましい。また、界面活性剤、消泡剤、溶剤等を適宜添加することもできる。

ソルダーレジスト層の薄膜化においては、ソルダーレジスト層中に含まれる薄膜化処理液に不溶な無機フィラーの存在が無視できない。無機フィラーのサイズはその種類にもよるが、ナノフィラーと呼ばれるサブミクロンオーダーのものから、大きいものでは数十ミクロンのものまで、ある程度の粒度分布を持って、層中に３０〜７０質量％の含有量で存在している。薄膜化は、アルカリ性化合物がソルダーレジスト層中に浸透した後、ソルダーレジスト層成分のミセル化とミセル除去過程によって進行するが、不溶性の無機フィラーの存在により、アルカリ性化合物の浸透が抑制され、薄膜化速度が遅くなることがある。

このような無機フィラーによるアルカリ性化合物の浸透阻害に対し、薄膜化処理液のｐＨは１２．５以上とするのが良く、１３．０以上とするのがさらに好ましい。薄膜化処理液のｐＨが高いほど、アルカリ性化合物が浸透した際のソルダーレジスト層の膨潤が大きくなり、無機フィラーによる浸透阻害の影響を受けにくくなる。

本発明において、薄膜化によって、接続パッドの一部を露出させる場合、この露出した接続パッドは電子部品接続用接続パッドとして使用できる。通常、接続パッド表面は粗面化され、そのアンカー効果によって接続パッドとソルダーレジスト層の密着性が向上し、長時間に渡って高い絶縁信頼性が維持される。従来のソルダーレジストパターン形成では、ソルダーレジスト層を除去して接続パッド表面を露出させる際、分散能力に優れた低濃度の炭酸ナトリウム水溶液を現像液として用いるのが一般的で、接続パッド表面にはソルダーレジスト層の残渣はほとんど発生しない。しかし、低濃度の炭酸ナトリウム水溶液を用いてソルダーレジスト層の薄膜化を行うと、面内均一に薄膜化することができず、面内ムラが発生する。

薄膜化処理液の温度は、１５〜３５℃が好ましく、さらに好ましくは２０〜３０℃である。温度が低すぎると、ソルダーレジスト層へのアルカリ性化合物の浸透速度が遅くなる場合があり、所望の厚さを薄膜化するのに長時間を要する。一方、温度が高すぎると、ソルダーレジスト層成分のミセル化と同時にミセル除去過程が進行することにより、面内で膜厚ムラが発生しやすくなる場合があるため好ましくない。

薄膜化処理液による薄膜化処理では、浸漬処理、パドル処理、スプレー処理、ブラッシング、スクレーピング等の方法を用いることができるが、浸漬処理が好ましい。浸漬処理以外の処理方法は、薄膜化処理液中に気泡が発生しやすく、その発生した気泡が薄膜化中にソルダーレジスト層表面に付着して、膜厚が不均一となる場合がある。スプレー処理等を使用する場合には、気泡が発生しないように、スプレー圧をできるだけ小さくすることが好ましい。

薄膜化処理液による薄膜化処理の後には、薄膜化処理液に対して不溶化されたソルダーレジスト層成分のミセルを除去するミセル除去処理において、ミセル除去液をスプレーすることによって、一挙にミセルを溶解除去する。

ミセル除去液としては、水道水、工業用水、純水等を用いることができる。また、アルカリ金属炭酸塩、アルカリ金属リン酸塩、アルカリ金属ケイ酸塩から選ばれる無機アルカリ性化合物のうち少なくともいずれか１種を含むｐＨ５〜１０の水溶液をミセル除去液として用いることによって、薄膜化処理液で不溶化されたソルダーレジスト層成分が再分散しやすくなる。ミセル除去液のｐＨが５未満の場合、ソルダーレジスト層成分が凝集し、不溶性のスラッジとなって、薄膜化したソルダーレジスト層表面に付着するおそれがある。一方、ミセル除去液のｐＨが１０を超えた場合、ソルダーレジスト層成分のミセル化とミセル除去過程が同時に促進され、面内で膜厚ムラが発生しやすくなることがある。また、ミセル除去液は、硫酸、リン酸、塩酸などを用いて、ｐＨを調整することができる。

ミセル除去処理におけるスプレーの条件について説明する。スプレーの条件（温度、時間、スプレー圧）は、薄膜化処理されるソルダーレジスト層の溶解速度に合わせて適宜調整される。具体的には、処理温度は１０〜５０℃が好ましく、より好ましくは２２〜５０℃である。水溶液の温度が１０℃未満ではソルダーレジスト層成分の溶解不良が起こり、粗面化された接続パッド表面にソルダーレジスト層の残渣が残りやすい場合がある。一方、５０℃を超えると、水溶液の蒸発や連続運転での温度管理の問題、装置設計上の制約が発生する場合があり好ましくない。また、スプレー圧は０．０１〜０．５ＭＰａとするのが好ましく、より好ましくは０．１〜０．３ＭＰａがより好ましい。ミセル除去液の供給流量は、ソルダーレジスト層１ｃｍ^２当たり０．０３０〜１．０Ｌ／ｍｉｎが好ましく、０．０５０〜１．０Ｌ／ｍｉｎがより好ましく、０．１０〜１．０Ｌ／ｍｉｎがさらに好ましい。供給流量がこの範囲であると、薄膜化後のソルダーレジスト層表面に不溶解成分を残すことなく、面内略均一にミセルを除去することができる。ソルダーレジスト層１ｃｍ^２当たりの供給流量が０．０３０Ｌ／ｍｉｎ未満では、ソルダーレジスト層の不溶解成分が残る場合がある。一方、供給流量が１．０Ｌ／ｍｉｎを超えると、供給のために必要なポンプなどの部品が巨大になり、大掛かりな装置が必要となる場合がある。さらに、１．０Ｌ／ｍｉｎを超えた供給量では、ソルダーレジスト層成分の溶解除去に与える効果が変わらなくなることがある。

配線基板の製造方法（１）における工程（Ａ）、配線基板の製造方法（２）及び（３）における工程（Ａ１）及び（Ａ２）において形成されたソルダーレジスト層２、第一ソルダーレジスト層２−１、第二ソルダーレジスト層２−２の厚さと、配線基板の製造方法（１）〜（３）における工程（Ｂ１）、配線基板の製造方法（１）における工程（Ｂ２）、配線基板の製造方法（３）における工程（Ｂ３）において、非露光部のソルダーレジスト層２、第一ソルダーレジスト層２−１、第二ソルダーレジスト層２−２を薄膜化した量によって、露出した接続パッド３周囲のソルダーレジスト層２、第一ソルダーレジスト層２−１の厚さ及びアンダーフィル堰き止め用のダムの一部となるソルダーレジスト層２、第一ソルダーレジスト層２−１、第二ソルダーレジスト層２−２の厚さが決定される。また、本発明では、０．０１〜５００μｍの範囲で薄膜化量を適宜自由に調整することができる。接続パッドの厚さ以下になるまで薄膜化されたソルダーレジスト層２、第一ソルダーレジスト層２−１表面から露出した接続パッド３表面までの高さは、後で必要な半田量に応じて適宜調整する。また、アンダーフィル堰き止め用のダムの一部となるソルダーレジスト層２、第一ソルダーレジスト層２−１、第二ソルダーレジスト層２−２の厚さは、電子部品の大きさや電子部品の接続端子の大きさや電子部品と配線基板間に充填するアンダーフィルの量に応じて適宜調整する。

配線基板の製造方法（１）における工程（Ｃ１）では、ソルダーレジスト層２に対して、後工程である工程（Ｂ１）において薄膜化される領域以外の部分が選択的に露光される。配線基板の製造方法（２）における工程（Ｃ１）では、第一ソルダーレジスト層２−１に対して、後工程である工程（Ｂ１）において薄膜化される領域以外の部分が選択的に露光される。配線基板の製造方法（１）における工程（Ｃ２）では、ソルダーレジスト層２に対して、後工程である工程（Ｂ２）において薄膜化される領域以外の部分が選択的に露光される。配線基板の製造方法（２）における工程（Ｃ４）及び配線基板の製造方法（３）における工程（Ｃ６）では、第二ソルダーレジスト層２−２に対して、後工程である工程（Ｄ）において現像される領域以外の部分を選択的に露光する。配線基板の製造方法（３）における工程（Ｃ４）では、第二ソルダーレジスト層２−２に対して、後工程である工程（Ｂ３）において薄膜化される領域以外の部分を露光する。露光されたソルダーレジストは光重合し、ソルダーレジスト層２、第一ソルダーレジスト層２−１、第二ソルダーレジスト層２−２が硬化する。図３−１〜図５−２では、フォトマスク５を介して活性光線６を露光しているが、直接描画方式で行ってもよい。露光方式としては、例えば、キセノンランプ、高圧水銀灯、低圧水銀灯、超高圧水銀灯、ＵＶ蛍光灯を光源とした反射画像露光方式、フォトマスクを用いた密着露光方式、プロキシミティ方式、プロジェクション方式やレーザー走査露光方式等が挙げられる。第一面において「薄膜化される領域」とは、例えば、接続パッド上や接続パッド間を含む接続パッド周囲の領域である。より具体的には、電子部品を搭載するための実装領域とその周囲である。

配線基板の製造方法（２）及び（３）における工程（Ｃ３）では、第一ソルダーレジスト層２−１に対して、工程（Ｂ１）において薄膜化された領域部分が露光される。配線基板の製造方法（１）における工程（Ｃ５）では、ソルダーレジスト層２に対して、工程（Ｂ２）において薄膜化された領域部分が露光される。露光方式としては、上述した配線基板の製造方法（１）における工程（Ｃ１）等と同様の方式を使用することができる。配線基板の製造方法（２）及び（３）における工程（Ｃ３）後には、非露光部の第一ソルダーレジスト層２−１、第二ソルダーレジスト層２−２が現像除去される工程（配線基板の製造方法（２）及び（３）における工程（Ｄ））があるため、最終的にソルダーレジスト層を形成させる領域を露光してソルダーレジストを光重合させる必要がある。配線基板の製造方法（２）における工程（Ｃ３）において露光する部分は、少なくとも工程（Ｂ１）で薄膜化された領域を含み、工程（Ｃ１）で露光した部分と工程（Ｂ１）で薄膜化された領域との境界部を含めることが好ましい。また、配線基板の製造方法（１）における工程（Ｃ５）において露光する部分は、少なくとも工程（Ｂ２）で薄膜化された領域を含み、工程（Ｃ２）で露光した部分と工程（Ｂ２）で薄膜化された領域との境界部を含めることが好ましい。

配線基板の製造方法（１）及び（２）における工程（Ｃ１）、配線基板の製造方法（２）及び（３）における工程（Ｃ３）、配線基板の製造方法（１）における工程（Ｃ２）及び（Ｃ５）、配線基板の製造方法（２）及び（３）における工程（Ｃ４）、配線基板の製造方法（３）における工程（Ｃ６）における露光量は、ソルダーレジストの感光感度に応じて適宜決定される。より詳しくは、配線基板の製造方法（２）における工程（Ｂ１）、配線基板の製造方法（１）における工程（Ｂ１）及び（Ｂ２）、配線基板の製造方法（３）における工程（Ｂ３）において使用される薄膜化処理液、又は、配線基板の製造方法（２）及び（３）における工程（Ｄ）において使用される現像液に対して、ソルダーレジストが溶解又は膨潤しない程度に、ソルダーレジストを光重合させて硬化させることができればよく、通常１００〜６００ｍＪ／ｃｍ^２である。

配線基板の製造方法（２）における工程（Ｃ３）、配線基板の製造方法（１）における工程（Ｃ２）及び（Ｃ５）、配線基板の製造方法（３）における工程（Ｃ３）及び（Ｃ６）における露光は、酸素雰囲気下での非接触露光方式で行うことが好ましい。非接触露光方式としては、フォトマスクと配線基板の間に隙間を設けて非接触で露光を行うプロキシミティ方式、プロジェクション方式や、フォトマスクを用いない直接描画方式が挙げられる。ソルダーレジスト層２、第一ソルダーレジスト層２−１、第二ソルダーレジスト層２−２上に支持層フィルムが無い状態で酸素雰囲気下での非接触露光を行うことによって、各ソルダーレジスト層の表層付近（ソルダーレジスト層表面からの深さが０〜０．５μｍ程度）の光重合が酸素の影響により阻害されて未硬化部分となり、表層から離れた部位のみが硬化する。そのため、配線基板の製造方法（１）における工程（Ｂ２）及び（Ｄ１）、配線基板の製造方法（２）及び（３）における工程（Ｄ）によって、表層付近の未硬化部分が除去され、ソルダーレジスト層２、第一ソルダーレジスト層２−１、第二ソルダーレジスト層２−２の表面が粗面化する。配線基板の表面にある電子部品接続用接続パッドの周囲のソルダーレジスト層表面が平滑な場合よりも粗面化された場合の方が、アンダーフィルとの密着性がより強固になり、結果として熱衝撃によって電子部品と配線基板の接続部に応力が集中するのを防ぐことができ、接続信頼性がより高くなる。酸素雰囲気下での非接触方式露光によってソルダーレジスト層２、第一ソルダーレジスト層２−１、第二ソルダーレジスト層２−２の表面が粗面化することにより、アンダーフィルとの密着性が向上し、高い接続信頼性が得られる。アンダーフィルとの密着性を向上させるのに好ましいソルダーレジスト層の表面粗さＲａは、０．３０μｍ以上０．５０μｍ以下である。表面粗さＲａが０．５０μｍを超えると、ソルダーレジストの強度が低くなって、絶縁信頼性が得られなくなる場合がある。表面粗さＲａは算術平均表面粗さである。

配線基板の製造方法（２）における工程（Ｃ３）、配線基板の製造方法（１）における工程（Ｃ２）及び（Ｃ５）における露光量は、工程（Ｃ１）における露光量の１倍以上５倍以下であることが好ましく、さらに好ましくは、１．５倍以上３倍以下である。同様に、配線基板の製造方法（３）における工程（Ｃ３）及び（Ｃ６）における露光量は、工程（Ｃ４）における露光量の１倍以上５倍以下であることが好ましく、さらに好ましくは、１．５倍以上３倍以下である。酸素雰囲気下での非接触露光において、ソルダーレジストが溶解又は膨潤しない程度に硬化させるのに必要な露光量に対し、さらに多くの露光量を与えることによって、ソルダーレジスト層の表面の酸素による重合阻害を必要最小限に抑えることができる。露光量は多いほど、重合阻害の抑制には効果があるが、一方で、露光量が多くなりすぎると、ソルダーレジストの解像性が悪化するだけでなく、露光時間が長くなりすぎるため好ましくない。

配線基板の製造方法（２）及び（３）における工程（Ｂ１）、配線基板の製造方法（１）における工程（Ｂ２）では、薄膜化処理液によって、接続パッド３の厚さ以下になるまで、非露光部のソルダーレジスト層２、第一ソルダーレジスト層２−１が薄膜化されて、接続パッド３の一部を露出させる。配線基板の製造方法（１）における工程（Ｂ１）、配線基板の製造方法（３）における工程（Ｂ３）では、薄膜化処理液によって、接続パッド３が露出しない範囲で、非露光部のソルダーレジスト層２、第二ソルダーレジスト層２−２が薄膜化される。フィルム状レジストを使用し、支持層フィルムが設けられている場合には、支持層フィルムを剥がしてから薄膜化を行う。

配線基板の製造方法（２）及び（３）における工程（Ｂ１）、配線基板の製造方法（１）における工程（Ｂ２）では、薄膜化後のソルダーレジスト層２、第一ソルダーレジスト層２−１の厚さが、露出した接続パッド３の厚さと同じか、それよりも薄くなるまで薄膜化を行う。薄膜化後のソルダーレジスト層２、第一ソルダーレジスト層２−１の厚さが薄すぎると、露出した接続パッド３間の電気絶縁が不十分になり、無電解ニッケル／金めっきの短絡が発生する場合や、接続パッド３間で半田による短絡が発生する場合がある。そのため、薄膜化後のソルダーレジスト層２、第一ソルダーレジスト層２−１の厚さは、接続パッド３の厚さの３分の１以上であることが好ましく、より好ましくは３分の２以上であるのがよい。

配線基板の製造方法（１）における工程（Ｂ１）及び（Ｂ２）、配線基板の製造方法（２）における工程（Ｂ１）、配線基板の製造方法（３）における工程（Ｂ１）及び（Ｂ３）において、薄膜化処理は、薄膜化処理面を上にして行うことが好ましい。薄膜化処理の処理方式としては、薄膜化処理液中に気泡が発生しにくいため、浸漬処理が有効である。万が一、薄膜化処理液中に気泡が発生した場合には、気泡は薄膜化処理液中を浮上し、基板下面に付着するため、薄膜化処理面が上であれば、薄膜化処理面への気泡の付着が抑制される。

配線基板の製造方法（２）及び（３）における工程（Ｄ）では、現像によって、非露光部の第二ソルダーレジスト層２−２を除去する。配線基板の製造方法（１）では、工程（Ｃ５）まで完了した回路基板１上に不要なソルダーレジスト層２が残っている場合には、工程（Ｃ５）の後の工程（Ｄ１）で、現像によって、不要なソルダーレジスト層２を除去する。現像方法としては、使用するソルダーレジストに見合った現像液を用い、回路基板の表面にスプレーを噴射して、各ソルダーレジスト層の不要な部分を除去する。現像液には、希薄なアルカリ水溶液が使用され、一般的には、０．３〜３質量％の炭酸ナトリウム水溶液や炭酸カリウム水溶液が使用される。

以下、実施例によって本発明をさらに詳しく説明するが、本発明はこの実施例に限定されるものではない。

実施例１〜４は、図３−１及び図３−２に示した配線基板の製造方法（１）に関する例である。

（実施例１）
＜工程（Ａ）＞
セミアディティブ法を用いて、表面に導体配線７が形成された回路基板１（面積１７０ｍｍ×２００ｍｍ、導体厚さ１５μｍ、基板厚さ０．４ｍｍ）を作製した。表面には電子部品接続用接続パッド３として使用される線幅２５μｍ、間隔５０μｍの導体配線がある。次に、真空ラミネータを用いて、厚さ２５μｍのソルダーレジストフィルム（太陽インキ製造（株）製、商品名：ＰＦＲ−８００ＡＵＳ４１０）を上記回路基板１の表面に真空熱圧着させた（ラミネート温度７５℃、吸引時間３０秒、加圧時間１０秒）。これにより、ソルダーレジスト層２が形成された。ソルダーレジスト層２は、絶縁層４表面からの厚さが３０μｍであり、電子部品接続用接続パッド３上の厚さは１５μｍであった。

＜工程（Ｃ１）＞
ソルダーレジスト層２に対して、複数の電子部品接続用接続パッド３の端部から４００μｍ離れた外周よりも外側の領域に活性光線６が照射されるようなパターンのフォトマスク５を用いて、露光量２００ｍＪ／ｃｍ^２で密着露光を行った。

＜工程（Ｂ１）＞
ソルダーレジスト層２上の支持層フィルムを剥離した後、１０質量％のメタケイ酸ナトリウム水溶液（液温２５℃）を薄膜化処理液として用いて、薄膜化処理面を上にして薄膜化処理液に回路基板１を２５秒間浸漬させてミセル化処理（薄膜化処理）を行った。その後、ミセル除去液（液温２５℃）のスプレーによるミセル除去処理、水洗処理（液温２５℃）及び乾燥処理を行い、非露光部のソルダーレジスト層２の厚さが電子部品接続用接続パッド３の表面上５．０μｍになるまで、平均１０μｍのソルダーレジスト層２を薄膜化した。光学顕微鏡で観察したところ、ソルダーレジスト層２の表面に処理ムラは無く、良好な面内均一性が得られた。

＜工程（Ｃ２）＞
ソルダーレジスト層２に対して、複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周よりも外側の領域に、活性光線６が照射されるようなパターンのフォトマスク５を用いて、酸素雰囲気下での非接触露光により、露光量４００ｍＪ／ｃｍ^２で露光を行った。

＜工程（Ｂ２）＞
１０質量％のメタケイ酸ナトリウム水溶液（液温２５℃）を薄膜化処理液として用いて、薄膜化処理面を上にして薄膜化処理液に回路基板１を２５秒間浸漬させてミセル化処理（薄膜化処理）を行った。その後、ミセル除去液（液温２５℃）のスプレーによるミセル除去処理、水洗処理（液温２５℃）及び乾燥処理を行い、非露光部のソルダーレジスト層２の厚さが電子部品接続用接続パッド３の表面下５．０μｍになるまで、平均１０μｍのソルダーレジスト層２を薄膜化した。光学顕微鏡で観察したところ、ソルダーレジスト層２の表面に処理ムラは無く、良好な面内均一性が得られた。工程（Ｃ２）における酸素雰囲気下での非接触露光により、表面に配置された電子部品接続用接続パッド３の端部から２００μｍ離れた外周から４００μｍ離れた外周までの領域のソルダーレジスト層２表面の光重合が抑制され、結果としてソルダーレジスト層２の厚さが０．５μｍ減少した。

＜工程（Ｃ５）＞
ソルダーレジスト層２に対して、工程（Ｂ２）において薄膜化された領域部分及びその薄膜化された領域の境界部から２００μｍ外側までの領域に、活性光線６が照射されるようなパターンのフォトマスク５を用いて、酸素雰囲気下での非接触露光により、露光量４００ｍＪ／ｃｍ^２で露光を行った。

次に、ソルダーレジスト層２を硬化させるため、露光量１０００ｍＪ／ｃｍ^２で全面露光し、続いて、１５０℃で６０分間熱硬化処理を施して、配線基板を得た。光学顕微鏡で観察した結果、厚さ１５μｍの導体配線７が厚さ３０μｍと１９．５μｍのソルダーレジスト層２によって被覆され、その段差に相当する厚さ１０．５μｍのアンダーフィル堰き止め用ダムが形成されていた。また、厚さ１５μｍの電子部品接続用接続パッド３が露出しており、隣接する電子部品接続用接続パッド３間に厚さ１０．０μｍのソルダーレジスト層２が充填されていた。

次に、表面に配置された複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周と該端部から４００μｍ離れた外周との間の領域にある厚さ１９．５μｍのソルダーレジスト層２の表面粗さを測定したところ、表面粗さＲａは０．４０μｍであった。また、隣接する電子部品接続用接続パッド３間のソルダーレジスト層２の表面粗さを測定したところ、表面粗さＲａは０．４０μｍであった。

超深度形状測定顕微鏡（株式会社キーエンス製、品番「ＶＫ−８５００」）による算術平均表面粗さＲａは、ＪＩＳＢ０６０１−１９９４表面粗さ−定義に準じた計算式を用いている。なお、測定領域は９００μｍ^２、基準長さは４０μｍとした。

（実施例２）
工程（Ｃ２）及び（Ｃ５）における露光量を２００ｍＪ／ｃｍ^２とした以外は実施例１と同じ方法で、工程（Ａ）〜工程（Ｂ２）までを実施した。光学顕微鏡で観察した結果、表面に配置された電子部品接続用接続パッド３の表面下５．０μｍまでソルダーレジスト層２が充填されていた。工程（Ｃ２）及び（Ｃ５）における酸素雰囲気下での非接触露光により、工程（Ｃ１）における密着露光で活性光線６が照射された領域以外のソルダーレジスト層２表面の光重合が抑制され、結果として、表面に配置された複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周と該端部から４００μｍ離れた外周との間の領域にある厚さ２０μｍのソルダーレジスト層２の厚さが１．０μｍ減少していた。

次に、ソルダーレジスト層２を硬化させるため、露光量１０００ｍＪ／ｃｍ^２で全面露光し、続いて、１５０℃で６０分間熱硬化処理を施して、配線基板を得た。光学顕微鏡で観察した結果、厚さ１５μｍの導体配線７が厚さ３０μｍと１９μｍのソルダーレジスト層２によって被覆され、その段差に相当する厚さ１１μｍのアンダーフィル堰き止め用ダムが形成されていた。また、厚さ１５μｍの電子部品接続用接続パッド３が露出しており、隣接する電子部品接続用接続パッド３間に厚さ１０．０μｍのソルダーレジスト層２が充填されていた。

次に、表面に配置された複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周と該端部から４００μｍ離れた外周との間の領域にある厚さ１９μｍのソルダーレジスト層２の表面粗さを測定したところ、表面粗さＲａは０．５０μｍであった。また、隣接する電子部品接続用接続パッド３間のソルダーレジスト層２の表面粗さを測定したところ、表面粗さＲａは０．５０μｍであった。

（実施例３）
工程（Ｃ２）及び（Ｃ５）における露光量を１０００ｍＪ／ｃｍ^２とした以外は実施例１と同じ方法で、工程（Ａ）〜工程（Ｂ２）までを実施した。光学顕微鏡で観察した結果、表面に配置された電子部品接続用接続パッド３の表面下５．０μｍまでソルダーレジスト層２が充填されており、工程（Ｃ２）及び（Ｃ５）における酸素の重合阻害によるソルダーレジスト層２の膜減りは確認されなかった。

次に、ソルダーレジスト層２を硬化させるため、露光量１０００ｍＪ／ｃｍ^２で全面露光し、続いて、１５０℃で６０分間熱硬化処理を施して、配線基板を得た。光学顕微鏡で観察した結果、厚さ１５μｍの導体配線７が厚さ３０μｍと２０μｍのソルダーレジスト層２によって被覆され、その段差に相当する厚さ１０μｍのアンダーフィル堰き止め用ダムが形成されていた。また、厚さ１５μｍの電子部品接続用接続パッド３が露出しており、隣接する電子部品接続用接続パッド３間に厚さ１０．０μｍのソルダーレジスト層２が充填されていた。

次に、表面に配置された複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周と該端部から４００μｍ離れた外周との間の領域にある厚さ２０μｍのソルダーレジスト層２の表面粗さを測定したところ、表面粗さＲａは０．３０μｍであった。また、隣接する電子部品接続用接続パッド３間のソルダーレジスト層２の表面粗さを測定したところ、表面粗さＲａは０．３０μｍであった。

（実施例４）
工程（Ｃ２）及び（Ｃ５）において、密着露光方式にて露光を行った以外は、実施例１と同じ方法で、工程（Ａ）〜工程（Ｂ２）までを実施した。光学顕微鏡で観察した結果、電子部品接続用接続パッド３の表面下５．０μｍまで、電子部品接続用接続パッド３間にソルダーレジスト層２が充填されていた。工程（Ｃ２）及び（Ｃ５）において、密着露光時のエア抜きを十分行うことにより、非酸素雰囲気下で露光を行ったため、ソルダーレジスト層２表面が粗面化せず、結果として、ソルダーレジスト層２の厚さは減少しなかった。

次に、表面に配置された複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周と該端部から４００μｍ離れた外周との間の領域にある厚さ２０μｍのソルダーレジスト層２の表面粗さを測定したところ、表面粗さＲａは０．１０μｍであった。また、隣接する電子部品接続用接続パッド３間のソルダーレジスト層２の表面粗さを測定したところ、表面粗さＲａは０．１０μｍであった。

実施例１〜４では、隣接する電子部品接続用接続パッド３間に十分な厚さのソルダーレジスト層２があるため、電子部品を実装する際に半田による電気的な短絡が起きるのを確実に防ぐことができた。また、実施例１〜４で作製された回路基板は、アンダーフィルが電子部品と回路基板の空隙から周囲へ溢れてしまうことを防止するためのダム構造を有しており、電子部品と回路基板との接続信頼性を確保するために充分なアンダーフィルを充填した際にも、アンダーフィルが電子部品と回路基板の空隙から周囲へ流出することなく、電気的な作動に悪影響を及ぼすことを防止することができた。実施例１〜４を比較すると、電子部品接続用接続パッド３間及び周囲のソルダーレジスト層２の表面が平滑である実施例４で製造された配線基板よりも、実施例１〜３で製造された配線基板の方が、アンダーフィルとの密着性が高く、接続信頼性が優れていた。

（比較例１）
比較例１は、図６に示した従来技術による配線基板の製造方法に関する例である。
＜工程（Ａ）＞
セミアディティブ法を用いて、表面に導体配線７が形成された回路基板１（面積１７０ｍｍ×２００ｍｍ、導体厚さ１５μｍ、基板厚さ０．４ｍｍ）を作製した。表面側には電子部品接続用接続パッド３として使用される線幅２５μｍ、間隔５０μｍの導体配線がある。次に、真空ラミネータを用いて、厚さ２５μｍのソルダーレジストフィルム（太陽インキ製造（株）製、商品名：ＰＦＲ−８００ＡＵＳ４１０）を上記回路基板１の表面に真空熱圧着させた（ラミネート温度７５℃、吸引時間３０秒、加圧時間１０秒）。これにより、ソルダーレジスト層２が形成された。ソルダーレジスト層２では、絶縁層４表面からの厚さが３０μｍであり、電子部品接続用接続パッド３上の厚さは１５μｍであった。

＜工程（Ｃ１）＞
ソルダーレジスト層２に対して、複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周よりも外側の領域に活性光線６が照射されるようなパターンのフォトマスク５を用いて、露光量２００ｍＪ／ｃｍ^２で密着露光を行った。

＜工程（Ｂ）＞
ソルダーレジスト層２上の支持層フィルムを剥離した後、１０質量％のメタケイ酸ナトリウム水溶液（液温２５℃）を薄膜化処理液として用いて、薄膜化処理面を上にして薄膜化処理液に回路基板１を５０秒間浸漬させてミセル化処理（薄膜化処理）を行った。その後、ミセル除去液（液温２５℃）のスプレーによるミセル除去処理、水洗処理（液温２５℃）及び乾燥処理を行い、非露光部のソルダーレジスト層２の厚さが電子部品接続用接続パッド３の表面下５．０μｍになるまで、平均２０μｍのソルダーレジスト層２を薄膜化した。光学顕微鏡で観察したところ、ソルダーレジスト層２の表面に処理ムラは無く、良好な面内均一性が得られた。

＜工程（Ｃ３）＞
ソルダーレジスト層２に対して、工程（Ｂ）において薄膜化された領域部分及びその薄膜化された領域の境界部から２００μｍ外側までの領域に、活性光線６が照射されるようなパターンのフォトマスク５を用いて、酸素雰囲気下での非接触露光により、露光量４００ｍＪ／ｃｍ^２で露光を行った。

次に、ソルダーレジスト層２を硬化させるため、露光量１０００ｍＪ／ｃｍ^２で全面露光し、続いて、１５０℃で６０分間熱硬化処理を施して、配線基板を得た。光学顕微鏡で観察した結果、厚さ１５μｍの導体配線７が厚さ３０μｍのソルダーレジスト層２によって被覆され、厚さ１５μｍの電子部品接続用接続パッド３が露出しており、隣接する電子部品接続用接続パッド３間に厚さ１０．０μｍのソルダーレジスト層２が充填されていた。

次に、隣接する電子部品接続用接続パッド３間のソルダーレジスト層２の表面粗さを測定した。超深度形状測定顕微鏡（株式会社キーエンス（ＫＥＹＥＮＣＥ）製、品番「ＶＫ−８５００」）を用いて表面粗さを測定したところ、表面粗さＲａは０．４０μｍであった。

比較例１では、電子部品を実装する際、隣接する電子部品接続用接続パッド３間に十分な厚さのソルダーレジスト層２があり、半田による電気的な短絡を確実に防ぐことができた。しかし、比較例１で作製された回路基板は、アンダーフィルが電子部品と回路基板の空隙から周囲へ溢れてしまうことを防止するためのダム構造を有していない。そのため、電子部品と回路基板との接続信頼性を確保するために充分なアンダーフィルを充填した際に、アンダーフィルが電子部品と回路基板の空隙から周囲へ流出し、電気的作動不良が発生した。

実施例５〜８は、図４−１及び図４−２に示した配線基板の製造方法（２）に関する例である。

（実施例５）
＜工程（Ａ１）＞
セミアディティブ法を用いて、表面に導体配線７が形成された回路基板１（面積１７０ｍｍ×２００ｍｍ、導体厚さ１５μｍ、基板厚さ０．４ｍｍ）を作製した。表面には電子部品接続用接続パッド３として使用される線幅２５μｍ、間隔５０μｍの導体配線がある。次に、真空ラミネータを用いて、厚さ１５μｍのソルダーレジストフィルム（太陽インキ製造（株）製、商品名：ＰＦＲ−８００ＡＵＳ４１０）を上記回路基板１の表面に真空熱圧着させた（ラミネート温度７５℃、吸引時間３０秒、加圧時間１０秒）。これにより、第一ソルダーレジスト層２−１が形成された。第一ソルダーレジスト層２−１では、絶縁層４表面からの厚さが２０μｍであり、電子部品接続用接続パッド３上の厚さは５μｍであった。

＜工程（Ｃ１）＞
第一ソルダーレジスト層２−１に対して、複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周よりも外側の領域に活性光線６が照射されるようなパターンのフォトマスク５を用いて、露光量２００ｍＪ／ｃｍ^２で密着露光を行った。

＜工程（Ｂ１）＞
第一ソルダーレジスト層２−１上の支持層フィルムを剥離した後、１０質量％のメタケイ酸ナトリウム水溶液（液温２５℃）を薄膜化処理液として用いて、薄膜化処理面を上にして薄膜化処理液に回路基板１を２５秒間浸漬させてミセル化処理（薄膜化処理）を行った。その後、ミセル除去液（液温２５℃）のスプレーによるミセル除去処理、水洗処理（液温２５℃）及び乾燥処理を行い、非露光部の第一ソルダーレジスト層２−１の厚さが電子部品接続用接続パッド３の表面下５．０μｍになるまで、平均１０μｍの第一ソルダーレジスト層２−１を薄膜化した。光学顕微鏡で観察したところ、第一ソルダーレジスト層２−１の表面に処理ムラは無く、良好な面内均一性が得られた。

＜工程（Ｃ３）＞
第一ソルダーレジスト層２−１に対して、工程（Ｂ１）において薄膜化された領域に、活性光線６が照射されるようなパターンのフォトマスク５を用いて、酸素雰囲気下での非接触露光により、露光量４００ｍＪ／ｃｍ^２で露光を行った。

＜工程（Ａ２）＞
真空ラミネータを用いて、厚さ１５μｍのソルダーレジストフィルム（太陽インキ製造（株）製、商品名：ＰＦＲ−８００ＡＵＳ４１０）を、工程（Ｃ３）まで完了した回路基板１の第一ソルダーレジスト層２−１上に、真空熱圧着させた（ラミネート温度７５℃、吸引時間３０秒、加圧時間１０秒）。これにより、第二ソルダーレジスト層２−２が形成された。第二ソルダーレジスト層２−２では、絶縁層４表面からの厚さが３０μｍであった。

＜工程（Ｃ４）＞
第二ソルダーレジスト層２−２に対して、電子部品接続用接続パッド３の端部から４００μｍ離れた外周よりも外側の領域に、活性光線６が照射されるようなパターンのフォトマスク５を用いて、露光量２００ｍＪ／ｃｍ^２で密着露光を行った。

＜工程（Ｄ）＞
１質量％の炭酸ナトリウム水溶液（液温度３０℃、スプレー圧０．１５ＭＰａ）を用いて３０秒間現像を行い、非露光部の第二ソルダーレジスト層２−２を除去した。これによって、アンダーフィル堰き止め用ダムを形成するとともに、第二ソルダーレジスト層２−２によって覆われていた第一ソルダーレジスト層２−１から露出した状態の電子部品接続用接続パッド３とその周囲の第一ソルダーレジスト層２−１が再び露出した。光学顕微鏡で観察した結果、表面に配置された電子部品接続用接続パッド３の表面下５．５μｍまで第一ソルダーレジスト層２−１が充填されていた。工程（Ｃ３）における酸素雰囲気下での非接触露光により、表面に配置された電子部品接続用接続パッド３間の第一ソルダーレジスト層２−１表面の光重合が抑制され、結果として、第一ソルダーレジスト層２−１の厚さが０．５μｍ減少していた。

次に、第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２を硬化させるため、露光量１０００ｍＪ／ｃｍ^２で全面露光し、続いて、１５０℃で６０分間熱硬化処理を施して、配線基板を得た。光学顕微鏡で観察した結果、厚さ１５μｍの導体配線７が厚さ３０μｍと２０μｍの第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２によって被覆され、その段差に相当する厚さ１０μｍのアンダーフィル堰き止め用ダムが形成されていた。また、厚さ１５μｍの電子部品接続用接続パッド３が露出しており、隣接する電子部品接続用接続パッド３間に厚さ９．５μｍの第一ソルダーレジスト層２−１が充填されていた。

次に、第一面に配置された複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周と該端部から４００μｍ離れた外周との間の領域にある厚さ２０μｍの第一ソルダーレジスト層２−１の表面粗さを測定したところ、表面粗さＲａは０．０５μｍであった。また、隣接する電子部品接続用接続パッド３間の領域の第一ソルダーレジスト層２−１の表面粗さを測定したところ、表面粗さＲａは０．４０μｍであった。

（実施例６）
工程（Ｃ３）における露光量を２００ｍＪ／ｃｍ^２とした以外は実施例５と同じ方法で、工程（Ａ１）〜工程（Ｄ）までを実施した。光学顕微鏡で観察した結果、表面に配置された電子部品接続用接続パッド３の表面下６．０μｍまで第一ソルダーレジスト層２−１が充填されていた。工程（Ｃ３）における酸素雰囲気下での非接触露光により、表面に配置された電子部品接続用接続パッド３間の第一ソルダーレジスト層２−１表面の光重合が抑制され、結果として、第一ソルダーレジスト層２−１の厚さが１．０μｍ減少していた。

次に、第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２を硬化させるため、露光量１０００ｍＪ／ｃｍ^２で全面露光し、続いて、１５０℃で６０分間熱硬化処理を施して、配線基板を得た。光学顕微鏡で観察した結果、厚さ１５μｍの導体配線７が厚さ３０μｍと２０μｍの第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２によって被覆され、その段差に相当する厚さ１０μｍのアンダーフィル堰き止め用ダムが形成されていた。また、厚さ１５μｍの電子部品接続用接続パッド３が露出しており、隣接する電子部品接続用接続パッド３間に厚さ９．０μｍの第一ソルダーレジスト層２−１が充填されていた。

次に、表面に配置された複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周と該端部から４００μｍ離れた外周との間の領域にある厚さ２０μｍの第一ソルダーレジスト層２−１の表面粗さを測定したところ、表面粗さＲａは０．０５μｍであった。また、隣接する電子部品接続用接続パッド３間の領域の第一ソルダーレジスト層２−１の表面粗さを測定したところ、表面粗さＲａは０．５０μｍであった。

（実施例７）
工程（Ｃ３）における露光量を１０００ｍＪ／ｃｍ^２とした以外は実施例５と同じ方法で、工程（Ａ１）〜工程（Ｄ）までを実施した。光学顕微鏡で観察した結果、表面に配置された電子部品接続用接続パッド３の表面下５．０μｍまで第一ソルダーレジスト層２−１が充填されており、工程（Ｃ３）における酸素の重合阻害による第一ソルダーレジスト層２−１の膜減りは確認されなかった。

次に、第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２を硬化させるため、露光量１０００ｍＪ／ｃｍ^２で全面露光し、続いて、１５０℃で６０分間熱硬化処理を施した。光学顕微鏡で観察した結果、厚さ１５μｍの導体配線７が厚さ３０μｍと２０μｍの第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２によって被覆され、その段差に相当する厚さ１０μｍのアンダーフィル堰き止め用ダムが形成されていた。また、厚さ１５μｍの電子部品接続用接続パッド３が露出しており、隣接する電子部品接続用接続パッド３間に厚さ１０．０μｍの第一ソルダーレジスト層２−１が充填されていた。

次に、表面に配置された複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周と該端部から４００μｍ離れた外周との間の領域にある厚さ２０μｍの第一ソルダーレジスト層２−１の表面粗さを測定したところ、表面粗さＲａは０．０５μｍであった。また、隣接する電子部品接続用接続パッド３間の領域の第一ソルダーレジスト層２−１の表面粗さを測定したところ、表面粗さＲａは０．３０μｍであった。

（実施例８）
工程（Ｃ３）において、密着露光方式にて露光を行った以外は、実施例５と同じ方法で、工程（Ａ１）〜工程（Ｄ）までを実施した。光学顕微鏡で観察した結果、表面に配置された電子部品接続用接続パッド３の表面下５．０μｍまで第一ソルダーレジスト層２−１が充填されていた。工程（Ｃ３）において、密着露光時のエア抜きを十分行うことにより、非酸素雰囲気下で露光を行ったため、第一ソルダーレジスト層２−１表面が粗面化せず、結果として、第一ソルダーレジスト層２−１の厚さは減少しなかった。

次に、表面に配置された複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周と該端部から４００μｍ離れた外周との間の領域にある厚さ２０μｍの第一ソルダーレジスト層２−１の表面粗さを測定したところ、表面粗さＲａは０．０５μｍであった。また、隣接する電子部品接続用接続パッド３間の第一ソルダーレジスト層２−１の表面粗さを測定したところ、表面粗さＲａは０．１０μｍであった。

実施例５〜８では、隣接する電子部品接続用接続パッド３間に十分な厚さの第一ソルダーレジスト層２−１があるため、電子部品を実装する際に半田による電気的な短絡が起きるのを確実に防ぐことができた。また、実施例５〜８で作製された回路基板は、アンダーフィルが電子部品と回路基板の空隙から周囲へ溢れてしまうことを防止するためのダム構造を有しており、電子部品と回路基板との接続信頼性を確保するために充分なアンダーフィルを充填した際にも、アンダーフィルが電子部品と回路基板の空隙から周囲へ流出することなく、電気的な作動に悪影響を及ぼすことを防止することができた。実施例５〜８を比較すると、電子部品接続用接続パッド３間の第一ソルダーレジスト層２−１の表面が平滑である実施例８で製造された配線基板よりも、実施例５〜７で製造された配線基板の方が、アンダーフィルとの密着性が高く、接続信頼性が優れていた。

実施例９〜１２は、図５−１及び図５−２に示した配線基板の製造方法（３）に関する例である。

（実施例９）
＜工程（Ａ１）＞
セミアディティブ法を用いて、表面に導体配線７が形成された回路基板１（面積１７０ｍｍ×２００ｍｍ、導体厚さ１５μｍ、基板厚さ０．４ｍｍ）を作製した。表面には電子部品接続用接続パッド３として使用される線幅２５μｍ、間隔５０μｍの導体配線がある。次に、真空ラミネータを用いて、厚さ１５μｍのソルダーレジストフィルム（太陽インキ製造（株）製、商品名：ＰＦＲ−８００ＡＵＳ４１０）を上記回路基板１の表面に真空熱圧着させた（ラミネート温度７５℃、吸引時間３０秒、加圧時間１０秒）。これにより、第一ソルダーレジスト層２−１が形成された。第一ソルダーレジスト層２−１では、絶縁層４表面からの厚さが２０μｍであり、電子部品接続用接続パッド３上の厚さは５μｍであった。

＜工程（Ａ２）＞
真空ラミネータを用いて、厚さ２０μｍのソルダーレジストフィルム（太陽インキ製造（株）製、商品名：ＰＦＲ−８００ＡＵＳ４１０）を、工程（Ｃ３）まで完了した回路基板１の第一ソルダーレジスト層２−１上に、真空熱圧着させた（ラミネート温度７５℃、吸引時間３０秒、加圧時間１０秒）。これにより、第二ソルダーレジスト層２−２が形成された。第二ソルダーレジスト層２−２では、絶縁層４表面からの厚さが３０μｍであった。

＜工程（Ｂ３）＞
第二ソルダーレジスト層２−２上の支持層フィルムを剥離した後、１０質量％のメタケイ酸ナトリウム水溶液（液温２５℃）を薄膜化処理液として用いて、薄膜化処理面を上にして薄膜化処理液に回路基板１を２５秒間浸漬させてミセル化処理（薄膜化処理）を行った。その後、ミセル除去液（液温２５℃）のスプレーによるミセル除去処理、水洗処理（液温２５℃）及び乾燥処理を行い、非露光部の第二ソルダーレジスト層２−２の厚さが電子部品接続用接続パッド３の表面上５．０μｍになるまで、平均１０μｍの第二ソルダーレジスト層２−２を薄膜化した。光学顕微鏡で観察したところ、第二ソルダーレジスト層２−２の表面に処理ムラは無く、良好な面内均一性が得られた。

＜工程（Ｃ６）＞
第二ソルダーレジスト層２−２に対して、電子部品接続用接続パッド３の端部から２００μｍ離れた外周よりも外側の領域に、活性光線６が照射されるようなパターンのフォトマスク５を用いて、酸素雰囲気下での非接触露光により、露光量４００ｍＪ／ｃｍ^２で露光を行った。

＜工程（Ｄ）＞
１質量％の炭酸ナトリウム水溶液（液温度３０℃、スプレー圧０．１５ＭＰａ）を用いて３０秒間現像を行い、非露光部の第二ソルダーレジスト層２−２を除去した。これによって、アンダーフィル堰き止め用ダムを形成するとともに、第二ソルダーレジスト層２−２によって覆われていた第一ソルダーレジスト層２−１から露出した状態の電子部品接続用接続パッド３とその周囲の第一ソルダーレジスト層２−１が再び露出した。光学顕微鏡で観察した結果、表面に配置された電子部品接続用接続パッド３の表面下５．５μｍまで第一ソルダーレジスト層２−１が充填されていた。工程（Ｃ３）における酸素雰囲気下での非接触露光により、表面に配置された電子部品接続用接続パッド３間の第一ソルダーレジスト層２−１表面の光重合が抑制され、結果として、第一ソルダーレジスト層２−１の厚さが０．５μｍ減少していた。また、工程（Ｃ６）における酸素雰囲気下での非接触露光により、表面に配置された複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周と該端部から４００μｍ離れた外周との間の領域にある厚さ２０μｍの第二ソルダーレジスト層２−２の表面の光重合が抑制され、結果として、厚さ２０μｍの第二ソルダーレジスト層２−２の表面の厚さが０．５μｍ減少していた。

次に、第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２を硬化させるため、露光量１０００ｍＪ／ｃｍ^２で全面露光し、続いて、１５０℃で６０分間熱硬化処理を施して、配線基板を得た。光学顕微鏡で観察した結果、厚さ１５μｍの導体配線７が厚さ３０μｍと１９．５μｍの第二ソルダーレジスト層２−２によって被覆され、その段差に相当する厚さ１０．５μｍのアンダーフィル堰き止め用ダムが形成されていた。また、厚さ１５μｍの電子部品接続用接続パッド３が露出しており、隣接する電子部品接続用接続パッド３間に厚さ９．５μｍの第一ソルダーレジスト層２−１が充填されていた。

次に、表面に配置された複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周と該端部から４００μｍ離れた外周との間の領域にある厚さ１９．５μｍの第二ソルダーレジスト層２−２の表面粗さを測定したところ、表面粗さＲａは０．４０μｍであった。また、隣接する電子部品接続用接続パッド３間の領域の第一ソルダーレジスト層２−１の表面粗さを測定したところ、表面粗さＲａは０．４０μｍであった。

（実施例１０）
工程（Ｃ３）及び（Ｃ６）における露光量を２００ｍＪ／ｃｍ^２とした以外は実施例９と同じ方法で、工程（Ａ１）〜工程（Ｄ）までを実施した。光学顕微鏡で観察した結果、表面に配置された電子部品接続用接続パッド３の表面下６．０μｍまで第一ソルダーレジスト層２−１が充填されていた。工程（Ｃ３）における酸素雰囲気下での非接触露光により、表面に配置された電子部品接続用接続パッド３間の第一ソルダーレジスト層２−１表面の光重合が抑制され、結果として、第一ソルダーレジスト層２−１の厚さが１．０μｍ減少していた。また、工程（Ｃ６）における酸素雰囲気下での非接触露光により、表面に配置された複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周と該端部から４００μｍ離れた外周との間の領域にある厚さ２０μｍの第二ソルダーレジスト層２−２の表面の光重合が抑制され、結果として、厚さ２０μｍの第二ソルダーレジスト層２−２の表面の厚さが１．０μｍ減少していた。

次に、ソルダーレジスト層２−１及び２−２を硬化させるため、露光量１０００ｍＪ／ｃｍ^２で全面露光し、続いて、１５０℃で６０分間熱硬化処理を施して、配線基板を得た。光学顕微鏡で観察した結果、厚さ１５μｍの導体配線７が厚さ３０μｍと１９μｍの第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２によって被覆され、その段差に相当する厚さ１１μｍのアンダーフィル堰き止め用ダムが形成されていた。また、厚さ１５μｍの電子部品接続用接続パッド３が露出しており、隣接する電子部品接続用接続パッド３間に厚さ９．０μｍの第一ソルダーレジスト層２−１が充填されていた。

次に、表面に配置された複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周と該端部から４００μｍ離れた外周との間の領域にある厚さ１９μｍの第二ソルダーレジスト層２−２の表面粗さを測定したところ、表面粗さＲａは０．５０μｍであった。また、隣接する電子部品接続用接続パッド３間の領域の第一ソルダーレジスト層２−１の表面粗さを測定したところ、表面粗さＲａは０．５０μｍであった。

（実施例１１）
工程（Ｃ３）及び（Ｃ６）における露光量を１０００ｍＪ／ｃｍ^２とした以外は実施例９と同じ方法で、工程（Ａ１）〜工程（Ｄ）までを実施した。光学顕微鏡で観察した結果、表面に配置された電子部品接続用接続パッド３の表面下５．０μｍまで第一ソルダーレジスト層２−１が充填されており、工程（Ｃ３）及び（Ｃ６）における酸素の重合阻害による第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２の膜減りは確認されなかった。

次に、第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２を硬化させるため、露光量１０００ｍＪ／ｃｍ^２で全面露光し、続いて、１５０℃で６０分間熱硬化処理を施して、配線基板を得た。光学顕微鏡で観察した結果、厚さ１５μｍの導体配線７が厚さ３０μｍと２０μｍの第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２によって被覆され、その段差に相当する厚さ１０μｍのアンダーフィル堰き止め用ダムが形成されていた。また、厚さ１５μｍの電子部品接続用接続パッド３が露出しており、隣接する電子部品接続用接続パッド３間に厚さ１０．０μｍの第一ソルダーレジスト層２−１が充填されていた

次に、表面に配置された複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周と該端部から４００μｍ離れた外周との間の領域にある厚さ２０μｍの第二ソルダーレジスト層２−２の表面粗さを測定したところ、表面粗さＲａは０．３０μｍであった。また、隣接する電子部品接続用接続パッド３間の領域の第一ソルダーレジスト層２−１の表面粗さを測定したところ、表面粗さＲａは０．３０μｍであった。

（実施例１２）
工程（Ｃ３）及び（Ｃ６）において、密着露光方式にて露光を行った以外は、実施例９と同じ方法で、工程（Ａ１）〜工程（Ｄ）までを実施した。光学顕微鏡で観察した結果、表面に配置された電子部品接続用接続パッド３の表面下５．０μｍまで第一ソルダーレジスト層２−１が充填されていた。工程（Ｃ３）及び（Ｃ６）において、密着露光時のエア抜きを十分行うことにより、非酸素雰囲気下で露光を行ったため、第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２表面が粗面化せず、結果として、第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２の厚さは減少しなかった。

次に、第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２を硬化させるため、露光量１０００ｍＪ／ｃｍ^２で全面露光し、続いて、１５０℃で６０分間熱硬化処理を施した。光学顕微鏡で観察した結果、厚さ１５μｍの導体配線７が厚さ３０μｍと２０μｍの第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２によって被覆され、その段差に相当する厚さ１０μｍのアンダーフィル堰き止め用ダムが形成されていた。また、厚さ１５μｍの電子部品接続用接続パッド３が露出しており、隣接する電子部品接続用接続パッド３間に厚さ１０μｍの第一ソルダーレジスト層２−１が充填されていた。

次に、表面に配置された複数の電子部品接続用接続パッド３の端部から２００μｍ離れた外周と該端部から４００μｍ離れた外周との間の領域にある厚さ２０μｍの第二ソルダーレジスト層２−２の表面粗さを測定したところ、表面粗さＲａは０．１０μｍであった。また、隣接する電子部品接続用接続パッド３間の第一ソルダーレジスト層２−１の表面粗さを測定したところ、表面粗さＲａは０．１０μｍであった。

実施例９〜１２では、隣接する電子部品接続用接続パッド３間に十分な厚さの第一ソルダーレジスト層２−１があるため、電子部品を実装する際に半田による電気的な短絡が起きるのを確実に防ぐことができた。また、実施例９〜１２で作製された回路基板は、アンダーフィルが電子部品と回路基板の空隙から周囲へ溢れてしまうことを防止するためのダム構造を有しており、電子部品と回路基板との接続信頼性を確保するために充分なアンダーフィルを充填した際にも、アンダーフィルが電子部品と回路基板の空隙から周囲へ流出することなく、電気的な作動に悪影響を及ぼすことを防止することができた。実施例９〜１２を比較すると、電子部品接続用接続パッド３間の第一ソルダーレジスト層２−１の表面が平滑である実施例１２で製造された配線基板よりも、実施例９〜１１で製造された配線基板の方が、アンダーフィルとの密着性が高く、接続信頼性が優れていた。

上記に説明したように、実施例１〜１２によって製造された配線基板は、電子部品接続用接続パッド３の一部がソルダーレジスト層２（第一ソルダーレジスト層２−１）から露出され、さらに、二段構造のソルダーレジスト層２（第一ソルダーレジスト層２−１及び第二ソルダーレジスト層２−２）によって形成されたアンダーフィル堰き止め用ダムを有する。この配線基板を使用してフリップチップ接続を行った場合、電子部品と配線基板との間に充填するアンダーフィルが周囲に溢れて、電気的接続信頼性に悪影響を及ぼすことを防止することができる。また、電子部品接続用接続パッド３が高密度に配置された配線基板においても、隣接する電子部品接続用接続パッド３間に十分な厚さのソルダーレジスト層２（第一ソルダーレジスト層２−１）があるため、電子部品を実装する際に半田による電気的な短絡が起きるのを確実に防ぐことができる。絶縁層４と電子部品接続用接続パッド３の接着強度及び電子部品接続用接続パッド３と半田との接着強度が大きくなり、高い接続信頼性が得られる。さらに、配線基板の製造方法（１）の工程（Ｃ２）及び（Ｃ５）、配線基板の製造方法（２）の工程（Ｃ３）、配線基板の製造方法（３）の工程（Ｃ３）及び（Ｃ６）における露光が酸素雰囲気下での非接触露光方式によって行われている場合には、電子部品接続用接続パッド３間や周囲のソルダーレジスト層２（第一ソルダーレジスト層２−１、第二ソルダーレジスト層２−２）表面が十分粗面化しているため、アンダーフィルとの密着性が良く、高い接続信頼性が得られる。

本発明の配線基板の製造方法は、例えば、半導体チップや他の配線基板等の電子部品を接続するための複数の接続パッドを有する配線基板を製造する用途に適用できる。

１回路基板
２ソルダーレジスト層
２−１第一ソルダーレジスト層
２−２第二ソルダーレジスト層
３電子部品接続用接続パッド、接続パッド
４絶縁層
５フォトマスク
６活性光線
７導体配線

Claims

絶縁層の表面に接続パッドが形成された回路基板であって、回路基板の表面にソルダーレジスト層を有し、ソルダーレジスト層から接続パッドの一部が露出している配線基板の製造方法において、
（Ａ）絶縁層の表面に接続パッドが形成された回路基板の表面に、ソルダーレジスト層が形成される工程、
（Ｃ１）ソルダーレジスト層に対して、後工程である工程（Ｂ１）において薄膜化される領域以外の部分が露光される工程、
（Ｂ１）薄膜化処理液によって、接続パッドが露出しない範囲で、非露光部のソルダーレジスト層が薄膜化される工程、
（Ｃ２）ソルダーレジスト層に対して、後工程である工程（Ｂ２）において薄膜化される領域以外の部分が露光される工程、
（Ｂ２）薄膜化処理液によって、接続パッドの厚さ以下になるまで、非露光部のソルダーレジスト層が薄膜化されて、接続パッドの一部を露出する工程、
（Ｃ５）ソルダーレジスト層に対して、工程（Ｂ２）において薄膜化された領域部分が露光される工程、
を含み、
工程（Ｃ２）及び工程（Ｃ５）における露光が、酸素雰囲気下での非接触露光方式によって行われ、
工程（Ｃ２）及び工程（Ｃ５）における露光量が、工程（Ｃ１）における露光量の１．５倍以上５倍以下であることを特徴とする配線基板の製造方法。
工程（Ｂ１）及び工程（Ｂ２）におけるソルダーレジスト層の薄膜化処理が、薄膜化処理面を上にして行われる請求項１記載の配線基板の製造方法。