JP2011044563A - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法 Download PDF

Info

Publication number
JP2011044563A
JP2011044563A JP2009191298A JP2009191298A JP2011044563A JP 2011044563 A JP2011044563 A JP 2011044563A JP 2009191298 A JP2009191298 A JP 2009191298A JP 2009191298 A JP2009191298 A JP 2009191298A JP 2011044563 A JP2011044563 A JP 2011044563A
Authority
JP
Japan
Prior art keywords
pattern
metal
plating
resin film
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009191298A
Other languages
English (en)
Other versions
JP5482017B2 (ja
Inventor
Mototoshi Nishizawa
元亨 西沢
Nobuhiro Imaizumi
延弘 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009191298A priority Critical patent/JP5482017B2/ja
Publication of JP2011044563A publication Critical patent/JP2011044563A/ja
Application granted granted Critical
Publication of JP5482017B2 publication Critical patent/JP5482017B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】フリップチップ実装のための回路基板の銅配線をセミアディティブ法で形成した場合、その接続パッド部にすずなどの溶融金属を付着形成する工程で、特にシード膜が溶食し、接続パッドが細って断線障害などを生じるケースがある。
【解決手段】絶縁基板上に銅シード膜上に感光樹脂パターンを形成し、その開口部へ銅の埋め込み配線パターンを形成した後、ウエットブラスト法での選択的エッチングで、埋め込み配線パターンの頂部及び側面部を感光性樹脂膜から露出させる。その露出部に無電解置換めっき法ですずめっきパターンを付着形成する。次いで、そのめっきパターンをマスクに再度ウエットブラスト法で残りの感光性樹脂膜を除去する。この工程で溶融金属はシード膜に触れず溶食されない。また本工程の結果、実装工程でも両者は接触しないため構造のため、シード膜の溶食が発生せず、実装時でのパターンの細りも抑制される。
【選択図】図3

Description

本発明は、半導体素子をフリップチップ実装するための回路基板およびその製造方法に関する。
近年、電子機器の小型化、高機能化に伴い、回路基板の配線の微細化などによってより高密度実装が可能な、小型化された半導体素子など電子部品を直接回路基板に実装するフリップチップ実装が多用されるようになっている。フリップチップ実装においては、電子部品の外部導出された電極端子と、フリップチップ実装用の回路基板の配線用導体パターンの接続用パッド部との接続・固定によって電子部品の実装が行われる。
図5にフリップチップ実装するための回路基板の模式的な斜視図を示す。本図はひとつの半導体素子を実装する範囲の基板を示しているが、実際の電子機器用回路基板としては、この種のパターンが複数配置された構成となる。図5のフリップチップ実装用回路基板101の構成は、樹脂製のプリント基板などの絶縁基板102(あるいは、表面上に絶縁層が形成された基板)上に、所定の配線パターン103が形成されており、配線パターン103を含む基板表面には、図示するように、内側の四角領域と外周部の額縁形状領域の二つの領域のソルダーレジスト領域105において、絶縁性のソルダーレジストが塗布されている。
ソルダーレジスト領域105以外のソルダーレジストが塗布されていない領域が、半導体素子などの電極端子と接続するための接続用パッド104の領域である。この個所は、図示するように、パッドのパターンが同一幅のライン・アンド・スペースをなしているが、これは、特に高密度・高集積なLSI半導体素子などの電極端子が、ペリフェラル状に形成されているケースに対応した配線パターン103とその接続用パッド104の配置例を示している。
こうした接続用パッド104において、半導体素子などの例えば金の電極端子と接続する場合、接続用パッド104(の、全域あるいは中心領域近傍など)上に、予めはんだなどの加熱によって溶融する溶融金属を搭載形成しておき、フリップチップ実装における加熱工程でこの溶融金属を溶融させ、電極端子と接続用パッドの両者を接触させ、そして溶融金属を冷却固化させることで接合させるといった、金―溶融金属接合法が多く採用されている。
金―溶融金属接合法は、はんだやすず(Sn)などの加熱溶融工程によって接続するため、接続工程が低荷重で実装できる。これは接続個所でのストレス低減となり、また接続位置制御が容易となるため基板上への半導体素子などの搭載位置精度が向上し易いといったメリットがある。他方、フリップチップ実装後における熱ストレスなどによる接続部での破断などを抑制する目的で、接続部における溶融金属の付着量を意図的に多くする必要がある。そのために、接続用パッドに予め搭載形成する溶融金属をより多く形成しなければならず、接続用パッドのパッド幅がより細い構成になるに従い、基本的により厚い溶融金属を積層形成することが重要となる。
接続用パッド上に溶融金属を形成する方法として、例えば、すず(Sn)をめっきする方法が適用されるケースが多く、またそのめっき法としては、電解めっき法、無電解還元めっき法、無電解置換めっき法などの方法が採られる。
特許第3420076号公報 特開平05−112874号公報
電気鍍金研究会編 「無電解めっき 基礎と応用」日刊工業新聞社
配線用金属パターン、例えば金(Au)パターン上に、溶融金属であるすず(Sn)をめっきする方法として、電解めっき法、無電解還元めっき法、無電解置換めっき法の3方法を挙げた。
電解めっき法は、すずイオンやすず錯イオンを含む電解質に直流又はパルス電流を流して、陰極上に金属すずを析出させる処理をおこなうめっき法であるが、この方法は、すず(Sn)を厚く形成した場合、電解めっき時に流れる電流密度の場所的なばらつきが大きくなりやすく、その結果、すず(Sn)めっき厚を均一にすることが非常に困難となる。この膜厚のばらつきが、フリップチップ実装後において、電極端子―接続パッド間での接続強度の低下、あるいは端子間ショートなどをもたらす。
無電解めっき法は、電気を通さずに還元または置換によって金属を析出させてめっきする方法である。そのうち、無電解還元めっき法は、還元剤によって溶液中の金属イオンを還元析出させて、めっきする方法であるが、すず(Sn)を還元析出するときに用いる還元剤のポットライフが現状では短いという課題がある。従って、還元剤の経時変化によって形成されるめっき厚が大きくばらつきやすく、またその溶液状態管理も必ずしも容易では無いことから量産には適しているとは言えない。
一方、無電解置換めっき法は、例えば、銅(Cu)とすず(Sn)などのイオン化傾向の差を利用し、この場合、銅(Cu)をすず(Sn)で置換してめっきを行う方法である。この置換めっき法は、めっき厚のばらつきが少なく、量産実績もある方法であり、酸性浴による方法では、数μmの厚さまでめっき層の形成が可能であるので、このめっき方法を適用するのが妥当と考えられた。
しかし、フリップチップ実装用回路基板の配線の一部である接続用パッド表面に、すず(Sn)をこの無電解置換めっき法でめっきした場合、以下のような課題があることが明らかとなった。
図6〜7は、フリップチップ実装用の回路基板の製造において、基板上の銅(Cu)の接続用パッド(配線も含む)のパターンを形成する工程(いわゆる、セミアディティブ法)を説明するための断面模式図である。図6(1)に示すように、樹脂基板などからなる絶縁基板106上に、例えば、銅(Cu)の、シード膜107を形成する。次いで図6(2)に示すように、シード膜107上に、ラミネートフィルムなどの感光性樹脂膜108をラミネートする。図6(3)に示すように、感光性樹脂膜108をフォソグラフィー技術などによりパターニングして、感光性樹脂膜パターン109を形成する。
そして、図7(4)に示すように、感光性樹脂膜パターン109の開口部を埋め込む様に、シード膜107を電極とした電解めっき法により銅(Cu)をめっきし、銅の金属電解めっきパターン110を形成する。次いで図7(5)に示すように、感光性樹脂膜パターン109を除去して、金属電解めっきパターン110残し、図7(6)に示すように、この金属電解めっきパターン110をマスクとして、シード膜107の開口部の露出部をエッチングすることにより、絶縁基板106上に、シード膜パターン111に金属電解めっきパターン110が積層した、配線部を含む接続用パッド112が形成される。
図8は、接続用パッドに対して、無電解置換すず(Sn)めっきを実施したときの、実施前後のパターンの様子を比較して示すための接続用パッドのパターン断面模式図である。図8(a)は、すず(Sn)めっき前の様子(すなわち、図7(6)と同じ)で、図8(b)は無電解置換すず(Sn)めっきを実施後のときの様子を示す。
図8(b)に示すように、置換めっきは二層の銅(Cu)の積層パターンからなる接続用パッド112の表面部分がすず(Sn)に置き換わってめっきされる。図中各接続用パッドのパターンに点線Oで示した範囲が置換めっき前の金属電解めっきパターン110の形状を示す。このとき、すず(Sn)による置換は、銅のシード膜パターン111部分が金属電解めっきパターン110部分に比べて置換速度が速く、結果として、図示するように、シード膜パターン111部分(図中、矢印Sで示した個所)が溶食を受けて、より細くなる。接続用パッドのパターンが微細になるにつれ、このシード膜パターン111部分で断線などの障害が多発するようになるといった課題が生じる。
そこで、本発明の課題は、例えば、例えば、銅を用いたセミアディティブ法で形成された接続用パッドを有する配線が形成された、特にフリップチップ実装用の回路基板において、その接続用パッド上に、例えば無電解置換すず(Sn)めっきを行ったとき、銅のシード膜パターンにおけるパターンの細りに起因する断線障害などを回避できる、とくにフリップチップ実装のための回路基板とその製造方法を提供することにある。
本発明の回路基板は、
絶縁基板と、
前記絶縁基板上にフリップチップ接続用パッド部を有し、
前記フリップチップ接続用パッド部は、前記絶縁基板表面に接する金属薄膜パターンと、前記金属薄膜パターンの長手方向の両縁端部上に起立形成された一対の樹脂膜パターンと、前記一対の樹脂膜パターンの間に埋設された金属導体パターンと、前記一対の樹脂パターン及び前記金属導体パターン上を覆うように形成された溶融金属パターンとからなることを特徴とする。
そして、本発明の回路基板の製造方法は、
絶縁基板上に金属薄膜を形成する工程と、
前記金属薄膜上に開口部を有する樹脂膜パターンを形成する工程と、
前記開口部に金属導体パターンを埋め込み形成する工程と、
前記樹脂膜パターンと前記金属導体パターンとの選択的エッチングによって前記金属導体パターンの頂部及び頂部近傍側面部を露出する工程と、
前記金属導体パターンの頂部及び頂部近傍側面部の露出領域に、めっきによって溶融金属パターンを付着形成する工程と、
前記溶融金属パターンをマスクとして残存する前記樹脂膜パターンを除去し、前記金属薄膜を露出する工程と、
前記露出した前記金属薄膜を除去してフリップチップ接続用パッド部を形成する工程と、を有することを特徴とする。
本発明の回路基板とその製造方法によれば、絶縁基板上に形成されたフリップチップ接続用パッドは、その製造工程で、パッド断面下部の金属膜領域が細って切断障害などの発生するのを抑止できる構成と製造方法で形成され、接続用パッドのその頂部および側面部に多量のすず(Sn)などの溶融金属を付着形成されている一方、前記金属膜の長手方向の両縁端部上に起立形成された一対の樹脂膜パターンによって、実装時においても溶融金属の流入による前記金属膜の溶食を阻止できる構成のため、金(Au)などの半導体素子に電極端子とフリップチップ実装工程においても接続信頼性の高い実装が可能となる、といった効果を奏する。
本発明のフリップチップ実装用の回路基板の製造方法を説明する図(その1) 本発明のフリップチップ実装用の回路基板の製造方法を説明する図(その2) 本発明のフリップチップ実装用の回路基板の構成を説明する図 本発明のフリップチップ実装用の回路基板による実装状況を説明する図 フリップチップ実装用の回路基板の例を説明する図 従来のフリップチップ実装用の回路基板の製造方法を説明する図(その1) 従来のフリップチップ実装用の回路基板の製造方法を説明する図(その2) 従来のフリップチップ実装用の回路基板の製造方法の課題を説明する図
以下に、本発明の実施の形態を、添付図を参照しつつ説明する。
(本発明の基本的な製造工程)
図1〜2に、本発明の基本的な製造工程を模式的な回路基板断面図によって示す。
図1(1)おいて、絶縁基板1上に金属、例えば銅(Cu)のシード膜2を形成する。次いで、図1(2)に示すように、その上に、例えばラミネート膜の感光性樹脂膜3を形成する。そして図1(3)に示すように、例えばリソグラフィー法によって、感光性樹脂膜3をパターニングして、感光性樹脂膜パターン4を形成する。そして図1(4)に示すように、銅(Cu)のシード膜2を電極として、例えば、銅(Cu)の電解めっきによって感光性樹脂パターン4の開口部に銅(Cu)を埋め込み、金属電解めっきパターン5を形成する。以上のように、これまでの工程は、基本的にセミアディティブ法のプロセスによることが可能である。
次いで図2(5)において、選択的エッチングE1を行って、選択的に感光性樹脂膜パターン4の厚さを所定の薄さにして薄化感光性樹脂膜パターン6を形成し、その結果、図示するように、金属電解めっきパターン5の頂部および頂部近傍側面部に露出金属面7が形成されようにする。
そして、図2(6)に示すように、露出金属面7の、例えば銅(Cu)表面を無電解置換めっき法で、溶融金属である、例えばすず(Sn)で置換した、置換溶融金属めっきパターン8を形成する。置換溶融金属めっきパターン8の断面形状は、図示するように、露出金属面である金属電解めっきパターン5の一部深さまで溶融金属が溶食するように形成される一方、置換溶融金属のすず(Sn)の付着で電極パターン断面形状自体は膨張するように形成される。薄化感光性樹脂膜パターン6の面には置換溶融金属めっきはめっきされないが、置換めっきによる電極パターン断面の膨張形成の厚さ相当分、置換溶融金属が樹脂の一部表面上にまで延伸するように形成される。勿論、このとき、シード膜2は薄化感光性樹脂膜パターン6に覆われており、無電解置換めっき法により侵されることは無い。
次いで、図2(7)に示すように、置換溶融金属めっきパターン8をマスクに、薄化感光性樹脂膜パターン6に対する第2の選択的エッチングE2を、シード膜2の表面が露出するまでおこなう。その結果、置換溶融金属めっきパターン8が膨張形成され、その膨張厚さ相当分の厚さでより幅広くマスクされるため、その幅広くなったマスク部分の薄化感光性樹脂膜パターン6が残留し、図示するように、残留凸状感光性樹脂膜パターン9が、置換溶融金属めっきパターン8の長手方向両側面下部に形成される。
次いで図2(8)に示すように、置換溶融金属めっきパターン8をマスクに、露出したシード膜2をエッチング除去して絶縁基板表面を露出させ、シード膜パターン10を形成し、溶融金属形成接続用パッド11が完成する。
図3に、上記製造工程によって形成された、溶融金属形成接続用パッド11の拡大断面模式図を示す。図3において、絶縁基板1上に、シード膜パターン10、パターンの長手方向の両縁端部の残留凸状感光性樹脂膜パターン9、それに下部領域が挟まれた金属電解めっきパターン5、そして残留凸状感光性樹脂膜パターン9と金属電解めっきパターン5の上に形成された置換溶融金属パターン8からなる、配線パターンの溶融金属形成接続用パッド11が形成される。なお、図中の点線Oに、置換溶融金属めっきパターン8を形成する前の金属電解めっきパターン5の表面形状の目安を示す。
上記の、本発明の、フリップチップ実装用の回路基板の配線の特に溶融金属形成接続用パッドにおける基本的な製造工程と、その完成断面形状から、銅を用いたセミアディティブ法で形成された接続用パッドを有する配線において置換溶融金属めっき法を適用しても、パッド部での、特にパターン下部のシード膜パターン10での細りは回避できることが明らかである。
以下に、上記の基本的な製造工程に沿って具体的に行った実施例を詳述する。
(実施例1)
最表層に絶縁層が形成された絶縁基板である、両面ビルドアップ基板(コア材型名;MLC−E−679、ビルドアップ材型名;GEA−697A、日立化成工業社製)を、無電解銅(Cu)メッキの前処理プロセス(コンディショニング、マイクロエッチ、酸処理、触媒化、活性化の標準的な前処理プロセス)を行った後、36℃に温度制御された無電解銅(Cu)メッキ液(型名;スルカップPEA、上村工業製)に浸漬(30分間)させ、厚さ約0.5μmの無電解銅(Cu)のシード膜を形成した。
次に、感光性樹脂膜(商品名;レイテック、型名;FZ−2525G、日立化成工業製、膜厚0.025mm、無機フィラー含有量30wt%重量部)を、加圧式真空ラミネータ(型名;MVLP−500、名機製作所製)を用いて、ラミネータ温度70℃、ラミネート圧力0.4MPaでラミネートした。
そして、主波長が365nmである超高圧水銀灯露光装置(型名;EXM−1201、オーク製作所製)を用いて、露光条件400mJ/cmで、特に接続用パッドの領域において、20μm幅/20μm幅のパターン・アンド・スペースのペリフェラル状パターンで露光を行った後、1wt%の炭酸水素ナトリウム水溶液を用いて、スプレー現像と水洗を行い、配線部相当が開口パターンとなる、感光性樹脂膜パターンの形成を行った。
次に、硫酸銅めっき浴を用いて、電解銅(Cu)メッキ法により、前記開口パターン内に20μmの厚みで銅(Cu)を成長させることにより、金属電解めっきパターンの形成を行った。その後、前記露光装置を用い、露光条件1000MmJ/cmで全面露光を行うことにより、感光性樹脂膜をプレキュアした。
そして、ウェットブラスト装置(型名;PFE−300T/N、マコー社製)に、幅370mm幅のガンを取り付け、ブラスト粒子としてアルミナA♯2000を用い、処理エアー圧0.2MPa、処理速度20mm/s、投射角度90度、により28回のパス回数により、感光性樹脂膜パターンを約14μmエッチングした(一度目の選択的エッチングによる薄化感光性樹脂膜パターンの形成)。このとき、金属電解めっきパターンのエッチング量は、0.2μmあり、必要な選択的エッチングの特性が得られていた。そして、このブラスト後の基板を水洗浄した。
次いで、この基板の銅(Cu)の表面上に、無電解すず(Sn)めっき液(型名;TINPOSIT・LT−34、ローム&ハース社製)を用い、70℃、60分間の条件で、厚み5μmのすず(Sn)置換めっき法による、置換溶融金属めっきパターンを形成した。
そして、再び、前記ウェットブラスト装置を用いて、前回と同一ブラスト粒子,処理エアー圧,処理速度,投射角度により、14回の繰り返しパス回数を行って、薄化感光性樹脂膜パターンを、その下のシード膜が露出するまでエッチング(二度目の選択的エッチングによる薄化感光性樹脂膜パターンの除去)した。
さらに、1Molのグリセリン、0.35Molの硫酸カリウム、0.15Molのリン酸カリウムおよびリン酸によってpH調整し、pHが5.0のエッチング液を用いてのエレクトロエッチングを行うことにより、すず(Sn)をエッチングせずに銅(Cu)のシード膜をエッチングし絶縁基板表面を露出させた。
こうして作成された溶融金属形成接続用パッドの断面を観察すると、最下層の薄いシード膜パターンでの溶融金属の溶食効果による細りは全く見られなかった。
上記製造工程による接続用パッドを有する金属配線が形成されたフリップチップ実装用回路基板を用い、接続する電子部品として外周部に400個の金(Au)ボールバンプが搭載された半導体素子を、フリップチップボンダ(型名;FCB−2M、パナソニック・ファフトリーソリューションズ製)を使用して、1バンプ当たりの接続加重5g、接続温度280℃、接続温度保持時間5秒の接合条件で、フリップチップ接合を行った。
そして、アンダーフィル樹脂(型名;T693/R3000)を半導体素子と回路基板間の隙間に充填した後、150℃、2時間の加熱処理によりアンダーフィル樹脂を硬化させることにより、フリップチップ接合の半導体装置を得た。
こうして得られた、フリップチップ接合がなされている半導体装置の接合個所の断面模式図を図4に示す。図示するように、フリップチップ接合用回路基板の、絶縁基板1上に形成された溶融金属形成接続用パッド11と、半導体素子12に形成されたボールバンプ13とがフリップチップ接合されており、半導体素子12と絶縁基板1間の隙間には、アンダーフィル樹脂14が充填されている。
このとき、溶融金属形成接続用パッド11上に形成されていた置換溶融金属パターン8が溶融変形し、例えば、金(Au)のボールバンプ13の表面積の広い領域にわたって接合している。他方、フリップチップ接合の加熱時においても、置換溶融金属パターン8の溶融した金属のすず(Sn)は、残留凸状感光性樹脂膜パターン9に阻止されて、絶縁基板1方向(下方)に流れず、薄い銅(Cu)のシード膜パターン10と置換反応が生じない。従って、この接合加工時においても、溶融金属形成接続用パッド11の下部での溶食での細り、その結果の断線などが抑制することができた。
(比較例)
以下は、上記のような残留凸状感光性樹脂膜パターンが形成されない、従来の方法による比較実施例である。
先ず、実施例1と同様に、最表層に絶縁層が形成された、絶縁基板である、両面ビルドアップ基板(コア材型名;MLC−E−679、ビルドアップ材型名;GEA−697A、日立化成社製)を、無電解銅(Cu)メッキの前処理プロセス(コンディショニング、マイクロエッチ、酸処理、触媒化、活性化の標準的な前処理プロセス)を行った後、36℃に温度制御された無電解銅(Cu)メッキ液(型名;スルカップPEA、上村工業製)に浸漬(30分間)させ、厚さ約0.5μmの無電解銅(Cu)のシード膜を形成した。
次に、感光性レジスト(商品名;フォテック、型名;RY−3500、日立化成製、膜厚0.025mm)を、加圧式真空ラミネータ(型名;MVLP−500、名機製作所製)を用いて、ラミネータ温度70℃、ラミネート圧力0.4MPaでラミネートした。
そして、主波長が365nmである超高圧水銀灯露光装置(型名;EXM−1201、オーク製作所製)を用いて、露光条件400mJ/cmで、20μm幅/20μm幅のパターン・アンド・スペースのペリフェラル状パターンの露光を行った後、1wt%の炭酸水素ナトリウム水溶液を用いて、スプレー現像と水洗を行い、配線個所相当が開口パターンとなる、感光性レジスト(樹脂)膜パターンの形成を行った。
次に、硫酸銅めっき浴を用いて、電解銅(Cu)メッキ法により、前記開口パターン内に20μmの厚みで銅(Cu)を成長させることにより、金属電解めっきパターンの形成を行った。
そして、基板を水酸化カリウム水溶液に浸漬することで、感光性レジストを膨潤させて剥離する。
次に、1Mのグリセリン、0.35Mの硫酸カリウム、0.15Mのリン酸カリウムおよびリン酸によってpH調整し、pHが5.0のエッチング液を用いてのエレクトロエッチングを行うことにより、銅(Cu)の金属電解めっきパターンが形成されていない領域の、薄い銅(Cu)のシード膜をエッチングし、絶縁基板表面を露出させた。
そして、この基板の銅(Cu)の表面上に、無電解すず(Sn)めっき液(型名;TINPOSIT・LT−34、ローム&ハース社製)を用い、70℃、60分間の条件で、厚み5μmのすず(Sn)置換めっき法による、置換溶融金属めっきパターンを形成した。
こうして作成したすず(Sn)めっき処理後の接続用パッドの断面形状を観察したところ、接続パッドの最下層の銅(Cu)シード膜部分が置換されたすず(Sn)による溶食を受けて、シード膜パターンの初期の幅寸法20μmに対し、溶食によって、10〜15μm幅と大幅にパターン細りが発生していた。
また、これを実施例1と同様にフリップチップ接合を行ったところ、接合時の断線、接合後の試験経過中の断線などの障害がかなりのレベルで発生した。
(実施例2)
実施例1において実施している、感光性樹脂膜に対するウェットブラスト法による選択的エッチングに関連し、感光性樹脂膜のフォトリソパターニングによる開口精度、その開口部への金属電解めっきパターンの形成精度、そして感光性樹脂膜パターン厚さを約14μmエッチングして薄くする加工精度などが、感光性樹脂膜中に含まれる無機フィラー(シリカやアルミナなどのセラミック粒子)の含有率に依存することが解った。検討結果を表1に示す。
Figure 2011044563
表1において、「感光性樹脂膜中の無機フィラーの含有量」欄は、感光性樹脂膜中に含まれる無機フィラーの含有量であって、3〜70重量部を示す。「ウェットブラスト繰り返しパス回数」欄は、実施例1にあるように、ウェットブラスト装置(型名;PFE−300T/N、マコー社製)使用、幅370mm幅のガン使用、ブラスト粒子としてアルミナA♯2000使用、処理エアー圧0.2MPa、処理速度20mm/s、投射角度90度のブラスト条件下での、基板への繰り返しブラストするパス回数を示している。
「感光性樹脂膜パターン形成」欄は、感光性樹脂膜を露光・現像によるパターニングしたときの樹脂パターン形成状況を示し、形成パターン(20μm幅/20μm幅のパターン・アンド・スペースのペリフェラル状パターン)においてパターン欠落がパターン幅の1/3未満に収まっている場合は「良好」、1/3以上になっている場合は「不良」としている。つまり、パターン形成精度のフィラー含有率依存性を示す。
そして、「金属電解めっきパターンと感光性樹脂膜の選択的エッチング」欄は、ウェットブラスト工程において、繰り返しパス回数を最大30回とし、その回数範囲内で、感光性樹脂膜のエッチング深さを、金属電解めっきパターンの側面露出量の進行状況で観察し、金属電解めっきパターンの側面の露出量がその初期高さの30%以上の値となった場合を「良好」とし、30%未満の場合を不良とした。つまり、銅(Cu)である金属電解めっきパターンと感光性樹脂膜との選択的エッチング性に関する、感光性樹脂膜中のフィラー含有量依存性を示す。
感光性樹脂膜中に含まれる無機フィラーの含有量については、定性的には、フィラー含有量が少ないほど感光性樹脂膜の露光・現像によるパターニング精度は高く、多いほどパターン幅精度の制御は困難と考えられる。他方、金属電解めっきパターンである銅(Cu)と感光性樹脂膜とにおけるウェットブラストによる選択エッチング性は、感光性樹脂膜中に含まれる無機フィラーの含有量が少ないと、感光性樹脂膜は樹脂そのものの特性に近くなるため、ウェットブラストのエッチングレートそのものは低く、銅(Cu)との選択性エッチングレベルが低くなろう。無機フィラーの含有量が多いと、そういった感光性樹脂膜のウェットブラストのエッチングレートは早まり、銅(Cu)との選択性エッチングレベルが高くなると考えられる。
そういった相反関係に関し、表1の結果からは、パターニング精度は高く、かつ選択的なエッチングが良好な感光性樹脂膜中の無機フィラーの含有量は、5重量部以上、60重量部以下であることが解った。
以上の実施例において使用した溶融金属、めっき金属、感光性樹脂など各種材料やそれぞれに採用された工程は、本発明の趣旨に反しない範囲で適宜変更することができよう。溶融金属の実施例としてすず(Sn)を挙げたが、勿論これに限らない。すずやこれを主要成分として他の金属と組み合わせた各種はんだなども適用可能であり、即ち、融点が150℃以上で240℃以下の金属を少なくとも1種類以上含む溶融金属が適用可能である。
以上の実施例を含む実施の形態に関し、以下の付記を開示する。
(付記1)
絶縁基板と、
前記絶縁基板上にフリップチップ接続用パッド部とを有し、
前記フリップチップ接続用パッド部は、前記絶縁基板表面に接する金属薄膜パターンと、前記金属薄膜パターンの長手方向の両縁端部上に起立形成された一対の樹脂膜パターンと、前記一対の樹脂膜パターンの間に埋設された金属導体パターンと、前記一対の樹脂パターン及び前記金属導体パターン上を覆うように形成された溶融金属パターンとからなることを特徴とする回路基板。
(付記2)
前樹脂膜パターンは、感光性樹脂からなることを特徴とする付記1記載の回路基板。
(付記3)
前記樹脂膜パターンの樹脂には、無機フィラーを含有することを特徴とする付記1または2のいずれかに記載の回路基板。
(付記4)
前記無機フィラーの含有率は、5重量部以上60重量部未満であることを特徴とする付記3記載の回路基板。
(付記5)
前記溶融金属パターンの溶融金属には、融点が150℃以上240℃以下の金属が1種類以上含んでいることを特徴とする付記1ないし4のいずれかに記載の回路基板。
(付記6)
絶縁基板上に金属薄膜を形成する工程と、
前記金属薄膜上に開口部を有する樹脂膜パターンを形成する工程と、
前記開口部に金属導体パターンを埋め込み形成する工程と、
前記樹脂膜パターンと前記金属導体パターンとの選択的エッチングによって前記金属導体パターンの頂部及び頂部近傍側面部を露出する工程と、
前記金属導体パターンの頂部及び頂部近傍側面部の露出領域に、めっきによって溶融金属パターンを付着形成する工程と、
前記溶融金属パターンをマスクとして残存する前記樹脂膜パターンを除去し、前記金属薄膜を露出する工程と、
前記露出した前記金属薄膜を除去してフリップチップ接続用パッド部を形成する工程と、を有することを特徴とする回路基板の製造方法。
(付記7)
前記選択的エッチングは、ウェットブラスト法によることを特徴とする付記6記載の回路基板の製造方法。
(付記8)
前記めっきは無電解置換めっき法によることを特徴とする付記6または7のいずれかに記載の回路基板の製造方法。
(付記9)
前記埋め込み金属導体パターンの形成は電解めっき法によることを特徴とする付記6ないし8のいずれかに記載の回路基板の製造方法。
1、102、106 絶縁基板
2、107 シード膜
3、108 感光性樹脂膜
4、109 感光性樹脂膜パターン
5、110 金属電解めっきパターン
6 薄化感光性樹脂膜パターン
7 露出金属面
8、113 置換溶融金属めっきパターン
9 残留凸状感光性樹脂膜パターン
10,111 シード膜パターン
11 溶融金属形成接続用パッド
12 半導体素子
13 ボールバンプ
14 アンダーフィル樹脂
101 フィリップチップ実装用回路基板
103 配線パターン
104、112 接続用パッド
105 ソルダーレジスト

Claims (6)

  1. 絶縁基板と、
    前記絶縁基板上にフリップチップ接続用パッド部とを有し、
    前記フリップチップ接続用パッド部は、前記絶縁基板表面に接する金属薄膜パターンと、前記金属薄膜パターンの長手方向の両縁端部上に起立形成された一対の樹脂膜パターンと、前記一対の樹脂膜パターンの間に埋設された金属導体パターンと、前記一対の樹脂パターン及び前記金属導体パターン上を覆うように形成された溶融金属パターンとからなることを特徴とする回路基板。
  2. 前樹脂膜パターンは、感光性樹脂からなることを特徴とする請求項1記載の回路基板。
  3. 前記樹脂膜パターンの樹脂には、無機フィラーを含有することを特徴とする請求項1または2のいずれかに記載の回路基板。
  4. 絶縁基板上に金属薄膜を形成する工程と、
    前記金属薄膜上に開口部を有する樹脂膜パターンを形成する工程と、
    前記開口部に金属導体パターンを埋め込み形成する工程と、
    前記樹脂膜パターンと前記金属導体パターンとの選択的エッチングによって前記金属導体パターンの頂部及び頂部近傍側面部を露出する工程と、
    前記金属導体パターンの頂部及び頂部近傍側面部の露出領域に、めっきによって溶融金属パターンを付着形成する工程と、
    前記溶融金属パターンをマスクとして残存する前記樹脂膜パターンを除去し、前記金属薄膜を露出する工程と、
    前記露出した前記金属薄膜を除去してフリップチップ接続用パッド部を形成する工程と、を有することを特徴とする回路基板の製造方法。
  5. 前記選択的エッチングは、ウェットブラスト法によることを特徴とする請求項4記載の回路基板の製造方法。
  6. 前記めっきは無電解置換めっき法によることを特徴とする請求項4または5のいずれかに記載の回路基板の製造方法。
JP2009191298A 2009-08-20 2009-08-20 回路基板およびその製造方法 Expired - Fee Related JP5482017B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009191298A JP5482017B2 (ja) 2009-08-20 2009-08-20 回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009191298A JP5482017B2 (ja) 2009-08-20 2009-08-20 回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011044563A true JP2011044563A (ja) 2011-03-03
JP5482017B2 JP5482017B2 (ja) 2014-04-23

Family

ID=43831767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009191298A Expired - Fee Related JP5482017B2 (ja) 2009-08-20 2009-08-20 回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP5482017B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236022A (ja) * 2013-05-30 2014-12-15 新光電気工業株式会社 半導体装置の製造方法
US9159688B2 (en) 2013-02-05 2015-10-13 Samsung Electronics Co., Ltd. Semiconductor device including a solder and method of fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345540A (ja) * 2000-06-02 2001-12-14 Nippon Mektron Ltd 回路配線の形成法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345540A (ja) * 2000-06-02 2001-12-14 Nippon Mektron Ltd 回路配線の形成法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159688B2 (en) 2013-02-05 2015-10-13 Samsung Electronics Co., Ltd. Semiconductor device including a solder and method of fabricating the same
JP2014236022A (ja) * 2013-05-30 2014-12-15 新光電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5482017B2 (ja) 2014-04-23

Similar Documents

Publication Publication Date Title
JP6514808B2 (ja) 配線基板の製造方法
TWI383723B (zh) Production method of printed wiring board
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
KR101199807B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
JP6514807B2 (ja) 配線基板の製造方法
TWI400024B (zh) 配線基板及其製造方法
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP5482017B2 (ja) 回路基板およびその製造方法
JP4654897B2 (ja) 部品実装用ピンを有するプリント配線板の製造方法
TW201411740A (zh) 半導體封裝體用電路基板及其製造方法
JP4797407B2 (ja) 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法
JP2012074487A (ja) 半導体パッケージの製造方法
JP2009117721A (ja) 配線基板、回路基板、これらの製造方法
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2009277987A (ja) 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
JP2018010931A (ja) 配線基板及びその製造方法
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP2014027288A (ja) 半導体チップ搭載用基板及びその製造方法
JP4826103B2 (ja) 半導体装置用基板、および半導体素子用bgaパッケージ
JP4142934B2 (ja) 配線基板の製造方法
JP4238235B2 (ja) 配線基板
JP2005150448A (ja) 回路基板およびその製造方法
JP2012178482A (ja) 配線基板の製造方法
JPH09219230A (ja) 異方導電性フィルム及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140203

R150 Certificate of patent or registration of utility model

Ref document number: 5482017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees