JP2006210770A - 半導体装置搭載用基板、および半導体素子用bgaパッケージ - Google Patents
半導体装置搭載用基板、および半導体素子用bgaパッケージ Download PDFInfo
- Publication number
- JP2006210770A JP2006210770A JP2005022934A JP2005022934A JP2006210770A JP 2006210770 A JP2006210770 A JP 2006210770A JP 2005022934 A JP2005022934 A JP 2005022934A JP 2005022934 A JP2005022934 A JP 2005022934A JP 2006210770 A JP2006210770 A JP 2006210770A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal plate
- semiconductor device
- wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
【解決手段】安価な金属板11を、反りを押さえるためのコア材として用い、その上に絶縁層13と配線層14を形成して、金属板11と絶縁層13にはビアを、配線層12には径の小さなビアと配線をパターニングし、金属材の表面を絶縁膜14で覆い、これを半導体装置用基板とすることで、反りがなく微細な配線パターンを有する単層配線基板が多面付けで得られる。
【選択図】図1
Description
前記半導体装置用基板が、少なくとも金属板と、
前記金属板上に設けられた絶縁層と、
前記絶縁層上に設けられた配線層とを備え、
前記金属板と前記絶縁層には前記配線層に達するビアパターンが設けられ、
前記金属板の表面に絶縁膜が形成されていることを特徴とする半導体装置用基板。
前記半導体装置用基板が、少なくとも金属板と、
前記金属板上に設けられた絶縁層と、
前記絶縁層上に設けられた配線層とを備え、
前記金属板と前記絶縁層とを貫通するビアパターンが設けられ、
さらに前記ビアパターン上の前記配線層に孔が設けられ、
前記孔径は前記金属板と前記絶縁層とを貫通するビアパターン径よりも小さく、
前記金属板の表面に絶縁膜が形成されていることを特徴とする半導体装置用基板である。
(a)コアとなる金属板11上の片面上に絶縁層13を形成する。
(b)前記絶縁層上13に配線層12を形成し、三層構成の基材を作成する(図5)。
(c)前記三層構造基材の両面に、フォトレジスト1を形成する(図6)。
(d)両面にフォトレジストが形成された三層構造基材の両面を、所定のパターンを有するフォトマスクにより露光現像し、金属板側のフォトレジストにはビアパターン22を形成し、配線層側のフォトレジストには配線パターン21を形成する(図7)。
(e)前記ビアパターンおよび配線パターンが形成された三層構造基材の両面に、エッチングを行い、金属板にはビアパターン22を形成し、配線層には配線パターンとビアパターン21を形成する。(図8)
(f)前記三層構造基材の絶縁層のうち、金属板のビアパターンにより露出している部位を、パターニングされた金属板をマスクとして除去し、配線層に達するビアパターンを形成する。
(g)前記三層構造基材からフォトレジストを剥離する(図9)。
(h)前記三層構成基材の金属板の表面に、絶縁膜5を形成する。
上記(a)〜(h)の工程により本発明の半導体装置用基板が生産される。
また前記(d)、(e)において、三層配線基材の配線層に、特定の寸法を有する孔を、配線パターンと同時に形成することが好ましい(図11)。この理由は後述する。
(i)半田材料を前記三層構造基板の金属板、絶縁層に設けられたビアパターンに充填し、リフローする。なお、前記(d)、(e)において、三層配線基材の配線層に、特定の寸法を有する孔を、配線パターンと同時に形成した場合、この孔の中に半田材料が充填される場合がある。
(j)前記三層構造基材の配線層上に感光性カバーレイフィルム4を貼り、半導体チップとの接続部が露出するように露光現像する(図10)。この際、前記(e)工程で、前記三層構造基材の配線層に孔を設けた場合の例は、図13に示す。
(k)前記三層構造基材の配線層のうち、半導体チップとの接続部として露出した部位に金・ニッケルめっきを施す(図示しない)。
上記(i)〜(k)の工程により本発明の半導体用BGAパッケージが生産される。
また、エンプラ材料以外では、シリカ、アルミナ、ジルコニウムなどの金属酸化物を用いても構わない。
絶縁層の層厚は5μm〜50μmが好ましく、7〜10μmとすると実用上の樹脂コーターの膜厚ばらつきに問題がなく、なお好ましい。5μmよりも薄いと金属板と配線層とがショートする可能性があり、50μmよりも厚いと付加的な効果がないばかりかコストが嵩む原因となる。
本発明の一実施例を以下に示す。
本実施例では、金属板として厚さ50μmの銅板を、絶縁層として厚さ10μmの液晶ポリマー絶縁材料(クラレ製商品名ベクスター)を、配線層として厚さ9μmの配線銅箔層を用いた。
(a)まず、銅板上に液晶ポリマー絶縁材料を形成した。
(b)更にその上に配線銅箔層を形成した三層構成基材を作成した。(図5)
(c)この三層構成基材の脱脂、整面処理を行った後、重クロム酸アンモニウムを感光助剤として添加されたカゼイン水溶液をネガ型フォトレジストとして三層構成基材の両面に塗布した。(図6)
(d)フォトレジストを乾燥後、残したいパターンが遮光部となり、マトリクス状に多面付けに配置されたフォトマスクを用い、配線層側のフォトマスクと金属板側のフォトマスクのアライメントを合わせながら三層構成基材を挟むように密着させ、両面から同時に紫外線を照射することにより露光し、所定のパターン部以外の領域でフォトレジストの光硬化を行った。ついで、温水スプレー現像を行い、未硬化のフォトレジストを除去後、残ったフォトレジストの硬膜処理を行った(図7)。
(e)さらに、三層構成基材の両面へ塩化第二鉄液スプレーして、フォトレジストをマスクにし銅板と配線銅箔層とをエッチングして、銅板にはビアパターンを、配線銅箔層には配線パターンを形成した(図8)。
(f)アミン系の強アルカリ水溶液を液中スプレーで銅板側から液晶ポリマーからなる絶縁層にビアパターンを形成した。
(g)フォトレジストはビアパターン形成時に膨潤剥膜した。(図9)
(i)配線銅箔層を対向電極と同電位にし、銅板に電荷を加え、銅版の露出面に絶縁膜として電着絶縁膜(日本ペイント製インシュリード)を形成し、半導体装置用基板とした。
(j)半田材料を銅板と絶縁層のビアパターン内に充填し、250℃のリフロー炉で半田ボールを形成した。
(k)配線銅箔層に感光性カバーレイフィルムを貼り、半導体チップとの接続部が露出するように露光、現像を行った(図10)。
(l)半導体チップとの接続部として露出した配線銅箔層にニッケル・金めっきを施し、半導体チップを搭載し、配線銅箔層上の接続部とワイヤボンディングにより接続し、半導体用BGAパッケージ製品とした。この半導体装置用基板は半導体素子を搭載し、プリント配線板と接続しても反りが発生することはなかった。
実施例2では、(a)〜(e)工程を実施例1と同様に行った。その後、以下の工程を行った。
(f)ウエットブラスト装置(マコー株式会社製)を用いて、銅板面側へ粒度が1.5±1.0μmで揃ったアルミナのスラリー懸濁水溶液をスプレーして絶縁層のブラストを行い、銅板のビア径と同等の寸法のビアパターンを絶縁層に形成した。
(g)苛性ソーダ水溶液にてフォトレジストを膨潤剥膜した。
さらに(i)〜(l)工程を実施例1と同様に行い、半導体装置用基板および半導体用BGAパッケージ製品を作製した。この半導体装置用基板は半導体素子を搭載し、プリント配線板と接続しても反りが発生することはなかった。
(a)まず、銅板上にポジ型感光性ポリイミド絶縁材料を形成した。
その後、(b)〜(e)工程を実施例1と同様に行った。その後、以下の工程を行った。
(f)炭酸ソーダアルカリ水溶液をコア金属板面側からスプレーしてポジ型の感光性ポリイミドからなる絶縁層にビアを形成した。ここで、300℃でベークすることで重合を行い硬膜化した。
(g)さらに苛性ソーダ水溶液でフォトレジストを剥膜した。
さらに(i)〜(l)工程を実施例1と同様に行い、半導体装置用基板および半導体用BGAパッケージ製品を作製した。この半導体装置用基板は半導体素子を搭載し、プリント配線板と接続しても反りが発生することはなかった。
金属板として厚さ50μmの銅板を、絶縁層として厚さ10μmの液晶ポリマー絶縁材料(クラレ製商品名ベクスター)を、配線層として厚さ9μmの配線銅箔層を用いた。
(a)まず、銅板上に液晶ポリマー絶縁材料を形成した。
(b)更にその上に配線銅箔層を形成した三層構成基材を作成した。(図5)
(c)この三層構成基材の脱脂、整面処理を行った後、重クロム酸アンモニウムを感光助剤として添加されたカゼイン水溶液をネガ型フォトレジストとして三層構成基材の両面に塗布した。(図6)
(d)フォトレジストを乾燥後、残したいパターンが遮光部となり、マトリクス状に多面付けに配置されたフォトマスクを用い、三層構成基材の両面にアライメントを合わせながら密着させ、両面から同時に紫外線を照射することにより露光し、所定のパターン部以外の領域でフォトレジストの光硬化を行った。ついで、温水スプレー現像を行い、未硬化のフォトレジストを除去後、残ったフォトレジストの硬膜処理を行った(図7)。
(e)さらに、三層構成基材の両面へ塩化第二鉄液スプレーして、フォトレジストをマスクにし銅板と配線銅箔層とをエッチングして、銅板にはビアパターンを、配線銅箔層には配線パターンとビアパターン領域に直径25μmの孔を形成した(図11)。
(f)アミン系の強アルカリ水溶液を液中スプレーで銅板側から液晶ポリマーからなる絶縁層にビアパターンを形成した。
(g)フォトレジストはビアパターン形成時に膨潤剥膜した。(図12)
(i)配線銅箔層を対向電極と同電位にし、銅板に電荷を加え、銅版の露出面に絶縁膜として電着絶縁膜(日本ペイント製インシュリード)を形成し、半導体装置用基板とした。
(j)半田材料を銅板と絶縁層のビアパターン内に充填し、250℃のリフロー炉で半田ボールを形成した。
(k)配線銅箔層に感光性カバーレイフィルムを貼り、半導体チップとの接続部が露出するように露光、現像を行った(図13)。
(l)半導体チップとの接続部として露出した配線銅箔層にニッケル・金めっきを施し、半導体チップを搭載し、配線銅箔層上の接続部とワイヤボンディングにより接続し、半導体用BGAパッケージ製品とした。この半導体装置用基板は半導体素子を搭載し、プリント配線板と接続しても反りが発生することはなかった。また、半導体装置用基板の断面を観察したところ、半田内に気泡や隙間がなかった。
実施例5では、(a)〜(d)工程を実施例2と同様に行った。その後、以下の工程を行った。
(e)三層構成基材の両面へ塩化第二鉄液スプレーして、フォトレジストをマスクにし銅板と配線銅箔層とをエッチングして、銅板にはビアパターンを、配線銅箔層には配線パターンとビアパターン領域に直径25μmの孔を形成した(図11)。
さらに(i)〜(l)工程を実施例4と同様に行い、半導体装置用基板および半導体用BGAパッケージ製品を作製した。この半導体装置用基板は半導体素子を搭載し、プリント配線板と接続しても反りが発生することはなかった。また、半導体装置用基板の断面を観察したところ、半田内に気泡や隙間がなかった。
実施例6では、(a)〜(d)工程を実施例3と同様に行った。その後、以下の工程を行った。
(e)三層構成基材の両面へ塩化第二鉄液スプレーして、フォトレジストをマスクにし銅板と配線銅箔層とをエッチングして、銅板にはビアパターンを、配線銅箔層には配線パターンとビアパターン領域に直径25μmの孔を形成した(図11)。
さらに(i)〜(l)工程を実施例4と同様に行い、半導体装置用基板および半導体用BGAパッケージ製品を作製した。この半導体装置用基板は半導体素子を搭載し、プリント配線板と接続しても反りが発生することはなかった。また、半導体装置用基板の断面を観察したところ、半田内に気泡や隙間がなかった。
11 金属板
12 配線層
13 絶縁層
14 絶縁膜
21 配線パターン
22 ビアパターン
3 耐腐食性フィルム
31 半導体チップ
32 ボンディングパッド
33 配線回路パターン
34 ビア
4 カバーレイフィルム
5 絶縁膜
Claims (7)
- 1層の配線層を有する半導体装置用基板において、
前記半導体装置用基板が、少なくとも金属板と、
前記金属板上に設けられた絶縁層と、
前記絶縁層上に設けられた配線層とを備え、
前記金属板と前記絶縁層には前記配線層に達するビアパターンが設けられ、
前記金属板の表面に絶縁膜が形成されていることを特徴とする半導体装置用基板。 - 1層の配線層を有する半導体装置用基板において、
前記半導体装置用基板が、少なくとも金属板と、
前記金属板上に設けられた絶縁層と、
前記絶縁層上に設けられた配線層とを備え、
前記金属板と前記絶縁層とを貫通するビアパターンが設けられ、
さらに前記ビア上の前記配線層に孔が設けられ、
前記孔径は、前記金属板と前記絶縁層とを貫通するビアパターン径よりも小さく、
前記金属板の表面に絶縁膜が形成されていることを特徴とする半導体装置用基板。 - 前記配線層に設けられた孔寸法が30μm以下であることを特徴とする請求項2に記載の半導体装置用基板。
- 前記配線層に設けられた孔が、前記金属板と前記絶縁層を貫通するビアパターン領域内に複数個形成されていることを特徴とする請求項1〜3のいずれかに記載の半導体装置用基板。
- 前記金属板は、銅、鉄、ニッケル、又は前記金属のうち1種類以上を含む合金、のいずれかを材料とすることを特徴とする請求項1又は2に記載の半導体装置用基板。
- 前記配線層と半導体素子をワイヤボンディングまたはフリップチップにより接続することを特徴とする請求項1〜4のいずれかに記載の半導体装置用BGAパッケージ。
- 請求項5に記載の半導体装置用基板がマトリクス状に配置されたことを特徴とする半導体用BGAパッケージ製品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005022934A JP2006210770A (ja) | 2005-01-31 | 2005-01-31 | 半導体装置搭載用基板、および半導体素子用bgaパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005022934A JP2006210770A (ja) | 2005-01-31 | 2005-01-31 | 半導体装置搭載用基板、および半導体素子用bgaパッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006210770A true JP2006210770A (ja) | 2006-08-10 |
Family
ID=36967236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005022934A Pending JP2006210770A (ja) | 2005-01-31 | 2005-01-31 | 半導体装置搭載用基板、および半導体素子用bgaパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006210770A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855931A (ja) * | 1994-08-10 | 1996-02-27 | Dainippon Printing Co Ltd | 面実装半導体搭載装置及び面実装半導体搭載装置用基板 |
JPH10270594A (ja) * | 1997-03-24 | 1998-10-09 | Seiko Epson Corp | 配線基板 |
JP2000151051A (ja) * | 1998-09-08 | 2000-05-30 | Dainippon Printing Co Ltd | 配線基板とその製造方法 |
-
2005
- 2005-01-31 JP JP2005022934A patent/JP2006210770A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855931A (ja) * | 1994-08-10 | 1996-02-27 | Dainippon Printing Co Ltd | 面実装半導体搭載装置及び面実装半導体搭載装置用基板 |
JPH10270594A (ja) * | 1997-03-24 | 1998-10-09 | Seiko Epson Corp | 配線基板 |
JP2000151051A (ja) * | 1998-09-08 | 2000-05-30 | Dainippon Printing Co Ltd | 配線基板とその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI413461B (zh) | 佈線板之製造方法 | |
US7802361B2 (en) | Method for manufacturing the BGA package board | |
TWI307142B (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
US20100252304A1 (en) | Wiring board and method of manufacturing the same | |
JP2006261246A (ja) | 配線基板および配線基板の製造方法 | |
TW201405745A (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
TWI530238B (zh) | 晶片封裝基板及其製作方法 | |
KR20160020407A (ko) | 배선 기판의 제조 방법 | |
TW201410096A (zh) | 晶片封裝基板和結構及其製作方法 | |
TW201417196A (zh) | 晶片封裝基板和結構及其製作方法 | |
JP6092117B2 (ja) | 印刷回路基板及びその製造方法 | |
KR101063519B1 (ko) | 미세 피치의 구리 범프 제조 방법 | |
TWI643532B (zh) | 電路板結構及其製造方法 | |
TW201913915A (zh) | 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板 | |
TWI661751B (zh) | 電路板及其製作方法 | |
JP3918803B2 (ja) | 半導体装置用基板及びその製造方法 | |
JP2001007248A (ja) | パッケージ基板 | |
JP4826103B2 (ja) | 半導体装置用基板、および半導体素子用bgaパッケージ | |
KR101341634B1 (ko) | 비지에이 패키지에 사용되는 회로 기판 | |
JP2006210770A (ja) | 半導体装置搭載用基板、および半導体素子用bgaパッケージ | |
KR20150107141A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2000091743A (ja) | ビルドアップ多層基板及びその製造方法 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ | |
JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
JP2001007250A (ja) | パッケージ基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20071220 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100113 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100119 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20100311 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110222 |