JP4826103B2 - 半導体装置用基板、および半導体素子用bgaパッケージ - Google Patents
半導体装置用基板、および半導体素子用bgaパッケージ Download PDFInfo
- Publication number
- JP4826103B2 JP4826103B2 JP2005062112A JP2005062112A JP4826103B2 JP 4826103 B2 JP4826103 B2 JP 4826103B2 JP 2005062112 A JP2005062112 A JP 2005062112A JP 2005062112 A JP2005062112 A JP 2005062112A JP 4826103 B2 JP4826103 B2 JP 4826103B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- semiconductor
- substrate
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
少なくとも絶縁体層を含む支持体層の片側に設けられた配線層をパターニングしてなる配線パターンを有し、
配線層と反対側から前記支持体層を貫通するようにパターニングされ、前記配線層に達する孔状のビアパターンを備える半導体装置用基板において、
前記ビアパターンに対応する前記配線層に孔が設けられており、
前記孔の直径は、前記ビアパターンの直径よりも小さく、支持体層側から近い側の開口部径よりも、支持体層側から遠い側の開口部径が大きいテーパー形状であることを特徴とする。
(b)前記絶縁層上13に配線層12を形成し、三層構成の基材を作成する(図3)。
(c)前記三層構造基材の両面に、フォトレジスト1を形成する(図4)。
(d)両面にフォトレジストが形成された三層構造基材の両面を、所定のパターンを有するフォトマスクにより露光現像し、金属板側のフォトレジストにはビアパターン22を形成し、配線層側のフォトレジストには配線パターンおよび、ビアパターン22の直径よりも、小さな直径を有する孔のパターンを形成する(図5)。
(e)前記ビアパターンおよび配線パターンが形成された三層構造基材の両面に、エッチングを行い、金属板にはビアパターン22を形成し、配線層には配線パターン21と孔50のパターンを形成する(図6)。
(f)前記三層構造基材の絶縁層のうち、金属板のビアパターンにより露出している部位を、パターニングされた金属板をマスクとして除去し、配線層に達するビアパターンを形成する。
(g)前記三層構造基材からフォトレジストを剥離する(図8)。
(h)前記三層構成基材の金属板の表面に、絶縁膜5を形成する。
(i)前記三層構造基材の配線層上に感光性カバーレイフィルム4を貼り、半導体チップとの接続部および前記配線層の孔5と同じパターンが露出するように露光現像する。
(j)半田材料を前記三層構造基板の金属板、絶縁層に設けられたビアパターンに充填し、リフローする(図9)。
(k)前記三層構造基材の配線層のうち、半導体チップとの接続部として露出した部位に金・ニッケルめっきを施す(図示しない)。
上記(i)〜(k)の工程により本発明の半導体用BGAパッケージが生産される。また、カバーレイフィルム4を、(j)半田材料を充填しリフローする工程の後に設ける場合、カバーレイフィルム4には配線層の孔5と同じパターンを形成する必要は無い。
ところで、ビア内に巻き込まれた空気やフラックスの蒸気を抜く孔がビア径と比べ大きすぎると、溶融半田と銅の親和性が良い(接触角が小さい)ため、配線層側から半田が流れ出てしまう問題が発生する。このため、半田は配線層の孔に充填されてもよいが、配線層の孔から流れ出ないよう、支持体層に近い側の開口部径がビアパターン径よりも小さくすることが好ましく、より好ましくは30μm以下とすることである。また、配線層の孔の形状を逆テーパー形状にすると、半田の流出をより効果的に防止できる。
金属板として厚さ50μmの銅板を、絶縁層として厚さ10μmの液晶ポリマー絶縁材料(クラレ製商品名ベクスター)を、配線層として厚さ9μmの配線銅箔層を用いた。
(a)まず、銅板上に液晶ポリマー絶縁材料を形成した。
(b)更にその上に配線銅箔層を形成した三層構成基材を作成した。(図3)
(c)この三層構成基材の脱脂、整面処理を行った後、重クロム酸アンモニウムを感光助剤として添加されたカゼイン水溶液をネガ型フォトレジストとして三層構成基材の両面に塗布した。(図4)
(d)フォトレジストを乾燥後、残したいパターンが遮光部となり、マトリクス状に多面付けに配置されたフォトマスクを用い、三層構成基材の両面にアライメントを合わせながら密着させ、両面から同時に紫外線を照射することにより露光し、所定のパターン部以外の領域でフォトレジストの光硬化を行った。ついで、温水スプレー現像を行い、未硬化のフォトレジストを除去後、残ったフォトレジストの硬膜処理を行った(図5)。
(e)さらに、三層構成基材の両面へ塩化第二鉄液スプレーして、フォトレジストをマスクにし銅板と配線銅箔層とをエッチングして、銅板にはビアパターンを、配線銅箔層には配線パターンとビアパターン領域に直径25μmの孔を形成した(図6)。
(f)アミン系の強アルカリ水溶液を液中スプレーで銅板側から液晶ポリマーからなる絶縁層にビアパターンを形成した。
(g)フォトレジストはビアパターン形成時に膨潤剥膜した。(図7)
(i)配線銅箔層を対向電極と同電位にし、銅板に電荷を加え、銅版の露出面に絶縁膜として電着絶縁膜(日本ペイント製インシュリード)を形成し、半導体装置用基板とした。
(j)配線銅箔層に感光性カバーレイフィルムを貼り、半導体チップとの接続部および前記配線銅箔層に設けられた孔と同じパターンが露出するように露光、現像を行った。
(k)半田材料を銅板と絶縁層のビアパターン内に充填し、250℃のリフロー炉で半田ボールを形成した(図9)。
(l)半導体チップとの接続部として露出した配線銅箔層にニッケル・金めっきを施し、半導体チップを搭載し、配線銅箔層上の接続部とワイヤボンディングにより接続し、半導体用BGAパッケージ製品とした。この半導体装置用基板の断面を観察したところ、半田内に気泡や隙間がなかった。また、ヒートサイクルテストにおいても、半田材料とワイヤボンディングパッド間の抵抗変化率が8%以内であった。
実施例2では、(a)〜(d)工程を実施例1と同様に行った。その後、以下の工程を行った。
(e)三層構成基材の両面へ塩化第二鉄液スプレーして、フォトレジストをマスクにし銅板と配線銅箔層とをエッチングして、銅板にはビアパターンを、配線銅箔層には配線パターンとビアパターン領域に直径25μmの孔を形成した(図6)。
さらに(i)〜(l)工程を実施例4と同様に行い、半導体装置用基板および半導体用BGAパッケージ製品を作製した。この半導体装置用基板の断面を観察したところ、半田内に気泡や隙間がなかった。また、ヒートサイクルテストにおいても、半田材料とワイヤボンディングパッド間の抵抗変化率が8%以内であった。
実施例3では、(a)〜(d)工程を実施例1と同様に行った。その後、以下の工程を行った。
(e)三層構成基材の両面へ塩化第二鉄液スプレーして、フォトレジストをマスクにし銅板と配線銅箔層とをエッチングして、銅板にはビアパターンを、配線銅箔層には配線パターンとビアパターン領域に直径25μmの孔を形成した(図6)。
さらに(i)〜(l)工程を実施例4と同様に行い、半導体装置用基板および半導体用BGAパッケージ製品を作製した。この半導体装置用基板は半導体素子の断面を観察したところ、半田内に気泡や隙間がなかった。また、ヒートサイクルテストにおいても、半田材料とワイヤボンディングパッド間の抵抗変化率が8%以内であった。
本発明の別の一実施例を以下に示す。
支持体層201として絶縁材料として50μmのポリイミドフィルムを用いた。この支持体層201の両面に、配線層として厚さ9μmの銅箔を用いて、を無接着剤タイプの銅張って、三層構造基材とした。(図10)
(a)まず、銅張り三層構造基材の脱脂、整面処理を行った後、重クロム酸アンモニウムを感光助剤として添加されたカゼイン水溶液をネガ型フォトレジストとして銅張り三層構造基材の両面に塗布した。(図11)
(b)フォトレジストを乾燥後、残したいパターンが遮光部となり、マトリクス状に多面付けに配置されたフォトマスクを用い、銅張り三層構造基材の両面にアライメントを合わせながら密着させ、両面から同時に紫外線を照射することにより露光し、配線パターン、ビアパターン、孔のパターンのパターン部以外の領域でフォトレジストの光硬化を行った。ついで、温水スプレー現像を行い、未硬化のフォトレジストを除去後、残ったフォトレジストの硬膜処理を行った(図12)。
(c)さらに、銅張り三層構造基材の両面へ塩化第二鉄液スプレーして、フォトレジストをマスクにし銅張り三層構造基材の両面をエッチングして、ビアパターン銅箔と、その裏面の銅箔には配線パターンとビアパターン領域に直径25μmの孔を有する配線銅箔層を形成した(図13)。
(d)苛性ソーダ水溶液にてフォトレジストを膨潤剥膜した。(図14)
(e)配線銅箔層上に感光性カバーレイフィルムを貼り、半導体チップとの接続部および前記配線銅箔層に設けられた孔と同じパターンが露出するように露光、現像を行った(図15)。
(f)アミン系の強アルカリ水溶液を液中スプレーで配線パターン銅箔側からポリイミドからなる絶縁層にビアパターンを形成した。(図16)
(g)配線銅箔層を対向電極と同電位にし、ビアパターン銅箔に電荷を加え、ビアパターンの銅露出面に絶縁膜として電着絶縁膜(日本ペイント製インシュリード)を形成し、半導体装置用基板とした。(図17)
(h)半田材料を配線銅箔層と電着絶縁膜で形成されたビアパターン内に充填し、250℃のリフロー炉で半田ボールを形成した。
(i)半導体チップとの接続部として露出した配線銅箔層にニッケル・金めっきを施し、半導体チップを搭載し、配線銅箔層上の接続部とワイヤボンディングにより接続し、半導体用BGAパッケージ製品とした。この半導体装置用基板の断面を観察したところ、半田内に気泡や隙間がなかった。ヒートサイクルテストにおいても、半田材料とワイヤボンディングパッド間の抵抗変化率が8%以内であった。
実施例5では、(a)〜(d)工程を実施例4と同様に行った。その後、以下の工程を行った。
(e)ウエットブラスト装置(マコー株式会社製)を用いて、銅板面側へ粒度が1.5±1.0μmで揃ったアルミナのスラリー懸濁水溶液をスプレーして絶縁層のブラストを行い、ビアと同等の寸法のビアパターンを絶縁層に形成した。
(f)苛性ソーダ水溶液にてフォトレジストを膨潤剥膜した。
(g)配線銅箔層上に感光性カバーレイフィルムを貼り、半導体チップとの接続部が露出するように露光、現像を行った(図)。
さらに(g)〜(i)工程を実施例1と同様に行い、半導体装置用基板および半導体用BGAパッケージ製品を作製した。この半導体装置用基板の断面を観察したところ、半田内に気泡や隙間がなかった。ヒートサイクルテストにおいても、半田材料とワイヤボンディングパッド間の抵抗変化率が8%以内であった。
(a)まず、基材となる絶縁層にBステージ(半硬化状)の50μmのポジ型感光性ポリイミド絶縁材料を用い、9μmの銅箔をその両面に張った、銅張り三層構造基材を作製した。
その後、(a)〜(c)工程を実施例1と同様に行った。その後、以下の工程を行った。
(d)ビアパターン銅箔面側を全面露光し、ビアパターン銅箔から露出したポジ型感光性ポリイミドを感光させた。
(e)炭酸ソーダアルカリ水溶液をビアパターン銅箔面側へスプレーしてポジ型の感光性ポリイミドからなる絶縁層にビアを形成した。ここで、300℃でベークすることで重合を行い硬膜化した。
(f)さらに苛性ソーダ水溶液でフォトレジストを剥膜した。
さらに(g)〜(i)工程を実施例1と同様に行い、半導体装置用基板および半導体用BGAパッケージ製品を作製した。この半導体装置用基板の断面を観察したところ、半田内に気泡や隙間がなかった。ヒートサイクルテストにおいても、半田材料とワイヤボンディングパッド間の抵抗変化率が8%以内であった。
本比較例では、実施例4と同様の手順で半導体BGAパッケージ製品を作成した。ただし、工程(b)で孔のパターニングを行わず、工程(c)で配線銅箔層に孔を形成しなかった。
この半導体装置用基板の断面を観察したところ、半田内に小さな気泡や隙間を生じた。また、ヒートサイクルテストにおいては、一部の半田材料とワイヤボンディングパッド間で絶縁する問題を生じた。
本比較例では、実施例4と同様の手順で半導体BGAパッケージ製品を作成した。ただし、工程(c)で孔のパターニング寸法を50μmに変更した孔を形成した。
半田材料をビアパターン内に充填したところ、この半導体装置用基板の配線銅箔層上に形成した感光性カバーフイルムが押し広げられ、感光性カバーフイルムの表面が凸凹になる問題を生じ、半導体チップのマウント性に関する信頼性を低下させる問題を生じた。
11 金属板
12 配線層
13 絶縁層
14 絶縁膜
21 配線パターン
22 ビアパターン
3 耐腐食性フィルム
31 半導体チップ
32 ボンディングパッド
33 配線回路パターン
34 ビア
4 カバーレイフィルム
5 絶縁膜
50 孔
6 半田材料
99 支持体層
150 孔
121 カバーレイフィルム
200 配線層
201 支持体層
202 配線層
203 フォトレジスト
205 絶縁体層
222 ビアパターン
Claims (5)
- 少なくとも絶縁体層を含む支持体層の片側に設けられた配線層をパターニングしてなる配線パターンを有し、
配線層と反対側から前記支持体層を貫通するようにパターニングされ、前記配線層に達する孔状のビアパターンを備える半導体装置用基板において、
前記ビアパターンに対応する前記配線層に孔が設けられており、
前記孔の直径は、前記ビアパターンの直径よりも小さく、支持体層側から近い側の開口部径よりも、支持体層側から遠い側の開口部径が大きいテーパー形状であることを特徴とする半導体装置用基板。 - 前記配線層に設けられた孔の直径が30μm以下であることを特徴とする請求項1に記載の半導体装置用基板。
- 前記支持体層が金属板の表面に絶縁体層を形成してなる構成であり、
前記絶縁体層上に配線パターンを有することを特徴とする請求項1または2に記載の半導体装置用基板。 - 請求項1〜3のいずれかに記載の半導体装置用基板上に半導体素子を搭載し、
半導体素子との接続部となる配線パターンと半導体素子とを電気的に接続してなり、
半田材料をビアパターンに充填し、リフローしてなることを特徴とする半導体用BGAパッケージ。 - 請求項4に記載の半導体用BGAパッケージをマトリクス状に多面配置してなる半導体用BGAパッケージ製品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005062112A JP4826103B2 (ja) | 2005-03-07 | 2005-03-07 | 半導体装置用基板、および半導体素子用bgaパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005062112A JP4826103B2 (ja) | 2005-03-07 | 2005-03-07 | 半導体装置用基板、および半導体素子用bgaパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245466A JP2006245466A (ja) | 2006-09-14 |
JP4826103B2 true JP4826103B2 (ja) | 2011-11-30 |
Family
ID=37051521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005062112A Expired - Fee Related JP4826103B2 (ja) | 2005-03-07 | 2005-03-07 | 半導体装置用基板、および半導体素子用bgaパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4826103B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110264891B (zh) * | 2019-07-18 | 2022-02-01 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和显示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11297888A (ja) * | 1998-04-15 | 1999-10-29 | Sharp Corp | 半導体パッケージ |
JP2001230283A (ja) * | 2000-02-17 | 2001-08-24 | Hitachi Cable Ltd | 2層配線構造のtabテープおよびその製造方法 |
JP2003218064A (ja) * | 2002-01-25 | 2003-07-31 | Mitsui High Tec Inc | 半導体装置の製造装置 |
-
2005
- 2005-03-07 JP JP2005062112A patent/JP4826103B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006245466A (ja) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101551898B1 (ko) | 배선 기판, 반도체 장치 및 이들의 제조 방법 | |
US9485853B2 (en) | Wiring substrate having a plurality of connection terminals and a filling member provided therebetween | |
US9560739B2 (en) | Wiring board | |
US20100252304A1 (en) | Wiring board and method of manufacturing the same | |
KR20160020407A (ko) | 배선 기판의 제조 방법 | |
TW201405745A (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
JP5913063B2 (ja) | 配線基板 | |
TWI530238B (zh) | 晶片封裝基板及其製作方法 | |
JP2013239604A (ja) | 配線基板 | |
TW201417196A (zh) | 晶片封裝基板和結構及其製作方法 | |
TWI643532B (zh) | 電路板結構及其製造方法 | |
JP2004247668A (ja) | 積層用中間配線部材、配線板及びそれらの製造方法 | |
JP4826103B2 (ja) | 半導体装置用基板、および半導体素子用bgaパッケージ | |
JP2001007248A (ja) | パッケージ基板 | |
JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
JP2011216519A (ja) | 配線基板の製造方法 | |
JP2005150417A (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
TW201419956A (zh) | 配線基板 | |
JP2004253648A (ja) | プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板 | |
JP5482017B2 (ja) | 回路基板およびその製造方法 | |
JP4090151B2 (ja) | パッケージ基板 | |
JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
JP2006210770A (ja) | 半導体装置搭載用基板、および半導体素子用bgaパッケージ | |
JP2000091743A (ja) | ビルドアップ多層基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110829 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |