JP3856414B2 - プリント配線基板の製造方法及びプリント配線基板 - Google Patents
プリント配線基板の製造方法及びプリント配線基板 Download PDFInfo
- Publication number
- JP3856414B2 JP3856414B2 JP36721897A JP36721897A JP3856414B2 JP 3856414 B2 JP3856414 B2 JP 3856414B2 JP 36721897 A JP36721897 A JP 36721897A JP 36721897 A JP36721897 A JP 36721897A JP 3856414 B2 JP3856414 B2 JP 3856414B2
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- photo solder
- opening
- resist layer
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Description
【発明の属する技術分野】
本発明は、ベアチップのような電子部品を実装するいわゆるビルトアップ基板のようなプリント配線基板の製造方法及びプリント配線基板に関する。
【0002】
【従来の技術】
一般に、電子機器にあっては、各種の電子部品等の回路素子を実装するためのプリント配線基板が使用されているが、近年の小型化及び高集積化の要請により、プリント配線基板自体の小型化及び省スペース化が求められている。
このような状況下において、従来、一般的なICチップなどの電子部品には接続用の多数の足の長いリードが設けられ、このリードを屈曲させた状態でプリント配線基板にハンダ付けして実装されているが、この時の占有スペースをより小さくするために、ICチップに足の長いリードを設けないで代わりにバンプ部を設け、このバンプ部をプリント配線基板のランド部にハンダにより直接接合することにより、省スペース化を図ることが行なわれている。このようなバンプ部を設けたICチップをここではベアチップと称す。
【0003】
このベアチップを従来のプリント配線基板に接続する時の状況を説明する。図4はプリント配線基板とベアチップの実装直前の状態を示す図、図5はプリント配線基板の拡大平面図である。ベアチップ1はその下面に突起状の多数のバンプ部2を有している。図示例ではこのバンプ部2は5個しか記載していないが、実際には、数10個から数100個程度設けられ、また、各バンプ部2のピッチL1は200μm程度に設定されている。
【0004】
一方、このベアチップ1を実装するプリント配線基板3は、板状の例えばエポキシ樹脂よりなる絶縁性のコア材4の表面に例えば銅よりなる導体パターン5を積層して、この上に例えばフォトソルダーレジストよりなる絶縁性の保護層6を所定の厚さで形成している。そして、ベアチップ1のバンプ部2を接続する部分に対応させて、保護層6は局部的に微細な円形状に或いは楕円形状に取り除かれて内部の導体パターン4の一部を形成するランド部7が露出されている。ベアチップ1の各バンプ部2は、各対応するランド部7にリフロー等を用いたハンダにより接続されることになる。
図6は1つのランド部の拡大図を示しており、実際には銅よりなるランド部7の表面には酸化防止用の金属膜、例えば金メッキ膜8が施され、この上にハンダ9が盛られている。
【0005】
【発明が解決しようとする課題】
ところで、ランド部7の近傍の開口部の形状は好ましくは図7に示すような形状が望ましい。すなわち、図7は図5中のプリント配線基板の拡大断面図を示し、図7(A)は図5中のA−A線矢視断面図、図7(B)は図5中のB−B線矢視断面図である。ここで、ランド部7を露出させるための保護層6の開口部10の開口端11はコア材4の平面に対して略垂直であるのが望ましいが、実際には図8或いは図9に示すようにこの開口端11は垂直にはならずテーパ面となってしまう。すなわち、光硬化性のフォトソルダーレジストよりなる保護層6に開口部10を形成するには、図示しないマスクを用いてこの開口部を10以外の部分に光を照射して露光することにより開口部10以外の部分を硬化し、その後、開口部10の部分の保護層を現像により除去している。
【0006】
この場合、保護層6自体の厚さは、例えば30μm程度とかなり厚いことから露光条件や用いたフォトソルダーレジストの種類等に起因して、図8に示すように開口端11がランド部7に向けて傾斜してにじみでたり、逆に図9に示すように開口端11が下に行く程内側へ傾斜して食い込んで来たりする場合があった。このような保護層6のにじみだしや食い込みは、デザインルールがそれ程小さくない場合には、問題とはならなかったが、基板の小型化及びチップサイズの小型化によって高密度化が行なわれると、次のような問題が発生した。すなわち、微細化がより推進された状況下においては、図8に示すようににじみだし(かぶり)が生ずると、これが障害となってランド部7の表面に腐食防止用の金メッキ膜8が十分に形成できずにこれが剥がれ易くなる。
【0007】
また、図9に示すように開口端11が内部に食い込んでくると、金属コーティング液がしみ込み易くなって、この保護膜6が非常に剥がれ易くなってしまうばかりか、ハンダ付け時におけるフラックスの濡れ性も劣化してしまうという問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものであり、その目的はランド部を露出させる保護層の開口部の開口端の形状を工夫することにより、保護層の剥がれを防止すると共に例えば金メッキ膜などの金属膜の付着形成やフラックスの浸透も容易に行なうことができるプリント配線基板の製造方法及びプリント配線基板を提供することにある。
【0008】
【課題を解決するための手段】
本発明は、上記問題点を解決するための請求項1に係る発明は、板状の絶縁性のコア材の表面に、ランド部を含む導体パターンを形成するランド部形成工程と、前記導体パターンを含む前記コア材の表面全体に、フォトソルダーレジストを塗布して乾燥させることにより、第1のフォトソルダーレジスト層を形成する第1レジスト層形成工程と、前記第1のフォトソルダーレジスト層を所定の露光積算量で選択的に露光して現像することにより、前記第1のフォトソルダーレジスト層に、前記ランド部が露出され開口端面が前記コア材の表面に対して略垂直となる第1の開口部を形成する第1開口部形成工程と、前記第1の開口部を含む前記第1のフォトソルダーレジスト層の表面全体に、前記フォトソルダーレジストを塗布して乾燥させることにより、第2のフォトソルダーレジスト層を形成する第2レジスト層形成工程と、前記第2のフォトソルダーレジスト層を前記所定の露光積算量よりも多い露光積算量で選択的に露光して現像することにより、前記第2のフォトソルダーレジスト層に、前記ランド部が露出され開口端面が前記第1のフォトソルダーレジスト層側から前記第2のフォトソルダーレジスト層の表面側に向けて拡開された傾斜面となる第2の開口部を形成する第2開口部形成工程と、を有することを特徴とするプリント配線基板の製造方法である。
【0009】
これにより、ランド部を露出させる保護層の開口部において、第1の保護層(第1のフォトソルダーレジスト層)の開口端は厚さ方向へ略垂直に形成され、第2の保護層(第2のフォトソルダーレジスト層)の開口端は上方へ行く程、拡開しているので、保護層自体の剥がれが抑制され、しかもランド部表面における金メッキ膜などの金属膜のコーティングも阻害することがない。また、フラックスに対する濡れ性も改善できるので、この開口部内へフラックスを浸透させる際にも、これを容易に浸透させることが可能となる。ここで、保護層としては、光照射により感光されるフォトソルダーレジストを用いることができる。
【0010】
請求項2に係る本発明方法は、上記製造方法により製造されたプリント配線基板である。
【0011】
この場合、前記第1及び第2の開口工程の後に、前記保護層を硬化させる硬化工程を加えるようにするのがよい。
【0012】
また、前記開口端の角度調整は、前記フォトソルダーレジストに照射される光の積算光量を調整することにより行なうことができる。
【0013】
【発明の実施の形態】
以下に、本発明に係るプリント配線基板の製造方法及びプリント配線基板の一実施例を添付図面に基づいて詳述する。
図1は本発明のプリント配線基板を示す部分拡大断面図である。尚、先に説明した従来のプリント配線基板と同一部分については同一符号を付して説明する。
図1において、プリント配線基板15は、例えばエポキシ樹脂よりなる板状の絶縁性材料よりなるコア材4を有しており、電子部品が実装される側の表面には例えば銅よりなる導体パターン5(図5参照)が形成され、更に、この導体パターン5を含むコア材4の表面を覆うようにして保護層6が形成される。また、導体パターン5のランド部7に対応する保護層6には、例えば所定の直径の円形の開口部10が形成されており、内部のランド部7を露出させている。
【0014】
本実施例では、上記保護層6は、コア材表面と直接接触する第1の保護層6Aとこの上に積層される第2の保護層6Bとよりなり、これらの両保護層6A、6Bは例えば光照射によって硬化されるフォトソルダーレジストにより構成される。特に、第1の保護層6Aの開口部10の開口端16は下層のコア材4の表面に対して略垂直の角度となるように設定され、これに続く第2の保護層6Aの開口部10の開口端17は、外側(図1中では上側)に対して拡開するように上向き傾斜されている。この開口端17の傾斜角θは、後述するようにフラックスの浸透を容易にするため45度程度が望ましい。
【0015】
図示例では、1つしかランド部7を記載していないが、先に図4及び図5を参照して説明したようにこのランド部は電子部品である例えばベアチップ1のバンプ部2の数量に対応させて多数個設けられ、また、ランド部7のピッチ(図示せず)もバンプ部2のピッチL1に対応しているのは勿論である。
ここで、バンプ部2のピッチL1はランド部7のピッチと同じで例えば、従来は200μm程度であったが、最近は150μm程度になって微細化が進んでいる。そして、開口部10の底部の直径L2は200μm程度、ランド部7の幅W1は90μm程度、第1の保護層6Aの厚さT1及び第2の保護層6Bの厚さT2はそれぞれ共に15μm程度である。
【0016】
このように、ランド部7を露出させる開口部10の上層の第2の保護層6Bの開口端17を上向きに拡開するように形成したので、開口部10の間口が広くなってハンダ接続時にこの内部にフラックスを浸透させる際にも、このフラックスに対する濡れ性が向上し、容易に浸透させることが可能となる。
更に、下層の第1の保護層6Aの開口端16は、コア材4の厚さ方向へ沿うように略垂直になされているので、この保護層6全体が剥がれることを防止できるのみならず、ランド部7の表面へのかぶりもなくなるので、ランド部表面への金メッキ膜の形成も容易に行なうことが可能となり、金メッキ膜をランド部表面に強固に付着させることができる。
【0017】
次に、このプリント配線基板の製造方法について図2及び図3を参照して具体的に説明する。
まず、図2(A)に示すように、板状の絶縁性のコア材4の表面全体に例えば銅箔20を所定の厚さでメッキし、これをパターンエッチング形成することにより、ランド部7を含む導体パターン5を形成する(図2(B)参照)。
【0018】
次に、図2(C)に示すように、この導体パターン5を含むコア材1の表面全体に例えばフォトソルダーレジスト21を乾燥後の厚さが所定の厚さ、例えば15μm程度となるように塗布して熱により乾燥硬化する。そして、次に図2(D)に示すように開口部10に対応する部分に直径α(=L2)の第1マスク22を設置して所定の時間だけ露光する。この時の露光時間は、厚さ15μm程度のフォトソルダーレジスト21の露光境界面が略垂直となるような露光積算量となるように設定する。フォトソルダーレジスト21として、例えばPSR−2200(商品名)を用いた場合には、積算光量は略150mJ(ジュール)/cm2 程度である。
【0019】
このように、露光して次に現像を行なうことにより、図2(E)に示すように露光されなかったフォトソルダーレジストを除去して開口部10の下段を形成すると同時にフォトソルダーレジスト21を硬化させることによって、第1の保護層6Aを形成する。ここで、必要ならば、図2(F)に示すように全体に熱を加えて第1の保護層6Aをより確実に硬化させるようにしてもよい。
【0020】
次に、図3(A)に示すように開口部10及び第1の保護層6Aを含むコア材4の表面全体に、前述したと同じ特性のフォトソルダーレジスト23を乾燥後の厚さが所定の厚さ、例えば15μm程度となるように塗布して熱により硬化する。そして、図3(B)に示すように開口部10に対応する部分に、先の第1マスク22の直径αよりも僅かに大きな直径βの第2マスク24を設置して所定の時間だけ露光する。この時の露光時間は、第1マスク22の時とは異なり、厚さ15μm程度のフォトソルダーレジスト23の露光境界面が図中上方に向けて拡開された傾斜面となるような露光積算量となるように設定する。この場合には、積算光量は、第1の保護層6Aの場合よりも僅かに多く、例えば250mJ(ジュール)/cm2 程度である。
【0021】
このように露光積算量を多くする程、露光境界面における熱が第2マスク24の下方側に位置するフォトソルダーレジスト23にも侵入する傾向となり、結果的に、図3(B)に示すように露光部分が厚み方向に深くなるに従って、内側へ、すなわち第2マスク24の下方側へ侵入してくることになる。
このように、露光して次に現像を行なうことにより、図3(C)に示すように露光されなかったフォトソルダーレジストを除去して開口部10の上段を形成すると同時にフォトソルダーレジストを硬化させることによって第2の保護層6Bを形成する。ここで必要ならば図3(D)に示すように全体に熱を加えて第2の保護層6Bをより確実に硬化させるようにしてもよい。
以上の操作により、図1に示すようなプリント配線基板15を完成することができる。その後、必要ならば、先に説明したように露出している銅製のランド部7の表面の酸化を防止するためにこのランド部7の表面に金メッキ膜等の金属膜を形成するのは勿論である。
【0022】
ここで、第1及び第2の保護層6A、6Bを形成する時に用いるフォトソルダーレジストはそれぞれ厚さが15μm程度であって非常に薄いので、露光時において露光される部分とマスクにより露光されない部分との境界面の形状を、積算光量をコントロールすることにより容易に調整することがでる。例えば積算光量のコントロールにより第1の保護層6Aの場合には、開口端16をコア材表面に対して略垂直に形成することができ、また、第2の保護層6Bの場合には開口端17を上方へ拡開するように上向き傾斜させて形成することができる。
【0023】
また、ここでは第1及び第2の保護層6A、6Bを形成するフォトソルダーレジストは同じ組成のものを用いたが、両保護層6A、6B間で、フォトソルダーレジストに含まれる光硬化剤等の含有量を異ならせるなど、異なった組成のレジストを用いてもよい。例えば、光硬化剤等の含有量を多くすれば、短時間の露光で所望の形状の開口部10を形成することができる。尚、ここで説明した数値例は単に一例を示したに過ぎず、これらに限定されないのは勿論である。
【0024】
【発明の効果】
以上説明したように、本発明のプリント配線基板の製造方法及びプリント配線基板によれば、次のように優れた作用効果を発揮することができる。
導体パターンを保護する保護層を第1と第2の保護層(第1及び第2のフォトソルダーレジスト層)で形成して、ランド部を露光させる開口部の開口端に関して、下層の開口端をコア材表面に対して略垂直とし、上層の開口端を外側に向けて拡開するように傾斜させるようにしたので、従来のプリント配線基板で発生していた保護層のにじみだし(かぶり)や金属コーティング液のしみ込みを防止することができる。
従って、保護層のにじみだしが抑制できることから、後工程で行なわれるランド部表面への金メッキ膜等の金属膜の付着を容易に且つ強固に行なうことができる。また、金属コーティング液のしみ込みを防止できることから保護膜自体の剥がれも防止することができる。
更には、開口部の間口が広くなることから、開口部内にフラックスも入り易くなってその濡れ性も改善することができる。
【図面の簡単な説明】
【図1】図1は本発明のプリント配線基板を示す部分拡大断面図である。
【図2】プリント配線基板の製造方法を説明する図である。
【図3】プリント配線基板の製造方法を説明する図である。
【図4】プリント配線基板とベアチップの実装直前の状態を示す図である。
【図5】プリント配線基板の拡大平面図である。
【図6】1つのランド部を示す拡大図である。
【図7】ランド部の近傍の開口部の好ましい形状を示す拡大断面図である。
【図8】ランド部の近傍の開口部の好ましくない形状を示す拡大断面図である。
【図9】ランド部の近傍の開口部の好ましくない形状を示す拡大断面図である。
【符号の説明】
1…ベアチップ、2…バンプ部、4…コア材、5…導体パターン、6…保護層、6A…第1の保護層、6B…第2の保護層、7…ランド部、8…金メッキ膜、10…開口部、15…プリント配線基板、16,17…開口端、21,23…フォトソルダーレジスト、22…第1マスク、24…第2マスク。
Claims (2)
- 板状の絶縁性のコア材の表面に、ランド部を含む導体パターンを形成するランド部形成工程と、
前記導体パターンを含む前記コア材の表面全体に、フォトソルダーレジストを塗布して乾燥させることにより、第1のフォトソルダーレジスト層を形成する第1レジスト層形成工程と、
前記第1のフォトソルダーレジスト層を所定の露光積算量で選択的に露光して現像することにより、前記第1のフォトソルダーレジスト層に、前記ランド部が露出され開口端面が前記コア材の表面に対して略垂直となる第1の開口部を形成する第1開口部形成工程と、
前記第1の開口部を含む前記第1のフォトソルダーレジスト層の表面全体に、前記フォトソルダーレジストを塗布して乾燥させることにより、第2のフォトソルダーレジスト層を形成する第2レジスト層形成工程と、
前記第2のフォトソルダーレジスト層を前記所定の露光積算量よりも多い露光積算量で選択的に露光して現像することにより、前記第2のフォトソルダーレジスト層に、前記ランド部が露出され開口端面が前記第1のフォトソルダーレジスト層側から前記第2のフォトソルダーレジスト層の表面側に向けて拡開された傾斜面となる第2の開口部を形成する第2開口部形成工程と、
を有することを特徴とするプリント配線基板の製造方法。 - 請求項1記載の製造方法により製造されたプリント配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36721897A JP3856414B2 (ja) | 1997-12-25 | 1997-12-25 | プリント配線基板の製造方法及びプリント配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36721897A JP3856414B2 (ja) | 1997-12-25 | 1997-12-25 | プリント配線基板の製造方法及びプリント配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11191670A JPH11191670A (ja) | 1999-07-13 |
JP3856414B2 true JP3856414B2 (ja) | 2006-12-13 |
Family
ID=18488772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36721897A Expired - Lifetime JP3856414B2 (ja) | 1997-12-25 | 1997-12-25 | プリント配線基板の製造方法及びプリント配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3856414B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002344122A (ja) * | 2001-05-17 | 2002-11-29 | Denso Corp | プリント基板およびその製造方法 |
JP4887879B2 (ja) * | 2006-04-10 | 2012-02-29 | 日本電気株式会社 | 電子部品の実装構造およびその製造方法 |
JP4816297B2 (ja) * | 2006-07-21 | 2011-11-16 | 三菱電機株式会社 | 実装端子基板及びこれを用いた表示装置 |
JP5243735B2 (ja) * | 2007-06-18 | 2013-07-24 | ローム株式会社 | 回路基板及び半導体装置 |
JP5422236B2 (ja) * | 2009-03-23 | 2014-02-19 | 株式会社東芝 | 撮像装置 |
JP6095903B2 (ja) | 2012-06-15 | 2017-03-15 | 浜松ホトニクス株式会社 | 固体撮像装置の製造方法及び固体撮像装置 |
JP2014072370A (ja) * | 2012-09-28 | 2014-04-21 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
JP2014072371A (ja) * | 2012-09-28 | 2014-04-21 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
CN107979919B (zh) * | 2013-05-22 | 2020-07-10 | 三菱制纸株式会社 | 布线基板的制造方法 |
WO2014199890A1 (ja) * | 2013-06-14 | 2014-12-18 | 三菱製紙株式会社 | 配線基板の製造方法 |
JP6832630B2 (ja) * | 2016-03-28 | 2021-02-24 | 富士通インターコネクトテクノロジーズ株式会社 | 配線基板の製造方法 |
JP7014744B2 (ja) * | 2019-01-15 | 2022-02-01 | 株式会社京写 | プリント配線板の製造方法 |
KR20230170439A (ko) * | 2022-06-10 | 2023-12-19 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 반도체 패키지 |
-
1997
- 1997-12-25 JP JP36721897A patent/JP3856414B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11191670A (ja) | 1999-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2842378B2 (ja) | 電子回路基板の高密度実装構造 | |
US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
JP3856414B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
US20070298546A1 (en) | Manufacturing method package substrate | |
KR100389314B1 (ko) | 도금인입선 없는 인쇄회로기판의 제조방법 | |
JP2010245280A (ja) | 配線基板の製造方法及び配線基板 | |
US7919408B2 (en) | Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates | |
US20020086514A1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
JP2001230513A (ja) | プリント基板及びその製造方法 | |
JP6185880B2 (ja) | 配線基板の製造方法及び配線基板 | |
US5870822A (en) | Flip chip attachment | |
US20080241359A1 (en) | Method of making circuitized substrate with selected conductors having solder thereon | |
JPH09232741A (ja) | プリント配線板 | |
JP3173423B2 (ja) | プリント配線板 | |
JP4456834B2 (ja) | レーザ加工方法およびこれに用いるキャリア付金属箔 | |
US10431533B2 (en) | Circuit board with constrained solder interconnect pads | |
KR100351923B1 (ko) | 인쇄회로기판 제조방법 | |
JP2586745B2 (ja) | 印刷配線板の製造方法 | |
JP2000340708A (ja) | 多層配線基板及びその製造方法並びに半導体装置 | |
TWM590841U (zh) | 具有填縫層的電路結構 | |
JPH11191673A (ja) | はんだプリコート方法 | |
JP2005032931A (ja) | 回路基板、回路基板の製造方法及び電子回路装置 | |
JPH1117315A (ja) | 可撓性回路基板の製造法 | |
US20220015231A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
KR101258869B1 (ko) | 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |