JP2018195702A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2018195702A
JP2018195702A JP2017098311A JP2017098311A JP2018195702A JP 2018195702 A JP2018195702 A JP 2018195702A JP 2017098311 A JP2017098311 A JP 2017098311A JP 2017098311 A JP2017098311 A JP 2017098311A JP 2018195702 A JP2018195702 A JP 2018195702A
Authority
JP
Japan
Prior art keywords
layer
wiring
wiring layer
via hole
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017098311A
Other languages
English (en)
Other versions
JP6894289B2 (ja
JP2018195702A5 (ja
Inventor
洋一 西原
Yoichi Nishihara
洋一 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017098311A priority Critical patent/JP6894289B2/ja
Priority to US15/978,500 priority patent/US10297540B2/en
Publication of JP2018195702A publication Critical patent/JP2018195702A/ja
Publication of JP2018195702A5 publication Critical patent/JP2018195702A5/ja
Application granted granted Critical
Publication of JP6894289B2 publication Critical patent/JP6894289B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】感光性樹脂からビアホールを備えた絶縁層を形成する配線基板において、ビア接続の十分な密着強度を得ることを目的とする。【解決手段】第１配線層２０と、第１配線層２０の上に配置され、感光性樹脂３０ｘから形成された絶縁層３０と、絶縁層３０に形成され、第１配線層２０に到達するビアホールＶＨ１と、ビアホールＶＨ１内から絶縁層３０の上に形成され、第１配線層２０に接続された第２配線層２２とを含み、ビアホールＶＨ内の第１配線層２０の表面が粗化面ＲＳとなっている。【選択図】図１７

Description

本発明は、配線基板及びその製造方法に関する。
従来、半導体チップなどの電子部品が搭載される配線基板がある。近年では、電子部品の高性能化に伴って、配線基板のさらなる高密度化及び多層化が進められている。
特開２０００−２４４１２７号公報 特開２００１−８５８４６号公報
後述する予備的事項の欄で説明するように、微細な多層配線層を形成するために、フォトリソグラフィによって感光性樹脂層にビアホールを形成して層間絶縁層を得る方法が採用される。さらに、層間絶縁層の上にセミアディティブ法で配線層を形成する際に、スパッタ法によって薄膜のシード層が形成される。
この方法において、ビアホール内の樹脂スミアを一般的なデスミア処理で除去すると、感光性樹脂層から形成された層間絶縁層の表面が過度に粗れてしまう。また、デスミア処理を省略すると、ビア接続の十分な密着強度が得られない。
感光性樹脂からビアホールを備えた絶縁層を形成する配線基板及びその製造方法において、ビア接続の十分な密着強度が得ることを目的とする。
以下の開示の一観点によれば、第１配線層と、前記第１配線層の上に配置され、感光性樹脂から形成された絶縁層と、前記絶縁層に形成され、前記第１配線層に到達するビアホールと、前記ビアホール内から前記絶縁層の上に形成され、前記第１配線層に接続された第２配線層とを有し、前記ビアホール内の前記第１配線層の表面が粗化面となっている配線基板が提供される。
また、その開示の他の観点によれば、第１配線層の上に、感光性樹脂層を形成する工程と、前記感光性樹脂層を露光、現像することにより、前記第１配線層に到達するビアホールを備えた絶縁層を形成する工程と、前記ビアホール内の前記第１配線層の表面を粗化面にする工程と、前記ビアホール内から前記絶縁層の上に、前記第１配線層に接続される第２配線層を形成する工程とを有する配線基板の製造方法が提供される。
以下の開示によれば、配線基板では、配線層の上に、感光性樹脂から形成された絶縁層が形成されている。また、絶縁層に、第１配線層に到達するビアホールが形成されている。さらに、ビアホール内から絶縁層の上に、第１配線層に接続された第２配線層が形成されている。そして、ビアホール内の第１配線層の表面が粗化面となっている。
このように、感光性樹脂から絶縁層が形成される配線基板において、ビアホール内の第１配線層の表面を局所的に粗化面にしているため、アンカー効果によってビア接続の十分な密着強度が得られる。
一つの好適な態様では、ビアホール内の第１配線層の表面粗さ（Ｒａ）は絶縁層の表面粗さ（Ｒａ）よりも大きく、絶縁層の表面は平滑になっている。
さらに、一つの好適な態様では、第２配線層はセミアディティブ法で形成され、スパッタ法により薄膜のシード層が形成される。
これにより、セミアディティブ法で微細な第２配線層を形成する際に、シード層のエッチング時にオーバーエッチング量を減らせるため、パターン幅が細ったり、パターン飛びなどが発生することが防止される。
図１（ａ）〜（ｃ）は予備的事項の配線基板の製造方法を示す断面図（その１）である。 図２（ａ）及び（ｂ）は予備的事項の配線基板の製造方法を示す断面図（その２）である。 図３は予備的事項の比較例の配線基板の製造方法を示す断面図である。 図４は実施形態の配線基板の製造方法を示す断面図（その１）である。 図５は実施形態の配線基板の製造方法を示す断面図（その２）である。 図６は実施形態の配線基板の製造方法を示す断面図（その３）である。 図７は図６の第１ビアホール内の第１配線層の様子を示す部分拡大断面図である。 図８は実施形態の配線基板の製造方法を示す断面図（その４）である。 図９は図７の第１ビアホール内の第１配線層の表面をギ酸溶液で処理した後の様子を示す部分拡大断面図である。 図１０は図７の第１ビアホール内の第１配線層の表面を硫酸ナトリウム溶液で処理した後の様子を示す部分拡大断面図（比較例）である。 図１１は実施形態の配線基板の製造方法を示す断面図（その５）である。 図１２（ａ）〜（ｃ）は図１２の第２配線層の形成方法を示す部分拡大断面図（その１）である。 図１３（ａ）及び（ｂ）は図１２の第２配線層の形成方法を示す部分拡大断面図（その２）である。 図１４は実施形態の配線基板の製造方法を示す断面図（その６）である。 図１５は実施形態の配線基板の製造方法を示す断面図（その７）である。 図１６は実施形態の配線基板の製造方法を示す断面図（その８）である。 図１７は実施形態の配線基板を示す断面図である。 図１８は実施形態の電子部品装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
本実施形態の説明の前に、基礎となる予備的事項について説明する。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない新規な技術内容を含む。
図１〜図３は予備的事項の配線基板の製造方法を説明するための図である。予備的事項の配線基板の製造方法では、微細な多層配線層を形成するために、感光性樹脂から絶縁層を形成し、セミアディティブ法で配線層を形成する際にスパッタ法により薄膜のシード層を形成する。
図１（ａ）に示すように、まず、第１配線層２００が形成された基板１００を用意する。そして、基板１００及び第１配線層２００の上に感光性樹脂層３００ａを形成する。
さらに、図１（ｂ）に示すように、フォトリソグラフィに基づいて、感光性樹脂層３００ａに対して露光、現像を行うことにより、第１配線層２００に到達するビアホールＶＨを感光性樹脂層３００ａに形成する。その後に、加熱処理することにより、感光性樹脂層３００ａを硬化させて絶縁層３００を得る。
このとき、ビアホールＶＨ内には、樹脂スミア（樹脂の残渣）が残存しており、良好なビア接続を得るためには、樹脂スミアを除去する必要があることが想定される。
ここで、従来、感光性を有さない非感光性樹脂層を使用し、非感光性樹脂層をレーザ加工することにより、ビアホールを備えた絶縁層を形成する方法がある。この場合は、一般的に、ビアホールＶＨ内に残存する樹脂スミアを除去するために、過マンガン酸カリウム溶液などを使用するデスミア処理が行われる。
本願発明者は、図１（ｂ）の工程に後に、実験的に、ビアホールＶＨ内をデスミア処理した。その結果、図１（ｃ）に示すように、感光性樹脂層３００ａからなる絶縁層３００は、アルカリ溶液（過マンガン酸カリウム溶液）に耐性がなく、絶縁層３００の表面がデスミア処理によってかなり粗れてしまうことが分かった。
絶縁層３００の上には、ビアホールＶＨを介して第１配線層２００に接続される第２配線層が形成される。このため、絶縁層３００の表面が過度に粗れると、絶縁層３００の上に微細な第２配線層を信頼性よく形成することが困難になる。
そこで、本願発明者は、図１（ｂ）の工程に後に、デスミア処理を省略できるかどうかを調査するための実験を行った。図２（ａ）に示すように、図１（ｂ）の工程の後に、デスミア処理を省略し、ビアホールＶＨ内及び絶縁層３００の上にスパッタ法により、シード層４００を形成した。シード層４００としては、下から順に、厚みが３０ｎｍのチタン（Ｔｉ）層／厚みが２００ｎｍの銅（Ｃｕ）層を形成した。
さらに、電解めっきにより、シード層４００上の全面に厚膜の銅めっき層５００を形成して、シード層４００及び銅めっき層５００により第２配線層２２０を疑似的に形成した。このとき、ビアホールＶＨの直径は７５μｍである。
そして、第１配線層２００とビアホールＶＨ内の第２配線層２２０のシード層４００とのビア接続の密着強度を確認するため、引き剥がし試験（ＱＶＰ（Quick Via Pull test））を行った。その結果によれば、図２（ｂ）に示すように、ビアホールＶＨ内のシード層４００が第１配線層２００から剥離し、基板１００内の歩留まりが０％であった。
図３には、比較例のサンプルが示されている。図３に示すように、比較例のサンプルでは、前述した非感光性樹脂層からなる絶縁層３００にレーザ加工でビアホールＶＨを形成した。
さらに、ビアホールＶＨ内をデスミア処理した後に、無電解めっきで銅からなるシード層４００を形成し、シード層４００上の全面に電解めっきで銅めっき層５００を形成して、第２配線層２２０を疑似的に形成した。
比較例のサンプルに対して、同様な引き剥がし試験を行ったところ、ビアホールＶＨ内のシード層４００は第１配線層２００から剥離せず、基板１００内での歩留まりが９７．６％〜９９．９％と良好であった。
以上のように、感光性樹脂層３００ａからビアホールＶＨを備えた層間絶縁層３００を形成する製造方法においても、ビアホールＶＨ内の樹脂スミアを除去する処理が必要であることが分かった。
以下に説明する実施形態の配線基板の製造方法では、前述した課題を解消することができる。
本願発明者は、感光性樹脂から形成される絶縁層の表面が過度に粗れることなく、ビアホール内の樹脂スミアを除去でき、同時にビアホール内の第１配線層の表面を粗化できる製造方法を見出した。
（実施形態）
図４〜図１６は実施形態の配線基板の製造方法を説明するための図、図１７は実施形態の配線基板を示す図、図１８は実施形態の電子部品装置を示す図である。
以下、配線基板の製造方法を説明しながら、配線基板及び電子部品装置の構造を説明する。
実施形態の配線基板の製造方法では、まず、図４に示すような構造のコア基板１０を用意する。コア基板１０は、絶縁材料から形成され、好適には、プリプレグから形成される。
プリプレグは、ガラス織布（ガラスクロス）、ガラス不織布又はアラミド繊維などにエポキシ樹脂などの樹脂を含侵させて形成される。半硬化状態のプリプレグを加熱処理して硬化させることにより、コア基板１０が得られる。エポキシ樹脂の他に、ビスマレイミドトリアジン樹脂、又は、ポリイミド樹脂などの他の樹脂を使用してもよい。
コア基板１０の両面側には第１配線層２０がそれぞれ形成されている。コア基板１０には厚み方向に貫通するスルーホールＴＨが形成されている。両面側の第１配線層２０はスルーホールＴＨ内に形成された貫通導体１２によって相互接続されている。
あるいは、コア基板１０のスルーホールＴＨの内壁にスルーホールめっき層が形成され、スルーホールＴＨの残りの孔の樹脂が充填されていてもよい。この場合は、両面側の第１配線層２０はスルーホールめっき層によって相互接続される。
スルーホールＴＨはドリル又はレーザによって形成される。第１配線層２０及び貫通導体１２は、銅からなり、フォトリソグラフィ、めっき技術及びウェットエッチングなどを使用して形成される。
さらに、コア基板１０の両面側の第１配線層２０をギ酸溶液で処理することにより、第１配線層２０の表面及び側面を粗化する。第１配線層２０を粗化することにより、次の工程で形成される第１絶縁層が第１配線層２０と密着性よく形成される。
あるいは、ギ酸溶液で処理する代わりに、シランカップリング系の有機被膜をコア基板１０及び第１配線層２０の上に形成してもよい。このような有機被膜は、分子内に有機材料と反応結合する官能基と、無機材料と反応結合する官能基とを含み、有機材料と無機材料を結合させる機能を有する。
これにより、有機被膜によって、第１配線層２０（銅）とその上に形成される第１絶縁層（樹脂）とが密着性よく形成される。
有機被膜は、ディップコーティング又はスプレー処理によって形成され、その厚みは５ｎｍ〜１０００ｎｍ程度である。
次いで、図５に示すように、コア基板１０の両面側に第１配線層２０を被覆する感光性樹脂層３０ａをそれぞれ形成する。感光性樹脂層３０ａの厚みは、例えば、５μｍ〜３０μｍである。感光性樹脂層３０ａとしては、エステル系、フェノール系、ポリイミド系、又はエポキシ系などがある。
また、感光性樹脂層３０ａの形成方法としては、樹脂フィルムを真空ラミネータ機などを用いたプレス処理よって積層してもよいし、あるいは、液状樹脂を塗布してもよい。液状樹脂を塗布する場合は、スピンコート、スプレーコート、スリットコート、又は印刷などによって行われる。
また、感光性樹脂層３０ａは、ネガ型を使用してもよいし、ポジ型を使用してもよい。ネガ型は、光照射された露光部分が架橋反応により溶解性から不溶解性に変質し、未露光部分が現像液で除去される。逆に、ポジ型は、光照射された露光部分がアルカリ不溶性から可溶性に化学変化し、現像液で除去される。本実施形態では、ネガ型の感光性樹脂層３０ａを使用する。
感光性樹脂層３０ａに対して、５０℃〜１００℃の低温側の温度で第１の加熱処理（プリペーク）を行うことにより、感光性樹脂層３０ａ内の溶媒を除去する。これにより、感光性樹脂層３０ａがコア基板１０及び第１配線層２０の上に仮接着される。
次いで、図６に示すように、コア基板１０の上面側の感光性樹脂層３０ａに対してフォトマスク（不図示）を介して紫外線を照射して露光する。さらに同様に、コア基板１０の下面側の感光性樹脂層３０ａに対してフォトマスク（不図示）を介して紫外線を照射して露光する。
その後に、露光された感光性樹脂層３０ａを現像液で処理する。このとき、ネガ型の感光性樹脂層３０ａを使用する場合は、コア基板１０の両面側の感光性樹脂層３０ａの未露光部分が現像液にそれぞれ溶解して除去される。これにより、両面側の感光性樹脂層３０ａに、第１配線層２０に到達する第１ビアホールＶＨ１がそれぞれ形成される。
ネガ型の感光性樹脂層３０ａを使用する場合は、現像液として、炭酸ナトリウム（炭酸ソーダ）や水酸化ナトリウム（苛性ソーダ）などの無機アルカリ溶液が使用される。また、ポジ型の場合は、現像液として、ＴＭＨＡ（テトラメチルアンモニウムハイドロオキサイド）などの有機アルカリ溶液が使用される。
感光性樹脂層３０ａは、光硬化に寄与する反応性官能基と、熱硬化に寄与する反応性官能基とを含み、光硬化及び熱硬化によって硬化する。
さらに、紫外線（ＵＶ）照射装置から紫外線を照射して光硬化部分を完全に硬化させる。その後に、熱風乾燥炉を使用し、１２０℃〜２００℃の高温側の温度で第２の加熱処理（ポストベーク）を行うことにより、熱硬化部分を完全に硬化させる。
以上のように、感光性樹脂層３０ａを露光、現像することに基づいて、コア基板１０及び第１配線層２０の上に、第１配線層２０に到達する第１ビアホールＶＨ１を備えた第１絶縁層３０が形成される。第１絶縁層３０は、コア基板１０の両面側にそれぞれ形成される。
第１ビアホールＶＨ１の直径は、例えば、５μｍ〜１５μｍ程度に設定される。また、第１ビアホールＶＨ１のアスペクト比（高さ／直径）は１〜６に設定される。
感光性樹脂層３０ａから第１絶縁層３０を形成することにより、非感光性樹脂層にレーザ加工でビアホールを形成する方法よりも、ビアホールの直径を小さくできると共に、ビアホールの配置を狭ピッチ化することができる。
予備的事項で説明したように、この時点では、第１ビアホールＶＨ１内の第１配線層２０の表面に樹脂スミア（樹脂の残渣）が残存している。このため、感光性樹脂層３０ａから形成された第１絶縁層３０の表面を粗らすことなく、第１ビアホールＶＨ１内の第１配線層２０の表面に残存する樹脂スミアを除去する必要がある。
本願発明者は、ギ酸溶液を使用することにより、第１ビアホールＶＨ１内の第１配線層２０（銅）の表面を適度にエッチングして樹脂スミアを除去できると共に、感光性樹脂層３０ａから形成された第１絶縁層３０の表面粗れが発生しないことを見出した。
また同時に、ギ酸溶液を使用することにより、第１ビアホールＶＨ１内の第１配線層２０（銅）の表面をエッチングする際に、凹凸が形成されて粗化面が得られる。
ギ酸溶液は、ギ酸を主成分して含んでいればよく、他の薬剤が添加されていてもよい。
図７は、ギ酸溶液で処理する前の図６の第１ビアホールＶＨ１内の第１配線層２０の様子を示す部分拡大断面図である。
図７に示すように、第１配線層２０（銅層）は、方位の異なる多数の銅の結晶粒Ｃからなる集合体（多結晶体）である。そして、隣接する結晶粒Ｃの界面部分である粒界部Ｃｘが表面から厚み方向に延びた状態になっている。
続いて、図８に示すように、図６の構造体の両面側の第１ビアホールＶＨ１内及び第１絶縁層３０の表面をギ酸溶液で処理する。ギ酸溶液での処理は、ワークを槽内の薬液に浸漬させるディップ処理、又はワークに薬液をスプレーで吹き付けるスプレー処理によって行われる。
図９は、ギ酸溶液で処理した後の図７の第１ビアホールＶＨ１内の第１配線層２０の様子を示す部分断面図である。
図９に示すように、図７の第１ビアホールＶＨ１内の第１配線層２０の表面をギ酸溶液でエッチングする際に、銅層の結晶粒Ｃの本体部分よりも粒界部Ｃｘの方がエッチングレートがかなり高くなる特性がある。
このため、銅層の多数の結晶粒Ｃの粒界部Ｃｘが表面から厚み方向にエッチンングされることで、第１配線層２０（銅層）の表面に微細な凹凸が形成されて粗化面ＲＳとなる。このとき、第１ビアホールＶＨ１内の第１配線層２０の粗化面ＲＳの表面粗さ（Ｒａ）は、３０ｎｍ〜６００ｎｍ、好適には、１００ｎｍに設定される。
ギ酸溶液での第１配線層２０の表面からのエッチング深さ（凹部の深さ）は、第１配線層２０の厚みの５％〜４０％に設定され、例えば、０．１μｍ〜２．０μｍに設定される。第１配線層２０の厚みは、例えば、２μｍ〜５μｍである。
前述した図４の工程で、第１配線層２０の表面及び側面の全体をギ酸溶液で粗化する場合は、第１ビアホールＶＨ１内の第１配線層２０の表面がギ酸溶液によって２回エッチングされることになる。この場合は、２回のギ酸溶液の処理によって第１ビアホールＶＨ１内の第１配線層２０の表面に所望の深さの凹部が形成されるように、各処理条件が調整される。
これにより、第１ビアホールＶＨ１内の第１配線層２０の表面に残存する樹脂スミアが第１配線層２０をエッチングする際に同時に除去される。また、第１ビアホールＶＨ１内の第１配線層２０の表面が粗化面ＲＳとなるため、アンカー効果によって第２配線層のシード層を密着性よく形成することができる。
第１ビアホールＶＨ１内の第１配線層２０の表面粗さ（Ｒａ）は、第１ビアホールＶＨ１以外の領域の第１配線層２０の表面粗さ（Ｒａ）よりも大きくなる。
このようにして、第１配線層２０の粗化面ＲＳには、銅層の表面から厚み方向に、銅層の結晶粒Ｃの粒界部Ｃｘに沿って設けられた隙間によって凹凸が形成されている。
前述した図４の工程で、ギ酸溶液で第１配線層２０を粗化する場合は、第１ビアホールＶＨ１内の第１配線層２０の表面はギ酸溶液によって２回エッチングされるため、第１配線層２０の他の領域よりも表面粗さ（Ｒａ）が大きくなる。
また、前述した図４の工程で、シランカップリング系の有機被膜を形成する場合は、第１ビアホールＶＨ１以外の領域の第１配線層２０はギ酸溶液で全くエッチングされない。
この場合は、第１ビアホールＶＨ１以外の領域の第１配線層２０の表面は、粗化処理されていない電解銅めっき層の表面であり、その表面粗さ（Ｒａ）は１ｎｍ以上３０ｎｍ未満である。
またこのとき、感光性樹脂層３０ａから形成された第１絶縁層３０の表面は、ギ酸溶液ではほとんどエッチングされず、表面粗れは発生しない。ギ酸溶液で処理された第１絶縁層３０（樹脂）の表面粗さ（Ｒａ）は１ｎｍ以上３０ｎｍ未満であり、ギ酸溶液で処理される前の表面粗さ（Ｒａ）とほとんど同じである。また、第１ビアホールＶＨ１の内壁面にも、ギ酸溶液による表面粗れは発生しない。
以上のように、ギ酸溶液で処理することにより、第１絶縁層３０に表面粗れが発生することなく、第１ビアホールＶＨ１内の第１配線層２０の表面の樹脂スミアを除去できると共に、第１配線層２０の接続部を粗化面ＲＳとすることができる。
図１０には、比較例として、前述した図７の第１ビアホールＶＨ１内の第１配線層２０の表面を硫酸ナトリウム溶液でソフトエッチングした後の様子が示されている。
前述したように、非感光性樹脂層をレーザ加工してビアホールを形成する方法では、ビアホール内の配線層の表面の樹脂スミアをデスミア処理で除去する。しかし、デスミア処理だけでは樹脂スミアが取り切れないため、デスミア処理を行った後に、さらに硫酸ナトリウム溶液でビアホール内の配線層の表面をエッチンングして樹脂スミアを完全に除去している。
図１０に示すように、硫酸ナトリウム溶液で第１ビアホールＶＨ１内の第１配線層２０の表面をエッチンングする際は、銅層の結晶粒Ｃの本体部分と粒界部Ｃｘとの間でエッチングレートがほぼ同じである。
このため、硫酸ナトリウム溶液でエッチングした後の第１配線層２０の表面は、凹凸が形成されず、滑らかな曲面となる。
このように、本実施形態と違って、硫酸ナトリウム溶液を使用する場合は、第１ビアホールＶＨ１内の第１配線層２０の表面をエッチングして樹脂スミアを除去できるが、第１配線層２０の表面にアンカー効果が得るための凹凸が形成されない。
なお、過マンガン酸カリウム溶液などを使用するデスミア処理は、樹脂スミアを除去できるが、配線層（銅層）はほとんどエッチングされない。よって、デスミア処理を行った後に、硫酸ナトリウム溶液でエッチングするとしても、第１ビアホールＶＨ１内の第１配線層２０の表面に前述した図９で説明したような凹凸は形成されず、粗化面は得られない。
次いで、図１１に示すように、コア基板１０の両面側の第１絶縁層３０の上に第２配線層２２を形成する。第２配線層２２は、第１ビアホールＶＨ１内のビア導体ＶＣ１を介して第１配線層２０に接続される。
図１２及び図１３を参照して、第２配線層２２の形成方法を詳しく説明する。図１２及び図１３には、図１１のＡの領域に対応する部分が拡大されて部分的に示されている。第２配線層２２は、セミアディティブ法によって形成される。
図１２（ａ）に示すように、まず、スパッタ法により、第１ビアホールＶＨ１内及び第１絶縁層３０の上にシード層２２ａを形成する。
スパッタ法では、チャンバ内に真空中で不活性ガスを導入し、ターゲットに高電圧を印加して放電させる。そして、イオンを加速させてターゲットに衝突させることで、ターゲットの材料の原子をたたき出し、基板に付着させて成膜する。
シード層２２ａは、下から順に、チタン（Ｔｉ）層／銅（Ｃｕ）層の積層膜から形成される。Ｔｉ層の厚みは３０ｎｍであり、Ｃｕ層の厚みは２００ｎｍ〜５００ｎｍである。
スパッタ法で形成されるＣｕ層は第１絶縁層３０（樹脂）との密着性が悪い。このため、第１絶縁層３０（樹脂）との密着性が良好であるチタン（Ｔｉ）層、ニッケル（Ｎｉ）層、クロム（Ｃｒ）層、又はそれらの少なくとも一つを含む合金層が第１絶縁層３０（樹脂）と銅層との間に密着層として形成される。
さらに、図１２（ｂ）に示すように、第２配線層２２が配置される領域に開口部１３ａが設けられためっきレジスト層１３をシード層２２ａの上に形成する。めっきレジスト層１３の開口部１３ａは、フォトリソグラフィに基づいて露光、現像を行うことにより形成される。
めっきレジスト層１３の形成は、ドライフィルムレジストを貼付してもよいし、あるいは、液状レジストを塗布してもよい。
次いで、図１２（ｃ）に示すように、シード層２２ａをめっき給電経路に利用する電解めっきにより、第１ビアホールＶＨ１及びめっきレジスト層１３の開口部１３ａを埋め込むように金属めっき層２２ｂを形成する。金属めっき層２２ｂは銅などから形成される。
続いて、図１３（ａ）に示すように、めっきレジスト層１３を除去する。その後に、図１３（ｂ）に示すように、金属めっき層２２ｂをマスクにしてシード層２２ａをエッチングする。
以上により、シード層２２ａ及び金属めっき層２２ｂから第２配線層２２が形成される。
前述したように、第１ビアホールＶＨ１内をギ酸溶液で処理することにより、樹脂スミアが除去されると共に、第１ビアホールＶＨ１内の第１配線層２０の表面が適度な粗化面ＲＳとなっている。
このため、アンカー効果により、第１ビアホールＶＨ１内の第１配線層２０の上に第２配線層２２のシード層２２ａが密着性よく形成される。
よって、前述した予備的事項のように、第２配線層２２の引き剥がし試験を行うと、第１ビアホールＶＨ１内の第２配線層２２のシード層２２ａが第１配線層２０から剥離することなく、ビア接続の十分な密着強度が得られる。
さらに、第１ビアホールＶＨ１内の第１配線層２０の表面に樹脂スミアが残存しないため、第２配線層２２が第１ビアホールＶＨ１内の第１配線層２０に信頼性よく接続される。
特に、多面取りの大型のコア基板１０を使用する際に、多層配線層のビア接続の歩留まりが良好になるため、配線基板の低コスト化を図ることができる。
また、前述したように、第１ビアホールＶＨ１内をギ酸溶液で処理する際に、感光性樹脂層３０ａから形成される第１絶縁層３０の表面粗れは発生せず、第１絶縁層３０の表面は平滑になっている。
さらに、前述したように、第２配線層２２のシード層２２ａは、スパッタ法で形成される際に密着層としてＴｉ層、Ｎｉ層、又はＣｒ層などが形成される。このため、第１絶縁層３０の平滑な表面にシード層２２ａを密着性よく形成することができる。
また、第２配線層２２のシード層２２ａはスパッタ法で形成されるため、無電解めっきで形成する場合よりも薄膜で形成することができる。このため、セミアディティブ法でシード層２２ａをエッチングする際に、エッチング量が少なくなるため、シード層２２ａのパターンのアンダーカット形状が抑制される共に、金属めっき層２２ｂの細りも低減される。
しかも、第１絶縁層３０の表面は平滑になっているため、セミアディティブ法でシード層２２ａをエッチングする際に、オーバーエッチング量を減らすことができる。
このため、微細な第２配線層２２を形成する際に、第２配線層２２のパターン幅が細ったり、パターン飛びなどが発生することが防止される。
これにより、例えば、厚みが２μｍ〜５μｍで、ライン（幅）：スペース（間隔）が２μｍ：２μｍの微細な第２配線層２２を信頼性よく高い歩留まりで形成することができる。
本実施形態と違って、第１絶縁層３０（樹脂）の表面がデスミア処理によって粗化されて凹凸が形成されると、配線間の電気ショートの発生を防止するため、凹部に埋め込まれたシード層２２ａを完全に除去する必要がある。
このため、シード層をエッチングする際のオーバーエッチング量を多くする必要があり、微細な配線層を形成する際に、パターン幅が細ったり、パターン飛びなどが発生しやすい。
前述したように、本実施形態では、第１ビアホールＶＨ１はフォトリソグラフィで形成されるため、第１ビアホールＶＨ１を狭ピッチで配置することができる。
また、上記したように、第２配線層２２は、スパッタ法で形成された薄膜のシード層２２ａを使用するセミアディティブ法によって形成されるため、微細パターンで形成することができる。
よって、微細な配線層を高密度で形成できるため、高性能な半導体チップの接続端子に対応する狭ピッチのバンプ電極を配置することができる。
次いで、図１４に示すように、前述した図５及び図６の第１絶縁層３０の形成方法と同様な方法により、コア基板１０の両面側の第１絶縁層３０及び第２配線層２２の上に第２絶縁層３２をそれぞれ形成する。
両面側の第２絶縁層３２は、第２配線層２２に到達する第２ビアホールＶＨ２を備えて形成される。
さらに、前述した図８及び図９の工程と同様な方法により、第２ビアホールＶＨ２内をギ酸溶液で処理して、樹脂スミアを除去すると共に、第２ビアホールＶＨ２内の第２配線層２２の表面を粗化面にする。
続いて、図１５に示すように、前述した図１２〜図１３の第２配線層２２の形成方法と同様な方法により、コア基板１０の両面側の第２絶縁層３２の上に第３配線層２４をそれぞれ形成する。両面側の第３配線層２４は、第２ビアホールＶＨ２内のビア導体ＶＣ２を介して第２配線層２２に接続される。
次いで、図１６に示すように、コア基板１０の両面側の第２絶縁層３２の上に、第３配線層２４の上に開口部３４ａが設けられたソルダレジスト層３４をそれぞれ形成する。
さらに、必要に応じて、ソルダレジスト層３４の開口部３４ａ内の第３配線層２４に、ニッケル（Ｎｉ）めっき層／金（Ａｕ）めっき層などからなるコンタクト層（不図示）を形成してもよい。
次いで、図１７に示すように、コア基板１０の上面側のソルダレジスト層３４の開口部３４ａに第３配線層２４に接続されるバンプ電極２６を形成する。バンプ電極２６は、例えば、はんだボールやはんだめっきなどから形成される。
以上により、実施形態の配線基板１が得られる。
図１７に示すように、実施形態の配線基板１は、前述した図４で説明した構造を有するコア基板１０を備えている。コア基板１０の両面側には第１配線層２０がそれぞれ形成されている。両面側の第１配線層２０は、コア基板１０を貫通するスルーホールＴＨ内に形成された貫通導体１２を介して相互接続されている。
コア基板１０の両面側には、第１配線層２０に到達する第１ビアホールＶＨ１を備えた第１絶縁層３０がそれぞれ形成されている。第１ビアホールＶＨ１を備えた第１絶縁層３０は、フォトリソグラフィに基づいて、感光性樹脂層３０ａを露光、現像することにより形成される。
図１７の部分拡大断面図に示すように、コア基板１０の両面側において、第１ビアホールＶＨ１内の第１配線層２０の表面は粗化面ＲＳとなっている。第１配線層２０の粗化面ＲＳの表面粗さ（Ｒａ）は、３０ｎｍ〜６００ｎｍ、好適には、１００ｎｍに設定されている。
また、図１７の部分拡大平面図に示すように、第１ビアホールＶＨ１以外の領域の第１配線層２０（斜線領域）の表面粗さ（Ｒａ）は、１ｎｍ以上３０ｎｍ未満である。このように、第１ビアホールＶＨ１内の第１配線層２０の表面粗さ（Ｒａ）は、第１ビアホールＶＨ１以外の領域の第１配線層２０（斜線領域）の表面粗さ（Ｒａ）よりも大きく設定されている。
図１７の断面図では、図１７の部分拡大平面図の第１配線層２０のパッドＰの部分が示されている。
また、コア基板１０の両面側において、第１絶縁層３０の表面ＵＳは粗化されておらず、平滑になっており、第１絶縁層３０の表面粗さ（Ｒａ）は、１ｎｍ以上３０ｎｍ未満である。図１７において、コア基板１０の上面側の第１絶縁層３０の表面ＵＳは「上面」であり、コア基板１０の下面側の第１絶縁層３０の表面は「下面」である。
このように、第１ビアホールＶＨ１内の第１配線層２０の表面粗さ（Ｒａ）は、第１絶縁層３０の表面粗さ（Ｒａ）よりも大きく設定されている。
また、コア基板１０の両面側の第１絶縁層３０の上に第２配線層２２がそれぞれ形成されている。第２配線層２２は、第１ビアホールＶＨ１内から第２絶縁層３２の上に形成され、第１配線層２０に接続されている。
第２配線層２２は、第１ビアホールＶＨ１内のビア導体ＶＣ１を介して第１配線層２０に接続されている。
図１７の部分拡大断面図に示すように、第２配線層２２は、シード層２２ａとその上に配置された金属めっき層２２ｂとにより形成される。第２配線層２２のシード層２２ａが第１配線層２０の粗化面ＲＳの凹凸に埋め込まれて形成されている。
これにより、第１配線層２０の粗化面ＲＳによるアンカー効果によって第２配線層２２ａが第１配線層２０に密着性よく形成されている。
さらに、第２配線層２２のシード層２２ａはスパッタ法によって形成されるスパッタ膜である。シード層２２ａは、下から順に、チタン（Ｔｉ）層／銅（Ｃｕ）層から形成されている。スパッタ法で形成されるＣｕ層は、第１絶縁層３０（樹脂）と密着性が悪いため、Ｔｉ層が密着層として形成される。
第１絶縁層３０（樹脂）と密着性の良好な金属層としては、チタン（Ｔｉ）層の他に、ニッケル（Ｎｉ）層、クロム（Ｃｒ）層、又はそれらの少なくとも一つを含む合金層を使用してもよい。
このため、第２配線層２２は、第１絶縁層３０の平滑な表面に密着性よく形成されている。
また、コア基板１０の両面側の第１絶縁層３０の上に、第２配線層２２に到達する第２第２ビアホールＶＨ２を備えた第２絶縁層３２がそれぞれ形成されている。
さらに、両面側の第２絶縁層３２の上に第３配線層２４がそれぞれ形成されている。両面側の第３配線層２４は、第２ビアホールＶＨ２内のビア導体ＶＣ２を介して第２配線層２２に接続されている。
第２ビアホールＶＨ２内のビア接続の構造は、前述した第１ビアホールＶＨ１内のビア接続の構造と同じである。また同様に、第２ビアホールＶＨ２内の第２配線層２２の表面粗さ（Ｒａ）は、第２絶縁層３２及び第２ビアホールＶＨ２以外の領域の第２配線層２２の各表面粗さ（Ｒａ）よりも大きく設定されている。
また、コア基板１０の両面側の第２絶縁層３２の上に、第３配線層２４の上に開口部３４ａが設けられたソルダレジスト層３４がそれぞれ形成されている。
そして、コア基板１０の上面側のソルダレジスト層３４の開口部３４ａに第３配線層２４に接続されたバンプ電極２６が形成されている。
コア基板１０の下面側のソルダレジスト層３４の開口部３４ａに配置された第３配線層２４が外部接続端子が形成されるパッドとなっている。
以上にように、本実施形態の配線基板１では、第１、第２ビアホールＶＨ１，ＶＨ２はフォトリソグラフィで形成されるため、第１、第２ビアホールＶＨ１，ＶＨ２を狭ピッチで配置することができる。
また、第２、第３配線層２２，２４は、スパッタ法で形成された薄膜のシード層２２ａを使用するセミアディティブ法によって形成されるため、微細パターンで形成することができる。
よって、微細な第２、第３配線層２２，２４を高密度で形成できるため、高性能な半導体チップの接続端子に対応する狭ピッチのバンプ電極２６を配置することができる。
なお、図１７では、コア基板１０の両面側に３層の多層配線層（第１〜第３配線層２０，２２，２４）をそれぞれ形成しているが、多層配線層の積層数は任意に設定することができる。
また、本発明は、各種の配線基板に適用することができ、例えば、コア基板を省略したコアレス基板に適用してもよい。
また、多層配線層のうちの設計ルールの緩い層については、前述したように、非感光性樹脂層をレーザ加工してビアホールを備えた絶縁層を形成してもよい。この場合は、ビアホール内の樹脂スミアをデスミア処理で除去した後に、無電解めっきでシード層を形成する。
次に、図１７の配線基板１を使用する電子部品装置について説明する。図１８に示すように、接続端子４２を備えた半導体チップ４０を用意する。そして、半導体チップ４０の接続端子４２を配線基板１のバンプ電極２６にフリップチップ接続する。
さらに、配線基板１と半導体チップ４０との間にアンダーフィル樹脂４４を充填する。半導体チップ５０は、電子部品の一例であり、例えばＣＰＵなどのＬＳＩチップである。
また、コア基板１０の下面側のソルダレジスト層３４の開口部３４ａに第３配線層２４に接続される外部接続端子Ｔが形成される。外部接続端子Ｔは、例えば、はんだボールを搭載することにより形成される。以上により、実施形態の電子部品装置２が得られる。
前述したように、本実施形態の配線基板１のバンプ電極２６は狭ピッチで配置できるため、高性能な端子密度の高い半導体チップ４０の搭載に対応することができる。
１…配線基板、２…電子部品装置、１０…コア基板、１２…貫通導体、１３…めっきレジスト層、１３ａ，３４ａ…開口部、２０…第１配線層、２２…第２配線層、２２ａ…シード層、２２ｂ…金属めっき層、２４…第３配線層、２６…バンプ電極、３０…第１絶縁層、３０ａ…感光性樹脂層、３２…第２絶縁層、３４…ソルダレジスト層、４０…半導体チップ、４２…接続端子、４４…アンダーフィル樹脂、Ｃ…結晶粒、Ｃｘ…粒界部、ＲＳ…粗化面、Ｔ…外部接続端子、ＴＨ…スルーホール、ＶＨ１…第１ビアホール、ＶＨ２…第２ビアホール。

Claims (10)

  1. 第１配線層と、
    前記第１配線層の上に配置され、感光性樹脂から形成された絶縁層と、
    前記絶縁層に形成され、前記第１配線層に到達するビアホールと、
    前記ビアホール内から前記絶縁層の上に形成され、前記第１配線層に接続された第２配線層と
    を有し、
    前記ビアホール内の前記第１配線層の表面が粗化面となっていることを特徴とする配線基板。
  2. 前記第１配線層の粗化面の表面粗さ（Ｒａ）は、前記絶縁層の表面粗さ（Ｒａ）及び前記ビアホール以外の領域の前記第１配線層の表面粗さ（Ｒａ）よりも大きいことを特徴とする請求項１に記載の配線基板。
  3. 前記第２配線層は、シード層と、前記シード層の上に形成された金属めっき層とにより形成され、前記シード層がスパッタ膜であることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記第１配線層の粗化面の表面粗さ（Ｒａ）は３０ｎｍ〜６００ｎｍであり、前記絶縁層及び前記ビアホール以外の領域の前記第１配線層の各表面粗さ（Ｒａ）は３０ｎｍ未満であることを特徴とする請求項２に記載の配線基板。
  5. 前記第１配線層は銅層からなり、
    前記第１配線層の粗化面には、前記銅層の表面から厚み方向に、前記銅層の結晶粒の粒界部に沿って設けられた隙間によって凹凸が形成されていることを特徴とする請求項１乃至４のいずれか一項に記載の配線基板。
  6. 第１配線層の上に、感光性樹脂層を形成する工程と、
    前記感光性樹脂層を露光、現像することにより、前記第１配線層に到達するビアホールを備えた絶縁層を形成する工程と、
    前記ビアホール内の前記第１配線層の表面を粗化面にする工程と、
    前記ビアホール内から前記絶縁層の上に、前記第１配線層に接続される第２配線層を形成する工程と
    を有することを特徴とする配線基板の製造方法。
  7. 前記第１配線層の表面を粗化面にする工程において、
    前記ビアホール内及び絶縁層の表面をギ酸溶液で処理して、前記第１配線層の表面を粗化面にし、
    前記第１配線層の粗化面の表面粗さ（Ｒａ）は、前記絶縁層の表面粗さ（Ｒａ）及び前記ビアホール以外の領域の前記第１配線層の表面粗さ（Ｒａ）よりも大きく設定されることを特徴とする請求項６に記載の配線基板の製造方法。
  8. 前記第２配線層を形成する工程は、
    前記ビアホール内及び前記絶縁層の表面に、スパッタ法によりシード層を形成する工程と、
    前記シード層の上に、開口部が設けられためっきレジスト層を形成する工程と、
    前記シード層をめっき給電経路に利用する電解めっきにより、前記めっきレジスト層の開口部に金属めっき層を形成する工程と、
    前記めっきレジスト層を除去する工程と、
    前記金属めっき層をマスクにして前記シード層を除去する工程とを含むことを特徴とする請求項６又は７に記載の配線基板の製造方法。
  9. 前記第１配線層の粗化面の表面粗さ（Ｒａ）は３０ｎｍ〜６００ｎｍであり、前記絶縁層及び前記ビアホール以外の領域の前記第１配線層の各表面粗さ（Ｒａ）は３０ｎｍ未満であることを特徴とする請求項７に記載の配線基板の製造方法。
  10. 前記第１配線層は銅層からなり、
    前記第１配線層の表面を粗化面にする工程において、
    前記ギ酸溶液によって、前記銅層の結晶粒の粒界部が表面から厚み方向にエッチングされて凹凸が形成されることを特徴とする請求項６乃至９のいずれか一項に記載の配線基板の製造方法。
JP2017098311A 2017-05-17 2017-05-17 配線基板及びその製造方法 Active JP6894289B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017098311A JP6894289B2 (ja) 2017-05-17 2017-05-17 配線基板及びその製造方法
US15/978,500 US10297540B2 (en) 2017-05-17 2018-05-14 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017098311A JP6894289B2 (ja) 2017-05-17 2017-05-17 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2018195702A true JP2018195702A (ja) 2018-12-06
JP2018195702A5 JP2018195702A5 (ja) 2020-01-30
JP6894289B2 JP6894289B2 (ja) 2021-06-30

Family

ID=64271965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017098311A Active JP6894289B2 (ja) 2017-05-17 2017-05-17 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US10297540B2 (ja)
JP (1) JP6894289B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102145204B1 (ko) * 2018-08-30 2020-08-18 삼성전자주식회사 반도체 패키지
KR102543186B1 (ko) * 2018-11-23 2023-06-14 삼성전자주식회사 반도체 패키지
JP7261567B2 (ja) * 2018-11-26 2023-04-20 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
KR20200067453A (ko) * 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243277A (ja) * 1998-02-26 1999-09-07 Ibiden Co Ltd フィルドビア構造を有する多層プリント配線板
JP2003188541A (ja) * 2001-12-19 2003-07-04 Kyocera Corp 配線基板の製造方法
JP2005033231A (ja) * 1998-12-24 2005-02-03 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
JP2016033967A (ja) * 2014-07-31 2016-03-10 新光電気工業株式会社 支持体、配線基板及びその製造方法、半導体パッケージの製造方法
JP2016104868A (ja) * 2015-12-21 2016-06-09 日立化成株式会社 接着フィルム、該接着フィルムを用いた多層プリント配線板、及び該多層プリント配線板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1168361C (zh) * 1998-02-26 2004-09-22 揖斐电株式会社 具有充填导电孔构造的多层印刷布线板
JP2000244127A (ja) 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
US6674017B1 (en) 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same
JP2001085846A (ja) 1999-09-16 2001-03-30 Ngk Spark Plug Co Ltd 配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243277A (ja) * 1998-02-26 1999-09-07 Ibiden Co Ltd フィルドビア構造を有する多層プリント配線板
JP2005033231A (ja) * 1998-12-24 2005-02-03 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
JP2003188541A (ja) * 2001-12-19 2003-07-04 Kyocera Corp 配線基板の製造方法
JP2016033967A (ja) * 2014-07-31 2016-03-10 新光電気工業株式会社 支持体、配線基板及びその製造方法、半導体パッケージの製造方法
JP2016104868A (ja) * 2015-12-21 2016-06-09 日立化成株式会社 接着フィルム、該接着フィルムを用いた多層プリント配線板、及び該多層プリント配線板の製造方法

Also Published As

Publication number Publication date
US20180337117A1 (en) 2018-11-22
JP6894289B2 (ja) 2021-06-30
US10297540B2 (en) 2019-05-21

Similar Documents

Publication Publication Date Title
US7802361B2 (en) Method for manufacturing the BGA package board
CA2462130C (en) Multi-layer wiring board, ic package, and method of manufacturing multi-layer wiring board
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
US10297540B2 (en) Wiring substrate
TWI392428B (zh) Method for manufacturing double sided flexible printed wiring board
JP2007109902A (ja) 多層プリント配線板の製造方法およびそれに用いる感光性ドライフィルム
JP2009295850A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2003023252A (ja) 多層プリント配線板
JP5191074B2 (ja) 多層プリント配線板
JP2003023251A (ja) 多層プリント配線板
JP4707273B2 (ja) 多層プリント配線板の製造方法
JP4797407B2 (ja) 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法
JP2002271040A (ja) 多層プリント配線板の製造方法
JP2002204057A (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP4698046B2 (ja) 多層プリント配線板
JP2004158521A (ja) 多層印刷配線板及びその製造方法並びに半導体装置
JP4817516B2 (ja) 多層プリント配線板
JP2013021374A (ja) 多層プリント配線板
JP2016004975A (ja) 積層回路基板の製造方法
JP4748889B2 (ja) 多層プリント配線板の製造方法
JP4180192B2 (ja) 多層プリント配線基板の製造方法
JP2018137252A (ja) 多層プリント配線板及びその製造方法
KR100645642B1 (ko) 고밀도 ｂｇａ 패키지 기판 및 그 제조방법
JP2001024322A (ja) プリント配線板およびその製造方法
JP2002134891A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210603

R150 Certificate of patent or registration of utility model

Ref document number: 6894289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150