JP2015520519A - 積層基板を成形するためのフィクスチャ - Google Patents

積層基板を成形するためのフィクスチャ Download PDF

Info

Publication number
JP2015520519A
JP2015520519A JP2015516032A JP2015516032A JP2015520519A JP 2015520519 A JP2015520519 A JP 2015520519A JP 2015516032 A JP2015516032 A JP 2015516032A JP 2015516032 A JP2015516032 A JP 2015516032A JP 2015520519 A JP2015520519 A JP 2015520519A
Authority
JP
Japan
Prior art keywords
fixture
laminated substrate
base plate
chip
button
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015516032A
Other languages
English (en)
Inventor
ブラックシアー、エドマンド、ディー
ロンバルディ、トーマス、イー
メルテ、ドナルド
オストランダー、スティーブン、ピー
ワイス、トーマス
ツェン、チアンタオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2015520519A publication Critical patent/JP2015520519A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981Apparatus chuck
    • H01L2224/75982Shape
    • H01L2224/75983Shape of the mounting surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981Apparatus chuck
    • H01L2224/75986Auxiliary members on the pressing surface
    • H01L2224/75987Shape of the auxiliary member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024Applying flux to the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053Bonding environment
    • H01L2224/81054Composition of the atmosphere
    • H01L2224/81075Composition of the atmosphere being inert
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/8121Applying energy for connecting using a reflow oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909Post-treatment of the bump connector or bonding area
    • H01L2224/8191Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81912Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Switches With Compound Operations (AREA)
  • Chair Legs, Seat Parts, And Backrests (AREA)
  • Vehicle Step Arrangements And Article Storage (AREA)

Abstract

【課題】 積層基板を成形するためのフィクスチャを提供する。【解決手段】 積層基板(10)を成形するためのフィクスチャ(86)が、トラップ・リング(60)と、ベース・プレート(40)と、中央ボタン(70)とを含む。ベース・プレート(40)は、積層基板(10)を収容するように適合された凹部(42)を含む。中央ボタン(70)は、ベース・プレート(40)の開口部(45)内に配置される。中央ボタン(70)は、積層基板(70)を成形するために調整することができる。【選択図】 図15

Description

本発明は、一般的に、フィクスチャ(fixture)に関し、より具体的には、チップ接合温度で積層基板を成形するためのフィクスチャに関する。
多量生産のフリップ・チップ有機複合積層基板は、導電性メタラジと誘電体の交互層からなる多層構造体である。誘電体層は、粒子充填有機誘電体(ビルドアップ層)、又は粒子及びガラス繊維充填有機誘電体(コア)とすることができる。積層基板は、20mmから75mmまでの範囲の長さ及び幅を有することができ、他方、厚さは0.3mmから3mmまでの範囲で変化する。個々のビルドアップ層の厚さは、銅については15μmの程度であり、ビルドアップ誘電体については33μmの程度であり、コアについては100μmから1mmまでの範囲である。積層基板は、典型的なビルドアップ誘電体の熱膨張係数(CTE)値46ppm/℃、及びコアCTE値15ppm/℃を有する。次世代材料は、典型的なビルドアップ誘電体CTE値20ppm/℃、及びコアCTE値12ppm/℃を有する。複合積層基板の製造に用いられる銅材料は、関心ある温度範囲にわたって約17ppmのCTE値を有すると考えられる。積層基板の複合CTEは、15ppmから20ppmまでの範囲にある。次世代積層基板材料の室温の誘電損失タンジェント値は約0.007であり、これは約0.017の損失タンジェント値を有する現行製品の積層物(laminate)よりも優れている。
製造及び使用中、種々の複合積層基板材料の異なる膨張及び硬化収縮率のために、積層基板は、大部分の温度で平坦でないが、単一の温度で共面(coplanar)状態に近づき得る。具体的には、積層基板のシリコン・チップ配置サイトは、その位置における高機能配線密度が原因で、温度によって強い熱反りが生じる傾向を示す。最大チップ実装歩留りのために、実装プロセスの間、チップ・サイト(chip site)の形状を制御することが必要である。フリップ・チップはんだリフロー実装中、積層基板の温度は大きく変化するので、チップ・サイトの形状も大きく変化する。最大実装歩留りのために、非平坦状態におけるチップ・サイトの形状を制御して、はんだリフロー・チップ接合温度で所望の範囲の形状を生成することが必要である。
「Generic Shipping and Handling Matrix Tray」、JEDEC Publication 95 Design Guide 4.10
チップ接合温度で積層基板を成形するためのフィクスチャを提供する。
本発明の第1の態様において、方法は、積層基板を準備することを含む。この方法は、反り特性に関して積層基板を特徴付けることを含む。本方法は、反り特性に基づいて修正(correction)が必要であるかどうか判断することを含む。本方法は、積層基板を、必要な修正を施したフィクスチャ内に配置するステップを含む。本方法は、積層基板にフラックス塗布することを含む。本方法は、チップを積層基板の上に配置することをさらに含む。本方法はまた、フィクスチャをリフロー炉内に配置してチップと積層基板を接合することを含む。
本発明のさらに別の態様において、方法は、トラップ・リングと、積層基板を収容するように適合された凹部を有し、開口部を含むベース・プレートと、開口部内に配置された高さ調整可能な中央ボタンとを含むフィクスチャを準備することを含む。本方法は、室温技術及び高温技術の1つを用いて、反り特性に関して積層基板を特徴付けることを含む。本方法は、反り特性に基づいて修正が必要であるかどうか判断することを含む。本方法は、必要な修正を施したフィクスチャ内に積層基板を配置することを含む。本方法は、積層基板にフラックス塗布することを含む。本方法は、チップを積層基板の上に配置することをさらに含む。本方法はまた、フィクスチャをリフロー炉内に配置して、チップと積層基板を接合することを含む。
本発明のさらに別の態様において、フィクスチャは、トラップ・リングを含む。本フィクスチャは、積層基板を収容するように適合された凹部を有し、開口部を含むベース・プレートをさらに含む。本フィクスチャはまた、開口部内に配置された中央ボタンを含む。
本発明のさらに別の態様において、フィクスチャは、トラップ・リングを含む。本フィクスチャは、積層基板を収容するように適合された凹部を有し、開口部を含むベース・プレートを含む。本フィクスチャは、凹部内に形成された複数のキャビティをさらに含む。本フィクスチャはまた、開口部内に配置された高さ調整可能な中央ボタンを含む。
本発明の例示的な実施形態の限定されない例を描く添付図面を参照して、以下の詳細な説明において本発明を説明する。
プレソルダ(presolder)バンプ付き積層基板の上面図を示す。 積層基板に接合されたチップの上面図を示す。 図2の側面図である。 本発明の1つの実施形態によるベース・プレートの側面図である。 図4の上面図である。 本発明の別の実施形態によるベース・プレートの側面図である。 図6の上面図である。 本発明の1つの実施形態によるトラップ・リングの上面図である。 本発明の種々の実施形態の1つによる中央ボタンの側面図である。 本発明の種々の実施形態の1つによる中央ボタンの側面図である。 本発明の種々の実施形態の1つによる中央ボタンの側面図である。 本発明の種々の実施形態の1つによる中央ボタンの側面図である。 本発明の種々の実施形態の1つによる中央ボタンの上面図である。 本発明の種々の実施形態の1つによる中央ボタンの上面図である。 本発明の1つの実施形態によるフィクスチャの側面図である。 アレイ又はパネル・サイズのフィクスチャ実装の上面図である。 4アップ(4-up)フィクスチャ構成の上面図である。 積み重ね可能トレイの形のフィクスチャの実装の側面図である。 本発明の1つの実施形態によるプロセス・ステップのフローチャートである。 本発明の1つの実施形態による、フィクスチャにおいて積層基板に接合するチップの側面図である。 本発明の1つの実施形態による、フィクスチャにおいて積層基板に接合されたチップの側面図である。 本発明の1つの実施形態による、シムのないフィクスチャの側面図である。 受入れ(incoming)積層基板のチップ・サイト領域の3D反りプロットである。 本発明の1つの実施形態による、チップ接合後のチップ・サイト領域の3D反りプロットである。
本発明は、チップ接合温度で、フリップ・チップ・ボール・グリッド・アレイ(FCPGA)積層基板などの積層基板を成形するためのフィクスチャ及び方法を提供する。チップ接合温度において、現世代の大量生産積層基板の形状は僅かに凸型であることが判明している。また、次世代の高性能積層基板の形状は僅かに凹形であることも判明している。また、室温において、現世代の積層基板は凹形に戻り、他方、次世代の積層基板はそのままであることも判明している。本発明は、チップ接合性能を最大にし、歩留り損失を最小にするために、好ましいチップ・サイト反り形状を達成する。積層基板の形状を制御して、チップ接合温度の範囲にわたる最適な形状をもたらす。本発明は、チップ接合温度において、積層基板をチップ・サイト領域内で成形し、良好なチップ接合歩留りを得る。最高歩留りのために、チップ接合はんだ液相温度の範囲にわたり、積層基板は、チップ・サイト領域の上で、例えば0μmから10μmまでなど僅かに凹形にする必要があることが判明している。
図1は、プレソルダ・バンプ付きチップ・サイト15及びキャパシタ・プレソルダ・バンプ20を有するプレソルダ・バンプ付き積層基板10の上面図である。積層基板10は約55mm平方であるが、より大きくすることも又はより小さくすることも可能である。プレソルダ・バンプ付きチップ・サイト15は約20mm平方であるが、より大きくすることも又はより小さくすることも可能である。プレソルダ・バンプの高さは約20μmとすることができるが、より高くすることも又はより低くすることも可能である。キャパシタ・プレソルダ・バンプの高さは約50μmとすることができるが、より高くすることも又はより低くすることも可能である。
図2は、プレソルダ・バンプ付きチップ・サイトにおいて積層基板10に接合されたチップ25の上面図である。チップ25は約20mm平方であるが、より大きくすることも又はより小さくすることも可能である。チップ25は、従来の方法を用いて積層基板10に接合することができる。
図3は、図2の側面図を示す。積層基板10は約1mmの厚さであるが、より薄くすることも又はより厚くすることも可能である。チップ25は、C4はんだボール30を用いて積層基板10に接合される。参照文字Cは、チップ・サイト反り測定領域を示す。典型的なチップ・サイト反りは50μmまでであり、室温で凸形又は凹形となり得るが、一般には、チップ界面において凹形である。参照文字FLは、積層物全体の反り測定領域を示す。典型的な積層物全体の反りは約50μmから200μmまでであり、室温で凸形又は凹形となり得る。
図4−図15を参照すると、本発明の1つの実施形態によるフィクスチャ86が、ベース・プレート40と、トラップ・リング60と、中央ボタン70とを含む。フィクスチャ86は、積層基板10の形状を制御して、チップ接合温度の範囲にわたって最適な形状を生成するために用いることができる。ベース・プレート40は、二次元水平方向において積層基板10より大きい平坦なプレートとすることができる。垂直方向において、ベース・プレート40は、室温からはんだ接合温度までの関心ある温度範囲にわたる熱膨張の結果生じるミクロン・レベルに至るまでの水平面変形から実質的に免れるのに十分な厚さを有する。ベース・プレート40は、一方の側に凹部42を有するように形成することができ、この凹部42により積層基板10がフィクスチャ内におおよそ位置決めされる。凹部42は、水平面において積層基板10より大きい。凹部42は、ベース・プレート40の熱膨張及び積層基板10の熱膨張の両方を考慮して、関心ある温度範囲にわたって積層基板10の熱膨張を抑制しないような大きさにされる。凹部42の深さは、単に積層基板10の位置決めのために必要な約0.1mmの深さから、積層基板の厚さに等しい又はそれより大きい深さまで変化し得る。ベース・プレート40は、大部分がチップ・サイト領域内にある積層基板10の中心にくるように位置決めされた中央の貫通開口部45を有するように形成することができる。開口部45は、中央ボタン70の高さが10μm程度の高精度で調整可能なように、中央ボタン70との嵌合を可能にする構造部を含むことができる。
図9−図12を参照すると、これらの構造部は、高さ調整のための、図20に示されるような制御された厚さのシム97の使用を可能にする、平坦な上部71又はリング状上部72を備えた階段状構造体73、又は、中央ボタンの回転若しくは他の類似の手段により高さを調整できる、平坦な上部80又はリング状上部82を備えたねじ切られた構造体81とすることができる。代替的に、中央ボタン70は、固定した高さのベース・プレート40の一体部分とすることができる。ベース・プレート40内の凹部42は、その外周面に、製造能力の限界まで共面の(coplanar)領域を有する。凹部42は、狭い帯上のその外周部の大部分について完全に共面にして、膨張差を考慮して、関心ある全温度範囲にわたり積層基板の縁部の捕捉を可能にすることができる。この共面帯の幅は、約0.5mmから約5mmまでの範囲、又はより広くすることができる。
図6−図7を参照すると、本発明の別の実施形態によると、代替的なベース・プレート50が、ベース・プレートの凹部52内に形成され、積層基板表面上のプレソルダ付着物などの突起のための隙間をもたらす、共面帯の外側のキャビティ53を含むことができるので、積層基板表面は、いずれかの突起部ではなく、全体がベース・プレート50によって支持される。ベース・プレート50は、大部分がチップ・サイト領域内にある積層基板の中心にくるように位置決めされた中心の貫通開口部55を有するように形成することができる。開口部55は、中央ボタン70の高さを10μm程度の高精度で調整できるように、ねじ調整可能な中央ボタン70との嵌合を可能にする構造部を含むことができる。図11−図12を参照すると、これらの構造部は、中央ボタンの回転若しくは他の類似の手段により高さを調整できるように平坦な上部80又はリング状上部82を備えたねじ切られた構造体とすることができる。
図8を参照すると、トラップ・リング60は、ベース・プレート40と嵌合するようなサイズにされ、積層基板10を基板周縁部で捕捉するフレームとすることができる。トラップ・リング60は、開口部65を含むことができる。トラップ・リング60の幅は、ベース・プレートの共平面の帯の領域内で、積層基板10の反り形状をその周縁部においてのみ制約するように、狭くすることができる。積層基板10は、関心ある全温度範囲にわたり、その周縁部で完全に平坦となるように制約される。基板周縁部を捕捉するトラップ・リング60の幅は、0.5mmから5mmまでの範囲、又はそれより広く又はそれより狭くすることができる。トラップ・リング60は、位置決め構造部(locating feature)90(図15に示される)をベース・プレート40の位置合わせ穴46(図5に示される)内に挿入するための開口部62を含むことができる。
トラップ・リング60は、位置決めピン、積層基板を上回る深さのベース・プレート凹部、及びその凹部内へのトラップ・リング突起部などの位置決め構造部90、又は他の位置決め構造部によって、ベース・プレート40と位置合わせすることができる。トラップ・リング60は同一平面内にあり、関心ある温度範囲にわたり実質的に変形しない。トラップ・リング60及びベース・プレート40は、共面帯領域における高さ方向の積層基板10の移動及び変形が、関心ある温度範囲にわたって完全に制約されるように製造される。共面帯領域の外部で、積層基板10は、ベース・プレート40から離れる高さ寸法において自由に変形するが、下方への移動はベース・プレートにより制約される。熱膨張中、水平方向における積層物の側方移動を可能にするように、トラップ・リング60が積層基板10及びベース・プレートの共面帯に対して及ぼす力は、ゼロから数キログラムまでの範囲に制限される。
中央ボタン70は、積層基板10の中心の限られた領域にわたる該積層基板10の底部に対して概ね概ね共面の表面を与える。図13−図14を参照すると、この領域の形状は、円形74又は矩形84とすることができ、必要に応じて積層基板のチップ・サイト領域より小さく、又はこれに等しく、又はこれより大きくすることができる。中央ボタンの共面表面は、完全にチップ・サイト領域の外部の狭いリングにすることができ、その結果、最小の基板表面がリングに接触し、中央ボタンによる基板表面の垂直高さ制御に影響を及ぼすことなく、チップ・サイト領域の内側及び外側両方のはんだ付着物などの基板の突起を許容する。代替的に、中央ボタンは、その上面全体にわたって概ね平坦とすることができ、かつ、垂直高さ制御のために必要とされるように、積層基板表面、又ははんだ付着物などの突起のいずれかに接触することが可能である。中央ボタンは、シム97の使用を可能にするねじ山80、82又は階段形状部73のような位置及び垂直高さ調整のための構造部を、ベース・プレート内に含む。ベース・プレート40に組み立てられると、中央ボタンの共面表面の高さは、所望の積層物形状結果をもたらすように、必要に応じて0から200μmまでの範囲で、ベース・プレートとは関係なく調整することができる。
図15を参照すると、使用の際、垂直高さを実験又はモデリングによって決定された理想的レベルに調整した状態で、中央ボタン70をベース・プレート40に取り付けることができる。積層基板10は、ベース・プレート40の凹部42内に配向及び配置され、凹部により大体の位置が決められる。トラップ・リング60を積層基板10の上に取り付けて、その位置決め構造部90により位置決めすることができる。締め付け構造部、力が制御されたばね、又は重力影響下でのおもりといった幾つかの手段により、制御された負荷をトラップ・リング60に加え、積層基板の周囲部がベース・プレート凹部の共面帯に対して共面状態になるように強制することができる。この負荷は、積層基板の共平面状態を達成する一方で、積層基板が熱膨張差のために水平方向に容易に移動するのを可能にし、フィクスチャの使用中、水平移動の制約に起因する積層基板の高さの変形をなくすのに必要な大きさに制限する必要がある。6乃至14の範囲の金属層の層数を有する積層基板を用いる典型的な用途の場合、積層体に加えられる負荷は、最低ゼロから数キログラムまでの範囲又はそれより多くとすることができる。ベース・プレート40は、複数の脚部92を含むことができる。
フィクスチャ86は、一方の高さ方向において共面形状に対する制約を与える。フィクスチャ86は、他方の高さ寸法において制御された方法で面外に動く自由度を与える。フィクスチャ86は、制約を受けずに水平方向に熱膨張する自由度を与え、制約された水平方向の熱膨張により面外の変形はもたらされない。
大量生産において、フィクスチャは、前述のように単独で、又はアレイが10又はそれより多いフィクスチャ・ポケット95内にあり得る図16に示すようなアレイ94若しくはパネル・サイズ形式で使用することができる。図17は、本発明の1つの実施形態による、4アップ・フィクスチャ構成99の上面図を示す。
フィクスチャの中央ボタンは調整可能のままであってもよく、又は予め決定された適切な高さに固定してもよい。トラップ・リングは単一のままであってもよく、又はフィクスチャ・ポケットのサイズのアレイ形式であってもよい。ベース・プレートの底部を、トラップ・リングの機能を実施するように形成し、フィクスチャが図18に示される積み重ね可能トレイ96となるようにしてもよい。フィクスチャ積層体により、必要な負荷を加えることができる。積み重ね可能フィクスチャは、非特許文献1の要件を満たすことができ、積層基板の輸送及び取扱いのために他の方法で用いることができる。フィクスチャの材料は、金属、ポリマー、又は複合物とすることができ、基本的要件は、材料及び構造体が関心ある温度範囲にわたって熱変形がなく、使用中に積層基板を汚染又は他の方法で劣化させないことである。積層基板は、パネル形態でアレイ形式で製造することができ、その場合、パネルは0.5メートル×0.7メートルほどの大きさにすることができる。処理中、これらのパネルは、オリジナルのパネル・サイズの何分の1かのサブパネルに縮小することができる。積層成形フィクスチャは、パネル又はサブパネル・レベルでの用途のために開発することができ、そこで、ポケットは全領域に適用され、トラップ・リング及び中央ボタンはパネル内の個々の積層体及びチップ・サイトに適用される。
図19は、本発明の1つの実施形態によるプロセス・ステップのフローチャート100を示す。ステップ110において、積層基板が、接合及び組立て前に反り特性に関して特徴付けられる。前述のように、現行製品の積層基板は、接合温度において僅かに凸形である。次世代の積層基板は、接合温度において僅かに凹形である。積層体の共平面性及び反りを測定する、KLA/ICOS、Nikon又は他のものなどにより作成されたツールを使用し、非接触型光学検査システムなどの室温技術を用いて、積層基板を特徴付けることができる。シャドウ・モアレ及びデジタル画像相関(DIC)を含むがこれらに限定されない高温技術を用いて、積層基板を特徴付けることもできる。高温技術は、積層基板を損傷することがあるので、サンプリング・ベースで実施することができる。積層基板を特徴付けるために、積層基板の全てに対して室温技術を実施することができる。高温技術は、目安として積層基板のサンプル又はロットについて、そのロット内の他の試験されない積層基板がそれ相応に振る舞うと仮定して実施することができる。
随意的に、受入れ品の測定後、積層基板をプリベークして、使用前に湿気を取り除くことができる。プリベークは、約8時間、約130℃で実施することができる。積層基板を真空密封することができる。積層基板は、使用前に窒素(N)中に保管することができる。
ステップ120において、ステップ110における受入れ積層基板の反り特性測定結果に基づいて、図20に示されるようなフィクスチャ200において必要とされるシム97の数(又はねじ切られたボタンの高さ)などの、あらゆる必要な修正を判断する。所与の積層体又は積層体群に対応するシムを、所与のフィクスチャにおいて使用することができる。フィクスチャ構成は、1アップ、4アップ、及び10アップ等とすることができる。
所与の積層基板が高度に凹形である場合、チップ接合中に積層基板をより凸形にするように、フィクスチャにおいてより厚いシムが使用される。別の積層基板が僅かに凹形であった場合には、フィクスチャにおいてより薄いシムを使用することができ、又は場合によってはシムを使用しなくてもよい。シムの高さ及び直径等は、積層基板の材料、XYサイズ、チップ・サイトのXY寸法等に基づいて最適にすることができる。試行錯誤(trial and error)技術を用いてもよく、又はモデリング作業を行ってもよい。シム直径は、チップ対角線の長さとほぼ等しくすることができる。20mm平方のチップに対しては、28mmのシム直径を用いることができる。室温において40μmの凹形チップ・サイト反り(及び、チップ接合温度における約20μmの凹形反り)を有する積層基板に対しては、25μmの厚さを有するシムを用いて、チップ接合温度において積層基板チップ・サイトの反りを僅かに凹形にすることができる。
ステップ130において、積層基板10が、ステップ110において判断された必要な修正(図20参照)のための適切な数のシム97と共に、フィクスチャ200内に配置される。シム97は、50μmの厚さを有することができるが、より厚くすることも又はより薄くすることもできる。
ステップ140において、チップ配置の前に、フラックス98が、積層基板10に塗布される(図20参照)。フラックス98は、噴霧塗布又は他の従来の方法で塗布することができる。代替的に、チップをフラックス中に浸漬してから、フラックス塗布された積層基板上に配置することもできる。フラックス浸漬チップを、フラックス塗布されていない積層基板上に配置することも可能である。
ステップ150において、バンプ付きチップ25が積層基板10の上に配置される(図21参照)。自動工具により、チップ25と積層基板10の構造部が位置合わせされ、チップC4バンプ30が積層体のチップ・サイト・パターンの上に配置される。Dataconにより作成されたチップ配置工具又は他の従来のツールを用いることができる。
ステップ160において、チップ及び積層基板を含むフィクスチャをリフロー炉(図示せず)内に配置し、フラックスの存在下でC4はんだを溶融し、従って、チップを積層基板に接合する。チップ及び積層基板は、約235℃から255℃までのピーク温度においてN炉雰囲気中で接合することができる。217℃を上回る典型的な時間は、約30秒から2分30秒までである。典型的な上昇速度及び冷却速度は、2℃/秒であるが、変化し得る。
ステップ170において、チップを積層基板に接合した後、フィクスチャを取り出し、フラックス洗浄ツールを通じて送る。典型的なフラックスは水溶性である。フラックス洗浄は、典型的には、高圧水噴霧ノズルを用いる水洗浄+乾燥である。
ステップ180において、接合されたチップ及び積層基板の反りを、共面性(コプラナリティ、coplanarity)及び反りを測定する、KLA/ICOS、Nicon、RSVI又は他のものによって作成されたツールを用いる非接触光学検査システムによって、又はFRTツール又は類似の手段などの非接触型白色光反射率測定システムによって、測定することができる。シャドウ・モアレ及びデジタル画像相関(DIC)などの高温技術を用いて、接合されたチップ及び積層基板のサンプルを測定することもできる。チップ接合後、典型的な全積層基板の反りは、約200μmから300μmまでであり得る。チップ接合後、典型的なチップ・サイトの反りは、約50μmから100μmまでであり得る。また、接合されたチップ及び積層基板に関して非破壊X線検査を行って、ショート又はブリッジの量を求めることができる。ショートは、本発明の1つの実施形態によるフィクスチャの有効性のインジケータとして用いることができる。前述のように受入れ積層基板の反りデータに基づいて適切な数のシム(又はねじ切られたボタンの高さ)を用いてフィクスチャが最適化された場合、X線検査においてチップ接合後にショートは観測されないはずである。フィクスチャ状態が最適化されなかった場合、ショートが観測され得る。シム(又はねじ切られたボタン)の高さが低すぎた場合、チップ接合温度において積層体が凹形のままであり、チップ・サイト周辺においてC4のショート又はブリッジが見つかることがある。シム(又はねじ切られたボタン)の高さが高すぎた場合、チップ接合温度において積層体が凸形になり過ぎ、チップ・サイト領域の中心に過度のショートが見つかることがある。チップ・サイト周辺において、オープン又は濡れ不良が観測されることがある。
図23は、受入れ積層基板に関するチップ・サイト領域の3D反りプロットを示す。積層基板は凹形を有する。チップ・サイトの反りは、約28μmである。積層基板全体の反りは、約100μmである。
図24は、本発明の1つの実施形態によるチップ接合後の同じ積層基板のチップ・サイト領域の3D反りプロットを示す。積層基板は、ここでは凸形状を有する。チップ・サイトの反りは、約74μmである。積層基板全体の反りは、約200μmである。
チップ接合歩留りが確実にされ、最適化された後、接合されたチップ及び積層基板に対して、後続の従来の接合及び組立てステップを実施することができる。従って、受入れ積層基板の測定、チップ接合、リフロー及び再測定を反復プロセスとして用いて、所与の積層基板の形状因子に関して最適化されたフィクスチャ条件を判断することができる。ひとたび判断され、最適化されると、これらの条件を用いて、種々の受入れ品の反りを有する所与の形状因子の積層基板を処理し、次世代FCPBGAパッケージに関して高いチップ接合歩留りを有する接合されたモジュールを達成することができる。
本明細書において用いられる用語は、特定の実施形態を説明する目的のためのものにすぎず、本発明を限定することを意図したものではない。本明細書において用いられる場合、単数形「a」、「an」及び「the」は、文脈が明らかにそうでないことを示していない限り、複数形も同様に含むことが意図される。「含む(comprises)」及び/又は「含んでいる(comprising)」という用語は、本明細書において用いられる場合、言明された特徴、整数、ステップ、動作、要素、及び/又はコンポーネントの存在を指定するが、1つ又は複数の他の特徴、整数、ステップ、動作、要素、コンポーネント、及び/又はそれらの群の存在又は追加を排除するものではないことが、さらに理解されるであろう。
本発明の種々の説明は、例示及び説明の目的で提示されたものであるが、網羅的であることを意図するものではなく、又は本発明を開示された形態の限定することを意図するものでもない。本発明の範囲及び思想から逸脱することのない多くの変更及び変形が、当業者には明らかであろう。実施形態は、本発明の原理及び実際の適用を最も良く説明するように、且つ、当業者が、企図された特定の使用に適するように種々の修正を伴う種々の実施形態について本発明を理解することを可能にするように選択され、説明がなされた。
本発明は、積層基板を成形し、チップ接合温度の範囲にわたって好ましいチップ・サイト反り形状を達成して、チップ接合性能を最大にし、歩留り損失を最小にすることに、産業上の利用可能性を見出す。
10:積層基板
15:チップ・サイト
20:キャパシタ・プレソルダ・バンプ
25:チップ
30:C4はんだボール(C4バンプ)
40、50:ベース・プレート
42、52:凹部
45、55、62、65:開口部
46:位置合わせ穴
53:キャビティ
60:トラップ・リング
70:中央ボタン
71、80:平坦な上部
72:リング状上部
73:階段状構造部
74:円形の領域
81:ねじ切られた構造部
82:リング状上部
86、200:フィクスチャ
90:位置決め構造部
92:脚部
95:ポケット
96:積み重ね可能トレイ
97:シム
98:フラックス
99:4アップ・フィクスチャ構成

Claims (25)

  1. トラップ・リング(60)と、
    積層基板(10)を収容するように適合された凹部(42)を有し、開口部(45)を含むベース・プレート(40)と、
    前記開口部(45)内に配置された中央ボタン(70)と、
    を含むフィクスチャ。
  2. 前記中央ボタン(70)は調整可能である、請求項1に記載のフィクスチャ。
  3. 前記中央ボタン(70)は固定される、請求項1に記載のフィクスチャ。
  4. 前記中央ボタン(70)は階段状ボタン(73)を含む、請求項1に記載のフィクスチャ。
  5. 前記階段状ボタン(73)は、平坦な上部(71)及び円形の上部(74)のうちの1つを含む、請求項4に記載のフィクスチャ。
  6. 前記中央ボタン(70)は、ねじ切られたボタン(81)を含む、請求項1に記載のフィクスチャ。
  7. 前記ねじ切られたボタン(81)は、平坦な上部(80)及び円形の上部(74)のうちの1つを含む、請求項6に記載のフィクスチャ。
  8. 前記ねじ切られたボタン(81)は、リング状上部(82)及び矩形上部(84)のうちの1つを含む、請求項7に記載のフィクスチャ。
  9. 前記トラップ・リング(60)は複数の開口部(62)を含む、請求項1に記載のフィクスチャ。
  10. 前記ベース・プレート(40)は複数の位置合わせ穴(46)を含む、請求項9に記載のフィクスチャ。
  11. 前記トラップ・リング(60)は、位置決め構造部(90)によって、前記ベース・プレート(40)に位置合わせされる、請求項10に記載のフィクスチャ。
  12. 前記位置決め構造部(90)はピンを含む、請求項11に記載のフィクスチャ。
  13. フィクスチャポケット(95)のアレイをさらに含む、請求項1に記載のフィクスチャ。
  14. 前記トラップ・リング(60)は、金属及びポリマーのうちの1つを含む、請求項1に記載のフィクスチャ。
  15. 前記ベース・プレート(40)は複合物から構成される、請求項1に記載のフィクスチャ。
  16. 前記中央ボタン(70)は金属を含む、請求項1に記載のフィクスチャ。
  17. 前記ベース・プレート(40)は積み重ね可能である、請求項1に記載のフィクスチャ。
  18. トラップ・リング(60)と、
    積層基板(10)を収容するように適合された凹部(42)を有し、開口部(45)を含むベース・プレート(40)と、
    前記凹部(42)内に形成された複数のキャビティ(53)と、
    前記開口部(45)内に配置された高さ調整可能な中央ボタン(70)と、
    を含むフィクスチャ。
  19. 前記高さ調整可能な中央ボタン(70)はねじ切られたボタン(81)を含む、請求項18に記載のフィクスチャ。
  20. 前記ねじ切られたボタン(81)は、平坦な上部(80)及びリング状上部(82)のうちの1つを含む、請求項19に記載のフィクスチャ。
  21. 前記複数のキャビティ(53)は、前記積層基板(10)上のプレソルダのための隙間をもたらす、請求項18に記載のフィクスチャ。
  22. 前記トラップ・リング(60)は複数の開口部(62)を含む、請求項18に記載のフィクスチャ。
  23. 前記ベース・プレート(40)は複数の位置合わせ穴(46)を含む、請求項22に記載のフィクスチャ。
  24. 前記トラップ・リング(60)は、位置決め構造部(90)によって、前記ベース・プレートに位置合わせされる、請求項23に記載のフィクスチャ。
  25. 前記位置決め構造部(90)はピンを含む、請求項24に記載のフィクスチャ。
JP2015516032A 2012-06-05 2013-05-17 積層基板を成形するためのフィクスチャ Pending JP2015520519A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/488,693 US9059240B2 (en) 2012-06-05 2012-06-05 Fixture for shaping a laminate substrate
US13/488,693 2012-06-05
PCT/US2013/041486 WO2013184324A1 (en) 2012-06-05 2013-05-17 Fixture for shaping a laminate substrate

Publications (1)

Publication Number Publication Date
JP2015520519A true JP2015520519A (ja) 2015-07-16

Family

ID=49670557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015516032A Pending JP2015520519A (ja) 2012-06-05 2013-05-17 積層基板を成形するためのフィクスチャ

Country Status (4)

Country Link
US (1) US9059240B2 (ja)
JP (1) JP2015520519A (ja)
GB (1) GB2518087A (ja)
WO (1) WO2013184324A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017069102A1 (ja) * 2015-10-19 2017-04-27 デクセリアルズ株式会社 保護テープ、及び半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059240B2 (en) 2012-06-05 2015-06-16 International Business Machines Corporation Fixture for shaping a laminate substrate
US9048245B2 (en) 2012-06-05 2015-06-02 International Business Machines Corporation Method for shaping a laminate substrate
US20140239569A1 (en) 2013-02-26 2014-08-28 International Business Machines Corporation Universal clamping fixture to maintain laminate flatness during chip join
US10068787B2 (en) * 2016-12-30 2018-09-04 Sunpower Corporation Bowing semiconductor wafers
US11304290B2 (en) * 2017-04-07 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods
CN112292019B (zh) * 2020-10-23 2022-04-12 湖南大学 一种smd物料供给装置及smd贴装系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213738A (ja) * 1996-01-31 1997-08-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法と半導体素子実装用基板保持具
JP2004022571A (ja) * 2002-06-12 2004-01-22 Toyota Motor Corp ウエハ支持治具およびそれを用いた半導体素子製造方法
JP2006294850A (ja) * 2005-04-11 2006-10-26 Nec Electronics Corp インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法
JP2007214227A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 基板保持装置、基板保持方法、並びに該装置及び方法を利用する部品実装装置、部品実装方法
JP2007334087A (ja) * 2006-06-16 2007-12-27 Epson Toyocom Corp 光学部品の製造方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US60109A (en) * 1866-11-27 woodward
US3161718A (en) * 1961-07-12 1964-12-15 William Kurasch Variable power fluid lens
US4284591A (en) * 1980-04-28 1981-08-18 Neefe Optica Lab Inc. Injection molding of optical lenses and optical molds
US4444471A (en) * 1982-03-12 1984-04-24 Polaroid Corporation Variable focus lens system employing elastomeric lens
JPH01170089A (ja) 1987-12-25 1989-07-05 Hitachi Ltd 電子回路基板のそり矯正装置
JPH0658990B2 (ja) 1988-04-25 1994-08-03 松下電工株式会社 プリント配線板の反り矯正方法
JPH02116550A (ja) 1988-10-26 1990-05-01 Matsushita Electric Works Ltd プリント配線板の反り矯正方法
JP2581781B2 (ja) 1988-10-26 1997-02-12 松下電工株式会社 プリント配線板の反り矯正装置
JPH0316731A (ja) 1989-06-15 1991-01-24 Matsushita Electric Works Ltd プリント配線板の反リ矯正方法
JPH0641166B2 (ja) 1990-02-15 1994-06-01 松下電工株式会社 プリント配線板の反り矯正装置
JPH06326443A (ja) 1993-05-14 1994-11-25 Matsushita Electric Works Ltd プリント配線板の反り矯正方法
US5974662A (en) 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
TW258686B (ja) * 1994-03-07 1995-10-01 Ciba Geigy
US5461774A (en) 1994-03-25 1995-10-31 Motorola, Inc. Apparatus and method of elastically bowing a base plate
JP2632136B2 (ja) 1994-10-17 1997-07-23 日本電子材料株式会社 高温測定用プローブカード
KR0168348B1 (ko) 1995-05-11 1999-02-01 김광호 Soi 기판의 제조방법
US6043667A (en) 1997-04-17 2000-03-28 International Business Machines Corporation Substrate tester location clamping, sensing, and contacting method and apparatus
JPH11177228A (ja) 1997-12-10 1999-07-02 Ibiden Co Ltd 樹脂製基板の製造方法
JP2000169265A (ja) 1998-11-30 2000-06-20 Ngk Insulators Ltd セラミック基板のそり修正方法
US6292369B1 (en) 2000-08-07 2001-09-18 International Business Machines Corporation Methods for customizing lid for improved thermal performance of modules using flip chips
KR100716871B1 (ko) 2001-04-11 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
GB0109555D0 (en) 2001-04-18 2001-06-06 Kvaerner Process Tech Ltd Process
TW504460B (en) 2001-05-25 2002-10-01 Benq Corp Chip protection device
US6789312B2 (en) 2001-07-30 2004-09-14 Hewlett-Packard Development Company, L.P. Method of attaching an integrated circuit to a chip mounting receptacle in a PCB with a bolster plate
JP3994380B2 (ja) 2002-06-14 2007-10-17 日立金属株式会社 セラミック多層基板の製造方法
US6873043B2 (en) 2003-03-10 2005-03-29 Delphi Technologies, Inc. Electronic assembly having electrically-isolated heat-conductive structure
US6900073B2 (en) 2003-04-08 2005-05-31 International Business Machines Corporation Fast firing flattening method and apparatus for sintered multilayer ceramic electronic substrates
TWI255520B (en) 2003-05-01 2006-05-21 Celerity Res Inc Device probing using a matching device
KR100535879B1 (ko) 2003-05-20 2005-12-09 현대모비스 주식회사 스티어링 컬럼의 경사조절장치
US7214548B2 (en) 2004-08-30 2007-05-08 International Business Machines Corporation Apparatus and method for flattening a warped substrate
US20060163330A1 (en) 2005-01-26 2006-07-27 International Business Machines Corporation Site flattening tool and method for circuit board repair
US7695287B2 (en) 2006-07-06 2010-04-13 Harris Corporation Ball grid array (BGA) connection system and related method and ball socket
WO2008099940A1 (ja) 2007-02-16 2008-08-21 Sumitomo Bakelite Co., Ltd. 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置
TW200847877A (en) 2007-05-28 2008-12-01 Hon Hai Prec Ind Co Ltd Solder ball and electrical connector using the solder ball
US9656450B2 (en) 2008-01-02 2017-05-23 Tpk Touch Solutions, Inc. Apparatus for laminating substrates
US7841078B2 (en) 2008-01-07 2010-11-30 International Business Machines Corporation Method of optimizing land grid array geometry
US7977206B2 (en) 2008-01-16 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using the heat treatment apparatus
FR2941302B1 (fr) 2009-01-19 2011-04-15 Soitec Silicon On Insulator Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant".
JP2010272778A (ja) 2009-05-25 2010-12-02 Hioki Ee Corp 基板用反り矯正装置
US9393633B2 (en) 2009-09-01 2016-07-19 Globalfoundries Inc. Method of joining a chip on a substrate
KR101044164B1 (ko) 2009-09-02 2011-06-27 황기천 솔더볼 부착장치
JP2011066027A (ja) 2009-09-15 2011-03-31 Nec Corp 矯正キャップ
JP5616047B2 (ja) 2009-10-19 2014-10-29 株式会社アドバンテスト 製造装置、試験装置、製造方法および集積回路パッケージ
US9059240B2 (en) 2012-06-05 2015-06-16 International Business Machines Corporation Fixture for shaping a laminate substrate
US9048245B2 (en) 2012-06-05 2015-06-02 International Business Machines Corporation Method for shaping a laminate substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213738A (ja) * 1996-01-31 1997-08-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法と半導体素子実装用基板保持具
JP2004022571A (ja) * 2002-06-12 2004-01-22 Toyota Motor Corp ウエハ支持治具およびそれを用いた半導体素子製造方法
JP2006294850A (ja) * 2005-04-11 2006-10-26 Nec Electronics Corp インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法
JP2007214227A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 基板保持装置、基板保持方法、並びに該装置及び方法を利用する部品実装装置、部品実装方法
JP2007334087A (ja) * 2006-06-16 2007-12-27 Epson Toyocom Corp 光学部品の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017069102A1 (ja) * 2015-10-19 2017-04-27 デクセリアルズ株式会社 保護テープ、及び半導体装置の製造方法
JP2017079233A (ja) * 2015-10-19 2017-04-27 デクセリアルズ株式会社 保護テープ、及び半導体装置の製造方法
US10483148B2 (en) 2015-10-19 2019-11-19 Dexerials Corporation Protective tape and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US9059240B2 (en) 2015-06-16
GB2518087A (en) 2015-03-11
US20130323345A1 (en) 2013-12-05
WO2013184324A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
US9543253B2 (en) Method for shaping a laminate substrate
JP2015520519A (ja) 積層基板を成形するためのフィクスチャ
US8152048B2 (en) Method and structure for adapting solder column to warped substrate
US10903153B2 (en) Thinned die stack
US9129942B2 (en) Method for shaping a laminate substrate
US9120169B2 (en) Method for device packaging
US11315902B2 (en) High bandwidth multichip module
KR20150030259A (ko) 플립칩 적층을 위한 방법
US20120045869A1 (en) Flip chip bonder head for forming a uniform fillet
US8373269B1 (en) Jigs with controlled spacing for bonding dies onto package substrates
US9362151B2 (en) Substrate warp correcting device and substrate warp correcting method
JP2010177604A (ja) 半導体製造方法及び製造装置
US20140091509A1 (en) Methods for Forming 3DIC Package
TW201440187A (zh) 晶片封裝體及其製造方法
US9679861B1 (en) Integrated circuit package with active warpage control printed circuit board mount
US9922960B2 (en) Packaging structure of substrates connected by metal terminals
TWI533425B (zh) 具有修改之覆蓋區之球狀格柵陣列及島狀格柵陣列
KR20120090202A (ko) 반도체 패키지 제조용 스테이지 블럭
JP2011049311A (ja) 半導体パッケージ及び製造方法
CN101459090B (zh) 在电子基板表面上形成焊料突起的方法
Kolbasow et al. Vertical laser assisted bonding for advanced" 3.5 D" chip packaging
US20150228614A1 (en) 3d bond and assembly process for severely bowed interposer die
US11984364B2 (en) Methods and systems for measuring semiconductor devices
Fritzsch et al. Flip chip assembly of thinned chips for hybrid pixel detector applications
Hansen et al. Qualification and integration aspects of the DSSC mega-pixel X-ray imager

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150626

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20150626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171011