JP4010298B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP4010298B2 JP4010298B2 JP2003419405A JP2003419405A JP4010298B2 JP 4010298 B2 JP4010298 B2 JP 4010298B2 JP 2003419405 A JP2003419405 A JP 2003419405A JP 2003419405 A JP2003419405 A JP 2003419405A JP 4010298 B2 JP4010298 B2 JP 4010298B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring
- resin layer
- wirings
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 150
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000011347 resin Substances 0.000 claims description 139
- 229920005989 resin Polymers 0.000 claims description 139
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 4
- 229910001069 Ti alloy Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910001080 W alloy Inorganic materials 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002577 polybenzoxazole Polymers 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Dicing (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関し、特に外部端子を多数形成することのできる半導体装置及びその製造方法、この半導体装置を搭載した回路基板並びにこの半導体装置を有する電子機器に関する。
半導体装置を高密度に実装するためには、半導体チップをパッケージングせずにそのままの状態で実装するベアチップ実装をするのが望ましい。しかし、ベアチップ実装では半導体チップの保護が不十分であり、取り扱いも難しくなる。このため、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）を用いた半導体装置が提案され、特に近年ではウェハからダイシング（切断）したものがそのまま半導体装置となるウェハレベルＣＳＰが開発されている。このウェハレベルＣＳＰでは、微小なトランジスタ等の形成されたシリコンウェハの表面に樹脂層や配線を形成し、このシリコンウェハを個々の半導体装置に切断することにより半導体装置を製造していた。
従来のウェハレベルＣＳＰを適用した半導体装置の製造方法では、シリコンウェハの表面に樹脂層を形成する際に、ダイシングされる部分に樹脂層を形成しないようにし、半導体装置の端部の欠けや樹脂層の剥離を防止するようにしていた（例えば、特許文献１参照）。
国際公開第０１／０７１８０５号パンフレット（図１、図１４）
しかし、従来のウェハレベルＣＳＰを適用した半導体装置の製造方法では（例えば、特許文献１参照）、半導体素子の中心付近に樹脂層及び外部端子が形成されており、この外部端子に半導体素子の外周部に形成された電極から配線を伸ばして接続していた。このとき、配線を、樹脂層の表面にのみ形成していたため、配線及び外部端子を形成できる部分の面積が小さく、多数の外部端子を形成するのが困難となり、また配線及び外部端子の高密度化が実現できないという問題点があった。
本発明は、配線及び外部端子が高密度に形成できる半導体装置及びその製造方法、この半導体装置を搭載した回路基板並びにこの半導体装置を有する電子機器を提供することを目的とする。
本発明に係る半導体装置は、複数の電極を有する半導体素子に、複数の樹脂層と、電極に電気的に接続する複数の配線と、該配線に電気的に接続する複数の外部端子が形成された半導体装置であって、複数の配線のうち、その一部の第１の配線が、１つの樹脂層又は積層された複数の樹脂層の底面に形成され、複数の配線のうち、その一部を除いた第２の配線が、１つの樹脂層又は積層された複数の樹脂層の表面に形成されており、第１の配線が、複数の外部端子のうちの、少なくとも半導体素子の最も外周部側に位置する外部端子に接続されているものである。
複数の配線のうち、その一部の第１の配線が、１つの樹脂層又は積層された複数の樹脂層の底面に形成され、複数の配線のうち、その一部を除いた第２の配線が、１つの樹脂層又は積層された複数の樹脂層の表面に形成されているため、配線を形成できる部分の面積が広がり、配線及び外部端子を多数形成することができる。また、配線を立体的に交差した形で形成できるため、外部端子を高密度に形成することが可能となる。
また、半導体素子の外周部付近には、熱ストレス等により大きい応力がかかる。このため、比較的断線しにくい第１の配線が、複数の外部端子のうちの、少なくとも半導体素子の最も外周部側に位置する外部端子に接続されるようにすれば、断線を防止することができる。
複数の配線のうち、その一部の第１の配線が、１つの樹脂層又は積層された複数の樹脂層の底面に形成され、複数の配線のうち、その一部を除いた第２の配線が、１つの樹脂層又は積層された複数の樹脂層の表面に形成されているため、配線を形成できる部分の面積が広がり、配線及び外部端子を多数形成することができる。また、配線を立体的に交差した形で形成できるため、外部端子を高密度に形成することが可能となる。
また、半導体素子の外周部付近には、熱ストレス等により大きい応力がかかる。このため、比較的断線しにくい第１の配線が、複数の外部端子のうちの、少なくとも半導体素子の最も外周部側に位置する外部端子に接続されるようにすれば、断線を防止することができる。
また本発明に係る半導体装置は、上記の複数の電極のうちの、第１の配線に接続されていない電極の表面に、第１の配線と同じ材料の金属膜が形成されているものである。
第１の配線に接続されていない電極の表面に、第１の配線と同じ材料の金属膜を形成することにより、これらの電極の酸化や腐食を防止することができる。
第１の配線に接続されていない電極の表面に、第１の配線と同じ材料の金属膜を形成することにより、これらの電極の酸化や腐食を防止することができる。
また本発明に係る半導体装置は、上記の半導体装置のパッケージ方式が、チップ・サイズ・パッケージであるものである。
半導体装置のパッケージ方式がチップ・サイズ・パッケージ（ＣＳＰ）である場合に、上記のような構造の配線を適用すれば、配線及び外部端子の高密度化を実現することができる。
半導体装置のパッケージ方式がチップ・サイズ・パッケージ（ＣＳＰ）である場合に、上記のような構造の配線を適用すれば、配線及び外部端子の高密度化を実現することができる。
また本発明に係る半導体装置は、上記の１つの樹脂層又は積層された複数の樹脂層に、ビアホールが形成されているものである。
上記の１つの樹脂層又は積層された複数の樹脂層に、ビアホールが形成されているため、１つの樹脂層又は積層された複数の樹脂層の底面に形成された第１の配線と外部端子を容易に接続することができ、接続信頼性が向上する。
上記の１つの樹脂層又は積層された複数の樹脂層に、ビアホールが形成されているため、１つの樹脂層又は積層された複数の樹脂層の底面に形成された第１の配線と外部端子を容易に接続することができ、接続信頼性が向上する。
また本発明に係る半導体装置は、この半導体装置が、シリコンウェハからなる半導体素子の集合体をダイシングにより切断して製造されているものである。
例えば、微小なトランジスタ等の形成されたシリコンウェハをダイシングして切断することによって半導体装置を製造するため、１枚のシリコンウェハから多数の半導体装置を得ることができる。
例えば、微小なトランジスタ等の形成されたシリコンウェハをダイシングして切断することによって半導体装置を製造するため、１枚のシリコンウェハから多数の半導体装置を得ることができる。
また本発明に係る半導体装置は、上記の複数の樹脂層のうちの、少なくとも１つの樹脂層が、半導体素子の集合体のダイシングにより切断する部分を避けて形成されているものである。
少なくとも１つの樹脂層が、半導体素子の集合体のダイシングにより切断する部分を避けて形成されているため、半導体装置の端部の欠けや樹脂層の剥離を防止することができる。
少なくとも１つの樹脂層が、半導体素子の集合体のダイシングにより切断する部分を避けて形成されているため、半導体装置の端部の欠けや樹脂層の剥離を防止することができる。
また本発明に係る半導体装置は、少なくとも１つの樹脂層が、電極の形成されている部分に形成されているものである。
例えば、上記の１つの樹脂層又は積層された複数の樹脂層を、電極の形成されている部分に形成すれば、外部端子を形成する領域が広くなり、多数の外部端子を形成することが可能となる。
例えば、上記の１つの樹脂層又は積層された複数の樹脂層を、電極の形成されている部分に形成すれば、外部端子を形成する領域が広くなり、多数の外部端子を形成することが可能となる。
本発明に係る半導体装置の製造方法は、複数の電極を有する半導体素子に、複数の樹脂層と、電極に電気的に接続する複数の配線と、該配線に電気的に接続する複数の外部端子を形成する半導体装置の製造方法であって、複数の配線のうち、その一部の第１の配線を形成した後に、該第１の配線の表面に少なくとも１つの樹脂層又は積層された複数の樹脂層を形成し、複数の配線うち、その一部を除いた第２の配線を、１つの樹脂層又は積層された複数の樹脂層の表面に形成し、第１の配線を、複数の外部端子のうちの、少なくとも半導体素子の最も外周部側に位置する外部端子に接続するものである。
複数の配線のうち、その一部の第１の配線を形成した後に、該第１の配線の表面に少なくとも１つの樹脂層又は積層された複数の樹脂層を形成し、複数の配線のうち、その一部を除いた第２の配線を、１つの樹脂層又は積層された複数の樹脂層の表面に形成するため、配線を形成できる部分の面積が樹脂層の両面に広がり、配線及び外部端子を多数形成することができる。また、配線を立体的に交差した形で形成できるため、外部端子を高密度に形成することが可能となる。
また、半導体素子の外周部付近には、熱ストレス等により大きい応力がかかる。このため、比較的断線しにくい第１の配線を、複数の外部端子のうちの、少なくとも半導体素子の最も外周部側に位置する外部端子に接続するようにすれば、断線を防止することができる。
複数の配線のうち、その一部の第１の配線を形成した後に、該第１の配線の表面に少なくとも１つの樹脂層又は積層された複数の樹脂層を形成し、複数の配線のうち、その一部を除いた第２の配線を、１つの樹脂層又は積層された複数の樹脂層の表面に形成するため、配線を形成できる部分の面積が樹脂層の両面に広がり、配線及び外部端子を多数形成することができる。また、配線を立体的に交差した形で形成できるため、外部端子を高密度に形成することが可能となる。
また、半導体素子の外周部付近には、熱ストレス等により大きい応力がかかる。このため、比較的断線しにくい第１の配線を、複数の外部端子のうちの、少なくとも半導体素子の最も外周部側に位置する外部端子に接続するようにすれば、断線を防止することができる。
また本発明に係る半導体装置の製造方法は、上記の複数の電極のうちの、第１の配線に接続されていない電極の表面に、第１の配線と同じ材料の金属膜を形成するものである。
第１の配線に接続されていない電極の表面に、第１の配線と同じ材料の金属膜を形成することにより、これらの電極の酸化や腐食を防止することができる。
第１の配線に接続されていない電極の表面に、第１の配線と同じ材料の金属膜を形成することにより、これらの電極の酸化や腐食を防止することができる。
また本発明に係る半導体装置の製造方法は、上記の半導体装置のパッケージ方式が、チップ・サイズ・パッケージであるものである。
半導体装置のパッケージ方式がチップ・サイズ・パッケージ（ＣＳＰ）である場合に、上記のような構造の配線を形成すれば、配線及び外部端子の高密度化を実現することができる。
半導体装置のパッケージ方式がチップ・サイズ・パッケージ（ＣＳＰ）である場合に、上記のような構造の配線を形成すれば、配線及び外部端子の高密度化を実現することができる。
また本発明に係る半導体装置の製造方法は、上記の１つの樹脂層又は積層された複数の樹脂層に、ビアホールを形成するものである。
上記の１つの樹脂層又は積層された複数の樹脂層に、ビアホールを形成するため、１つの樹脂層又は積層された複数の樹脂層の底面に形成された第１の配線と外部端子を容易に接続することができ、接続信頼性が向上する。
上記の１つの樹脂層又は積層された複数の樹脂層に、ビアホールを形成するため、１つの樹脂層又は積層された複数の樹脂層の底面に形成された第１の配線と外部端子を容易に接続することができ、接続信頼性が向上する。
また本発明に係る半導体装置の製造方法は、半導体装置を、シリコンウェハからなる半導体素子の集合体をダイシングにより切断して製造するものである。
例えば、微小なトランジスタ等の形成されたシリコンウェハをダイシングして切断することによって半導体装置を製造するため、１枚のシリコンウェハから多数の半導体装置を得ることができる。
例えば、微小なトランジスタ等の形成されたシリコンウェハをダイシングして切断することによって半導体装置を製造するため、１枚のシリコンウェハから多数の半導体装置を得ることができる。
また本発明に係る半導体装置の製造方法は、上記の複数の樹脂層のうちの、少なくとも１つの樹脂層を、半導体素子の集合体のダイシングにより切断する部分を避けて形成するものである。
少なくとも１つの樹脂層を、半導体素子の集合体のダイシングにより切断する部分を避けて形成するため、半導体装置の端部の欠けや樹脂層の剥離を防止することができる。
少なくとも１つの樹脂層を、半導体素子の集合体のダイシングにより切断する部分を避けて形成するため、半導体装置の端部の欠けや樹脂層の剥離を防止することができる。
また本発明に係る半導体装置の製造方法は、少なくとも１つの樹脂層を、電極の形成されている部分に形成するものである。
例えば、上記の１つの樹脂層又は積層された複数の樹脂層を、電極の形成されている部分に形成すれば、外部端子を形成する領域が広くなり、多数の外部端子を形成することが可能となる。
例えば、上記の１つの樹脂層又は積層された複数の樹脂層を、電極の形成されている部分に形成すれば、外部端子を形成する領域が広くなり、多数の外部端子を形成することが可能となる。
本発明に係る回路基板は、上記のいずれかの半導体装置を搭載しているものである。
この回路基板は、上記のいずれかの半導体装置を搭載し、この半導体装置は外部端子が高密度に形成されているため、回路基板の小型化及び高性能化を実現することができる。
この回路基板は、上記のいずれかの半導体装置を搭載し、この半導体装置は外部端子が高密度に形成されているため、回路基板の小型化及び高性能化を実現することができる。
本発明に係る電子機器は、上記のいずれかの半導体装置を有するものである。
この電子機器は、上記のいずれかの半導体装置を有しているため、電子機器の小型化及び高性能化を実現することができる。
この電子機器は、上記のいずれかの半導体装置を有しているため、電子機器の小型化及び高性能化を実現することができる。
実施形態１．
図１は、本発明の実施形態１に係る半導体装置の上面図及び縦断面図である。図１（ａ）及び図１（ｂ）は、半導体装置１の側面付近の一部を示したものであり、具体的には図１（ｃ）の斜線部に示す部分である。半導体装置１の他の部分は、図１（ａ）に示される構造がほぼ対称的に形成されているものとする。なお、図１（ａ）は一部を透明にして示している。また、図１（ｂ）は、図１（ａ）のｂ−ｂ線に沿った縦断面図である。
本実施形態１の半導体装置１は、主に、半導体素子２の一方の面に、第１の樹脂層３、配線４、第２の樹脂層５、第３の樹脂層６、外部端子７、が形成されて構成されている。なお複数の配線４は、その一部が、第１の樹脂層３の半導体素子２側の面に形成される第１の配線４ａとなっており、その一部を除いた他の配線が、第１の樹脂層３の外部端子７側の面に形成される第２の配線４ｂとなっている。また半導体素子２の一方の表面には、絶縁体からなるパッシベーション膜８及び電極９が形成されており、第１の配線４ａはパッシベーション膜８の表面に形成されている。
図１は、本発明の実施形態１に係る半導体装置の上面図及び縦断面図である。図１（ａ）及び図１（ｂ）は、半導体装置１の側面付近の一部を示したものであり、具体的には図１（ｃ）の斜線部に示す部分である。半導体装置１の他の部分は、図１（ａ）に示される構造がほぼ対称的に形成されているものとする。なお、図１（ａ）は一部を透明にして示している。また、図１（ｂ）は、図１（ａ）のｂ−ｂ線に沿った縦断面図である。
本実施形態１の半導体装置１は、主に、半導体素子２の一方の面に、第１の樹脂層３、配線４、第２の樹脂層５、第３の樹脂層６、外部端子７、が形成されて構成されている。なお複数の配線４は、その一部が、第１の樹脂層３の半導体素子２側の面に形成される第１の配線４ａとなっており、その一部を除いた他の配線が、第１の樹脂層３の外部端子７側の面に形成される第２の配線４ｂとなっている。また半導体素子２の一方の表面には、絶縁体からなるパッシベーション膜８及び電極９が形成されており、第１の配線４ａはパッシベーション膜８の表面に形成されている。
電極９と配線４は複数設けられており、電気的に接続された状態となっている。また、各々の配線４には、配線４と電気的に接続された外部端子７が設けられており、結果的に電極９と外部端子７は導通された状態となっている。
なお、本実施形態１では、第３の樹脂層６が外部端子７の根本補強のために設けられているが、必ずしも設ける必要はない。
なお、本実施形態１では、第３の樹脂層６が外部端子７の根本補強のために設けられているが、必ずしも設ける必要はない。
半導体素子２は、シリコンウェハを前処理することにより微小なトランジスタ等が多数形成されている。そして第１の樹脂層３、外部端子７等をシリコンウェハ上に形成した後に、シリコンウェハをダイシングして切断することにより個々の半導体装置１が製造されている。このように、シリコンウェハをダイシングしたものが、そのまま半導体装置となるものがウェハレベルＣＳＰと呼ばれるものである。このウェハレベルＣＳＰは、ＣＳＰ（チップ・サイズ・パッケージ）と呼ばれるパッケージ方法の一種であり、従来のＣＳＰよりもさらに小型化が進んだものである。なお、本実施形態１では、半導体素子２としてシリコン（主に単結晶）を使用しているが、ガリウムヒ素等のその他の半導体材料を使用してもよい。
上述の半導体装置２の一方の面に薄いパッシベーション膜８とアルミニウム等からなる電極９が形成されており、パッシベーション膜８の表面には、第１の配線４ａ及び第１の樹脂層３が形成されている。本実施形態１では、複数の電極９が、半導体素子２の外周部に位置するようになっており、第１の樹脂層３が電極９の形成されている部分の上にも形成されている。このように、第１の樹脂層３を形成することにより、外部端子７を形成できる領域が広くなり、多数の外部端子７を形成することが可能となる。また、第１の樹脂層３は、半導体素子２の最も外側の外周部には形成しないようにする。なお、第１の樹脂層３の材料としては、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、フェノール系樹脂、アクリル樹脂、ベンゾシクロブテン（ＢＣＢ、ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ、ＰｏｌｙＢｅｎｚＯｘａｚｏｌｅ）等を使用することができる。
上述のように、配線４は、その一部が第１の配線４ａとなっており、その一部を除いた他の配線が、第２の配線４ｂとなっている。第１の配線４ａは、複数の電極９のうちの一部に接続されており、第１の樹脂層３の半導体素子２側の面に形成されている。また第２の配線４ｂは、第１の配線４ａの接続されていない電極９に接続されており、第１の樹脂層３の外部端子７側の面に形成されている。なお第２の配線４ｂは、第１の樹脂層３の電極９の上に形成された第２のビアホール（実施形態２で詳述）を介して電極９と接続されており、第２のビアホールから第１の樹脂層３の外部端子７側の面に引き上げられている。また、第１の配線４ａの電極９と接続される部分の他端には、外部端子７と第１の配線４ａを接続するための第１のランド１０（実施形態２で詳述）が形成されている。
例えば、配線４をすべて第１の樹脂層３の外部端子７側の面に形成すると、配線４を形成できる部分の面積が小さくなり、また配線４を立体的に交差させることができないため、配線４及び外部端子７を高密度に形成することができなくなる。このため、本実施形態１では、第１の樹脂層３の両方の面に配線４を形成することにより、配線４及び外部端子７の高密度化を実現している。
例えば、配線４をすべて第１の樹脂層３の外部端子７側の面に形成すると、配線４を形成できる部分の面積が小さくなり、また配線４を立体的に交差させることができないため、配線４及び外部端子７を高密度に形成することができなくなる。このため、本実施形態１では、第１の樹脂層３の両方の面に配線４を形成することにより、配線４及び外部端子７の高密度化を実現している。
第１の配線４ａは、例えば、チタン・タングステン合金からなる層と銅からなる層を複数積層することにより形成している。また第２の配線４ｂも、第１の配線４ａとほぼ同様に形成されるが、更に銅めっき等をするのが望ましい。
なお本実施形態１では、第１の配線４ａと第２の配線４ｂとの間に第１の樹脂層３が形成されているが、積層された複数の樹脂層を形成したり、他の部材を介在させてもよい。また本実施形態１では、第１の配線４ａをパッシベーション膜８の表面に形成されているが、例えば第１の配線４ａと半導体素子２の間に、更に別の樹脂層を形成してもよい。
なお本実施形態１では、第１の配線４ａと第２の配線４ｂとの間に第１の樹脂層３が形成されているが、積層された複数の樹脂層を形成したり、他の部材を介在させてもよい。また本実施形態１では、第１の配線４ａをパッシベーション膜８の表面に形成されているが、例えば第１の配線４ａと半導体素子２の間に、更に別の樹脂層を形成してもよい。
第１の配線４ａ、第１の樹脂層３、第２の配線４ｂの形成された半導体素子２の表面には、第２の樹脂層５が形成されている。ただし、半導体素子２の最も外側の外周部と、上述の第１のランド１０及び第２の配線４ｂの外部端子７が形成される部分（第２のランド、実施形態２で詳述）には、第２の樹脂層５が形成されていない。半導体素子２の最も外側の外周部に、第１の樹脂層３及び第２の樹脂層５が形成されていないのは、シリコンウェハから半導体素子２をダイシングにより切断する際に、ダイシングにより切断する部分を避けるようにして、半導体装置１の端部が欠けたり、樹脂層が剥離するのを防止するためである。なお、第２の樹脂層５の材料としては、第１の樹脂層３と同様のものを使用してもよいし、第１の樹脂層３と異なるものを使用してもよい。
第１のランド１０及び第２のランド（実施形態２で詳述）には、はんだボールからなる外部端子７が形成されている。この外部端子７は、半導体装置１を回路基板等に接続するのに使用され、例えば鉛を含有しない鉛フリーはんだから形成されている。
そして、第２の樹脂層５の表面及び側面には、第３の樹脂層６が形成されてもよい。第３の樹脂層６は、主に外部端子７の根本補強のために形成されているため、外部端子７の周辺部分が盛り上がった形となっている。なお、第３の樹脂層６は外部端子７の一部が露出するように形成されている。この第３の樹脂層６の材料も、第１の樹脂層３と同様のものを使用してもよいし、第１の樹脂層３と異なるものを使用してもよい。
ここで、第１の樹脂層３、第２の樹脂層５、第３の樹脂層６はこの順番で低弾性になっていくように形成するのが望ましい。このように、半導体素子２側から外部端子７側に向かって低弾性の樹脂層を形成することにより、熱ストレスによって外部端子７に加えられる応力等を効果的に緩和することができる。
そして、第２の樹脂層５の表面及び側面には、第３の樹脂層６が形成されてもよい。第３の樹脂層６は、主に外部端子７の根本補強のために形成されているため、外部端子７の周辺部分が盛り上がった形となっている。なお、第３の樹脂層６は外部端子７の一部が露出するように形成されている。この第３の樹脂層６の材料も、第１の樹脂層３と同様のものを使用してもよいし、第１の樹脂層３と異なるものを使用してもよい。
ここで、第１の樹脂層３、第２の樹脂層５、第３の樹脂層６はこの順番で低弾性になっていくように形成するのが望ましい。このように、半導体素子２側から外部端子７側に向かって低弾性の樹脂層を形成することにより、熱ストレスによって外部端子７に加えられる応力等を効果的に緩和することができる。
本実施形態１では、複数の配線４のうち、その一部の第１の配線４ａが、第１の樹脂層３の底面に形成され、複数の配線４のうち、その一部を除いた第２の配線４ｂが、第１の樹脂層３の表面に形成されているため、配線４を形成できる部分の面積が広がり、配線４及び外部端子７を多数形成することができる。
さらに第１の配線４ａは、パッシベーション膜８の表面に形成されており、段差がないため、細密配線が可能である。
さらに第１の配線４ａは、パッシベーション膜８の表面に形成されており、段差がないため、細密配線が可能である。
実施形態２．
図２は、半導体素子２の集合体であるシリコンウェハを示した上面図である。以下の図３から図５に示す半導体装置の製造工程が終了した後に、ダイシングによりシリコンウェハ１１を切断して個々の半導体装置１が完成する。図３から図５では、図２の斜線部の、１つの半導体素子２の側面付近の一部を示す。なお、半導体装置１の他の部分にも、図３から図５に示される処理が同様に行われるものとする。
図２は、半導体素子２の集合体であるシリコンウェハを示した上面図である。以下の図３から図５に示す半導体装置の製造工程が終了した後に、ダイシングによりシリコンウェハ１１を切断して個々の半導体装置１が完成する。図３から図５では、図２の斜線部の、１つの半導体素子２の側面付近の一部を示す。なお、半導体装置１の他の部分にも、図３から図５に示される処理が同様に行われるものとする。
図３、図４及び図５は、本発明の実施形態２に係る半導体装置の製造工程を示す部分上面図及び部分縦断面図である。なお、本実施形態２で示す製造方法は、実施形態１に示す半導体装置を製造するものであり、図３、図４及び図５の上面図では、図１（ａ）と同様に第２の樹脂層５、第３の樹脂層６等を透明にして示している。
まず、前処理をすることにより微小なトランジスタ等が多数形成されたシリコンウェハにパッシベーション膜８及び電極９を形成する（図３（ａ１））。なお、図３（ａ２）は、図３（ａ１）のｃ−ｃ線に沿った縦断面図ある。パッシベーション膜８は、半導体素子２の片側の表面の電極９以外の部分に形成する。また電極９は、半導体素子２の外周部に形成する。
まず、前処理をすることにより微小なトランジスタ等が多数形成されたシリコンウェハにパッシベーション膜８及び電極９を形成する（図３（ａ１））。なお、図３（ａ２）は、図３（ａ１）のｃ−ｃ線に沿った縦断面図ある。パッシベーション膜８は、半導体素子２の片側の表面の電極９以外の部分に形成する。また電極９は、半導体素子２の外周部に形成する。
そして、半導体素子２上の電極９の一部に接続されるように第１の配線４ａを形成する（図３（ｂ１））。なお図３（ｂ２）は、図３（ｂ１）のｄ−ｄ線に沿った縦断面図である。このとき、第１の配線４ａの電極９に接続される部分の他端は、若干膨らんだ形に形成するのが望ましい。また、図３（ｂ１）の工程のときに、第１の配線４ａが接続されていない電極９の表面に、酸化や腐食を防止するための金属膜を同時に形成してもよい。この金属膜の材料は、第１の配線４ａと同じものを使用することができる。なお、第１の配線４ａは、半導体素子２の外周部付近の外部端子７と電極９を接続するようにするのが望ましい。これは、半導体素子２の外周部に熱ストレス等により大きい応力がかかるため、配線４の外部端子７との接続部分が断線しやすくなるが、後に示すように第１のランドを形成することにより、応力が緩和され外部端子７との接続部分が断線しにくくなるからである。本実施形態２では、図３（ｂ１）等に示すように、半導体素子２の最も外周部側に位置する外部端子７と、その１つ内側の外部端子７が第１の配線４ａと接続されるようになっているが、少なくとも半導体素子２の最も外周部側に位置する外部端子７は第１の配線４ａと接続するようにするのが望ましい。
第１の配線４ａは、例えばスパッタでチタン・タングステン合金の層と銅の層をパッシベーション膜８の表面の全面に形成した後に、所定の形状にレジスト膜（図示せず）を塗布し、エッチングをして第１の配線４ａの部分のみを残し、レジスト膜を剥離することにより形成することができる。
第１の配線４ａは、例えばスパッタでチタン・タングステン合金の層と銅の層をパッシベーション膜８の表面の全面に形成した後に、所定の形状にレジスト膜（図示せず）を塗布し、エッチングをして第１の配線４ａの部分のみを残し、レジスト膜を剥離することにより形成することができる。
次に、図３（ｂ１）の工程で第１の配線４ａが形成されたパッシベーション膜８の表面に第１の樹脂層３を形成する（図４（ｃ１））。このとき第１の樹脂層３を、第１の配線４ａと電極９の部分にも形成するようにする。第１の樹脂層３を電極９の部分に形成することにより、外部端子７を形成できる領域が広くなり、多数の外部端子７を形成することが可能となる。なお第１の樹脂層３は、半導体素子３の最も外側の外周部には形成しないようにする。また、第１の樹脂層３は電極９の部分を避けて形成してもよい。
図４（ｃ２）は、図４（ｃ１）のｅ−ｅ線及びｆ−ｆ線に沿った縦断面図である。第１の樹脂層３の、第１の配線４ａの電極９に接続される部分の他端は、第１のビアホール１４が形成されている。また、第１の樹脂層３の、第１の配線４ａが接続されない電極９の上の部分は第２のビアホール１５が形成されている。
図４（ｃ２）は、図４（ｃ１）のｅ−ｅ線及びｆ−ｆ線に沿った縦断面図である。第１の樹脂層３の、第１の配線４ａの電極９に接続される部分の他端は、第１のビアホール１４が形成されている。また、第１の樹脂層３の、第１の配線４ａが接続されない電極９の上の部分は第２のビアホール１５が形成されている。
その後、第１の樹脂層３の表面に、第１の配線４ａが接続されていない電極９に接続されるように第２の配線４ｂを形成し、また、第１のビアホール１４の部分に第１のランド１０を形成する（図４（ｄ１））。この際、第２の配線４ｂの電極９に接続される部分の他端は膨らんだ状態に形成し、この部分は外部端子７が形成される第２のランド１７となる。また第２の配線４ｂは、第２のビアホール１５を介して電極９と接続する。なお、図４（ｄ２）は、図４（ｄ１）のｇ−ｇ線及びｈ−ｈ線に沿った縦断面図である。
ここで、第２の配線４ｂも第１の配線４ａと同様に形成するが、例えば、チタン・タングステン合金の層と銅の層に、さらに銅めっきを施してもよい。また第１のランド１０は、例えば、第２の配線４ｂと同様に形成することができる。
ここで、第２の配線４ｂも第１の配線４ａと同様に形成するが、例えば、チタン・タングステン合金の層と銅の層に、さらに銅めっきを施してもよい。また第１のランド１０は、例えば、第２の配線４ｂと同様に形成することができる。
そして、第１の樹脂層３及び第２の配線４ｂの表面に、第２の樹脂層５を形成する（図４（ｅ１））。このとき、半導体素子２の最も外側の外周部と、第１のランド１０及び第２のランド１７の部分には第２の樹脂層５を形成しないようにする（図４（ｅ２）参照）。なお、図４（ｅ２）は、図４（ｅ１）のｉ−ｉ線及びｊ−ｊ線に沿った縦断面図である。第２の樹脂層５の、第１のランド１０の部分の、第２の樹脂層５を形成しない部分を広めにして、外部端子７の接続信頼性を向上させるようにしてもよい。
次に、第１のランド１０及び第２のランド１７の部分に、はんだボールからなる外部端子７を形成する（図５（ｆ１））。この外部端子７は、例えば鉛フリーはんだからなり、はんだボール転写、ペースト印刷、めっき等により形成される。なお、図５（ｆ２）は、図５（ｆ１)のｋ−ｋ線に沿った縦断面図である。
次に、第１のランド１０及び第２のランド１７の部分に、はんだボールからなる外部端子７を形成する（図５（ｆ１））。この外部端子７は、例えば鉛フリーはんだからなり、はんだボール転写、ペースト印刷、めっき等により形成される。なお、図５（ｆ２）は、図５（ｆ１)のｋ−ｋ線に沿った縦断面図である。
そして、第２の樹脂層５の表面及び側面に、第３の樹脂層６を形成する（図（ｇ１））。なお、図５（ｇ２）は、図５（ｇ１）のｌ−ｌ線に沿った縦断面図である。この際、第３の樹脂層６は外部端子７の一部が露出するように形成する。なお、第３の樹脂層６は、必ずしも形成する必要はない。
最後に、図５（ｆ１）あるいは図５（ｇ１）の工程までの処理が終了したシリコンウェハを、ダイシングにより切断して個々の半導体装置１が完成する。なお上記の製造工程では、半導体素子２の集合体であるシリコンウェハのダイシングされる部分に、第１の樹脂層３及び第２の樹脂層５が形成されていないため、これらの樹脂層が切断されないので、半導体素子２の端部の欠けや樹脂層の剥離を防止することができる。
最後に、図５（ｆ１）あるいは図５（ｇ１）の工程までの処理が終了したシリコンウェハを、ダイシングにより切断して個々の半導体装置１が完成する。なお上記の製造工程では、半導体素子２の集合体であるシリコンウェハのダイシングされる部分に、第１の樹脂層３及び第２の樹脂層５が形成されていないため、これらの樹脂層が切断されないので、半導体素子２の端部の欠けや樹脂層の剥離を防止することができる。
本実施形態２では、複数の配線４のうち、その一部の第１の配線４ａを形成した後に、該第１の配線４ａの表面に第１の樹脂層３を形成し、複数の配線４のうち、その一部を除いた第２の配線４ｂを、第１の樹脂層３の表面に形成するため、配線４を形成できる部分の面積が第１の樹脂層３の両面に広がり、配線４及び外部端子７を多数形成することができる。また、配線４を立体的に交差した形で形成できるため、外部端子７を高密度に形成することが可能となる。
実施形態３．
図６は、本発明の実施形態３に係る回路基板の例を示した斜視模式図である。図６に示す回路基板１００は、実施形態１に示す半導体装置１を搭載したものである。回路基板１００は、ガラスエポキシ基板等からなり、あらかじめ銅等の配線パターンが形成されている。この回路基板１００に、半導体装置１の外部端子７を接続することにより、電気的に導通した状態となり、所望の処理（例えば、データ処理）を行わせることができる。
図６は、本発明の実施形態３に係る回路基板の例を示した斜視模式図である。図６に示す回路基板１００は、実施形態１に示す半導体装置１を搭載したものである。回路基板１００は、ガラスエポキシ基板等からなり、あらかじめ銅等の配線パターンが形成されている。この回路基板１００に、半導体装置１の外部端子７を接続することにより、電気的に導通した状態となり、所望の処理（例えば、データ処理）を行わせることができる。
図７は、本発明の実施形態３に係る電子機器の例を示した図である。図７に示す電子機器は、実施形態１に示す半導体装置１を有している。図７（ａ）は、半導体装置１をノート型パーソナルコンピュータ２００に適用した例であり、図７（ｂ）は半導体装置１を携帯電話３００に適用した例である。なお、実施形態１に示す半導体装置１及び実施形態２の製造方法に示す半導体装置１は、その他の家電製品等にも使用することができる。
１ 半導体装置、２ 半導体素子、３ 第１の樹脂層、４ 配線、４ａ 第１の配線、４ｂ 第２の配線、５ 第２の樹脂層、６ 第３の樹脂層、７ 外部端子、８ パッシベーション膜、９ 電極、１０ 第１のランド、１１ シリコンウェハ、１４ 第１のビアホール、１５ 第２のビアホール、１７ 第２のランド、１００ 回路基板、２００ ノート型パーソナルコンピュータ、３００ 携帯電話。
Claims (16)
- 複数の電極を有する半導体素子に、複数の樹脂層と、前記電極に電気的に接続する複数の配線と、該配線に電気的に接続する複数の外部端子が形成された半導体装置であって、
前記複数の配線のうち、その一部の第１の配線が、１つの樹脂層又は積層された複数の樹脂層の底面に形成され、
前記複数の配線のうち、前記一部を除いた第２の配線が、前記１つの樹脂層又は積層された複数の樹脂層の表面に形成されており、
前記第１の配線が、前記複数の外部端子のうちの、少なくとも前記半導体素子の最も外周部側に位置する外部端子に接続されていることを特徴とする半導体装置。 - 前記複数の電極のうちの、前記第１の配線に接続されていない電極の表面に、前記第１の配線と同じ材料の金属膜が形成されていることを特徴とする請求項１記載の半導体装置。
- 前記半導体装置のパッケージ方式が、チップ・サイズ・パッケージであることを特徴とする請求項１又は２記載の半導体装置。
- 前記１つの樹脂層又は積層された複数の樹脂層に、ビアホールが形成されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
- 前記半導体装置が、シリコンウェハからなる半導体素子の集合体をダイシングにより切断して製造されていることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
- 前記複数の樹脂層のうちの、少なくとも１つの樹脂層が、前記集合体のダイシングにより切断する部分を避けて形成されていることを特徴とする請求項５記載の半導体装置。
- 少なくとも１つの樹脂層が、前記電極の形成されている部分に形成されていることを特徴とする請求項１〜６のいずれかに記載の半導体装置。
- 複数の電極を有する半導体素子に、複数の樹脂層と、前記電極に電気的に接続する複数の配線と、該配線に電気的に接続する複数の外部端子を形成する半導体装置の製造方法であって、
前記複数の配線のうち、その一部の第１の配線を形成した後に、該第１の配線の表面に少なくとも１つの樹脂層又は積層された複数の樹脂層を形成し、前記複数の配線うち、前記一部を除いた第２の配線を、前記１つの樹脂層又は積層された複数の樹脂層の表面に形成し、
前記第１の配線を、前記複数の外部端子のうちの、少なくとも前記半導体素子の最も外周部側に位置する外部端子に接続することを特徴とする半導体装置の製造方法。 - 前記複数の電極のうちの、前記第１の配線に接続されていない電極の表面に、前記第１の配線と同じ材料の金属膜を形成することを特徴とする請求項８記載の半導体装置の製造方法。
- 前記半導体装置のパッケージ方式が、チップ・サイズ・パッケージであることを特徴とする請求項８又は９記載の半導体装置の製造方法。
- 前記１つの樹脂層又は積層された複数の樹脂層に、ビアホールを形成することを特徴とする請求項８〜１０のいずれかに記載の半導体装置の製造方法。
- 前記半導体装置を、シリコンウェハからなる半導体素子の集合体をダイシングにより切断して製造することを特徴とする請求項８〜１１のいずれかに記載の半導体装置の製造方法。
- 前記複数の樹脂層のうちの、少なくとも１つの樹脂層を、前記集合体のダイシングにより切断する部分を避けて形成することを特徴とする請求項１２記載の半導体装置の製造方法。
- 少なくとも１つの樹脂層を、前記電極の形成されている部分に形成することを特徴とする請求項８〜１３のいずれかに記載の半導体装置の製造方法。
- 請求項１〜７のいずれかに記載の半導体装置を搭載していることを特徴とする回路基板。
- 請求項１〜７のいずれかに記載の半導体装置を有することを特徴とする電子機器。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003419405A JP4010298B2 (ja) | 2003-12-17 | 2003-12-17 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| TW093137958A TWI243459B (en) | 2003-12-17 | 2004-12-08 | Semiconductor device and method of manufacturing thereof |
| CN2009101790660A CN101673717B (zh) | 2003-12-17 | 2004-12-15 | 半导体装置 |
| CNB2004101049685A CN100565851C (zh) | 2003-12-17 | 2004-12-15 | 半导体装置及其制造方法、电路基板以及电子设备 |
| US11/013,141 US7129581B2 (en) | 2003-12-17 | 2004-12-15 | Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus |
| EP04029837A EP1544914A2 (en) | 2003-12-17 | 2004-12-16 | Semiconductor device and method of manufacturing thereof |
| KR1020040106962A KR100605767B1 (ko) | 2003-12-17 | 2004-12-16 | 반도체 장치, 그 제조 방법, 회로 기판 및 전자기기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003419405A JP4010298B2 (ja) | 2003-12-17 | 2003-12-17 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007194766A Division JP4552978B2 (ja) | 2007-07-26 | 2007-07-26 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2007194863A Division JP4552979B2 (ja) | 2007-07-26 | 2007-07-26 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005183517A JP2005183517A (ja) | 2005-07-07 |
| JP4010298B2 true JP4010298B2 (ja) | 2007-11-21 |
Family
ID=34510638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003419405A Expired - Fee Related JP4010298B2 (ja) | 2003-12-17 | 2003-12-17 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7129581B2 (ja) |
| EP (1) | EP1544914A2 (ja) |
| JP (1) | JP4010298B2 (ja) |
| KR (1) | KR100605767B1 (ja) |
| CN (2) | CN100565851C (ja) |
| TW (1) | TWI243459B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4010298B2 (ja) * | 2003-12-17 | 2007-11-21 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP3855992B2 (ja) | 2003-12-17 | 2006-12-13 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| US9202714B2 (en) * | 2012-04-24 | 2015-12-01 | Micron Technology, Inc. | Methods for forming semiconductor device packages |
| US9099364B1 (en) * | 2014-08-15 | 2015-08-04 | Powertech Technology Inc. | MPS-C2 semiconductor device having shorter supporting posts |
| CN109314122B (zh) * | 2016-06-20 | 2023-06-16 | 索尼公司 | 半导体芯片封装件 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2616565B2 (ja) * | 1994-09-12 | 1997-06-04 | 日本電気株式会社 | 電子部品組立体 |
| JP3142723B2 (ja) * | 1994-09-21 | 2001-03-07 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP2546192B2 (ja) * | 1994-09-30 | 1996-10-23 | 日本電気株式会社 | フィルムキャリア半導体装置 |
| JP2843315B1 (ja) * | 1997-07-11 | 1999-01-06 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| TW480636B (en) | 1996-12-04 | 2002-03-21 | Seiko Epson Corp | Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment |
| TW571373B (en) | 1996-12-04 | 2004-01-11 | Seiko Epson Corp | Semiconductor device, circuit substrate, and electronic machine |
| TW448524B (en) | 1997-01-17 | 2001-08-01 | Seiko Epson Corp | Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment |
| JPH10326795A (ja) * | 1997-03-28 | 1998-12-08 | Sony Corp | 半導体装置とその製造方法 |
| JP3052899B2 (ja) | 1997-07-04 | 2000-06-19 | 日本電気株式会社 | 半導体装置 |
| JP3152180B2 (ja) * | 1997-10-03 | 2001-04-03 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP3907845B2 (ja) * | 1998-08-18 | 2007-04-18 | 沖電気工業株式会社 | 半導体装置 |
| WO2000055898A1 (fr) | 1999-03-16 | 2000-09-21 | Seiko Epson Corporation | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit et dispositif electronique |
| KR100298827B1 (ko) * | 1999-07-09 | 2001-11-01 | 윤종용 | 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 |
| JP3629178B2 (ja) * | 2000-02-21 | 2005-03-16 | Ｎｅｃエレクトロニクス株式会社 | フリップチップ型半導体装置及びその製造方法 |
| WO2001071805A1 (en) | 2000-03-23 | 2001-09-27 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
| JP3526548B2 (ja) * | 2000-11-29 | 2004-05-17 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP2003007701A (ja) * | 2001-06-20 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP3813079B2 (ja) * | 2001-10-11 | 2006-08-23 | 沖電気工業株式会社 | チップサイズパッケージ |
| US6987031B2 (en) * | 2002-08-27 | 2006-01-17 | Micron Technology, Inc. | Multiple chip semiconductor package and method of fabricating same |
| JP4010298B2 (ja) * | 2003-12-17 | 2007-11-21 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
-
2003
- 2003-12-17 JP JP2003419405A patent/JP4010298B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-08 TW TW093137958A patent/TWI243459B/zh not_active IP Right Cessation
- 2004-12-15 US US11/013,141 patent/US7129581B2/en active Active
- 2004-12-15 CN CNB2004101049685A patent/CN100565851C/zh not_active Expired - Fee Related
- 2004-12-15 CN CN2009101790660A patent/CN101673717B/zh not_active Expired - Fee Related
- 2004-12-16 EP EP04029837A patent/EP1544914A2/en not_active Withdrawn
- 2004-12-16 KR KR1020040106962A patent/KR100605767B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| TW200522307A (en) | 2005-07-01 |
| TWI243459B (en) | 2005-11-11 |
| CN100565851C (zh) | 2009-12-02 |
| CN101673717B (zh) | 2012-06-13 |
| EP1544914A2 (en) | 2005-06-22 |
| KR100605767B1 (ko) | 2006-07-31 |
| CN101673717A (zh) | 2010-03-17 |
| US7129581B2 (en) | 2006-10-31 |
| CN1630071A (zh) | 2005-06-22 |
| KR20050061372A (ko) | 2005-06-22 |
| JP2005183517A (ja) | 2005-07-07 |
| US20050133937A1 (en) | 2005-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100709662B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8120176B2 (en) | Semiconductor device having a conductive bump | |
| US20170018493A1 (en) | Semiconductor package and manufacturing method thereof | |
| JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
| US9105534B2 (en) | Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus | |
| US20110163437A1 (en) | Semiconductor package and method of manufacturing the same | |
| JP2009004721A (ja) | 半導体パッケージ及びその製造方法 | |
| US8847391B2 (en) | Non-circular under bump metallization (UBM) structure, orientation of non-circular UBM structure and trace orientation to inhibit peeling and/or cracking | |
| JP4010298B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006287206A (ja) | 半導体装置及びその製造方法 | |
| JP2007005357A (ja) | 半導体装置の製造方法 | |
| KR101394647B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2006108284A (ja) | 半導体パッケージ | |
| JP4552978B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4552979B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4282514B2 (ja) | 半導体装置の製造方法 | |
| JP2008047710A (ja) | 半導体基板、半導体装置およびこれらの製造方法 | |
| JP2007059493A (ja) | 半導体装置およびその製造方法 | |
| JP5432543B2 (ja) | 半導体装置の製造方法 | |
| JP2005175108A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2008078327A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2006179709A (ja) | 半導体装置の製造方法 | |
| JP2005191591A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070827 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4010298 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |